

Universidad de Costa Rica

IE-0521

ESTRUCTURAS DE COMPUTADORAS DIGITALES II

Profesor: Katherine Núñez Solano

Tarea Programada 2

Estudiante: Carné: Andrés Alvarado B30313

24-11-2017

1. Introducción

Es necesario tener una coherencia de cache para múltiples procesadores, ya que si no la hay pueden haber lecturas de datos antiguos por lo que la información estaría errónea.

Hay dos maneras para esta coherencia. Se puede hacer mediante snooping, o coherencia basada en directorios. Existen varios protocolos para la coherencia basada en directorios, como MSI, MESI, MOSI, MOESI, etc. Para esta tarea se quería simular una coherencia en base de directorios con un protocolo tipo MESI. Este protocolo se basa en que cada dato ingresado en la cache puede tener 4 estados, Modificado (M), Exclusivo (E), Compartido (S) o Invalido (I).

1.1. Explicación del Protocolo

Al inicio si hay datos en el cache del procesador estos tendrían un estado de invalido ya que estos datos no se pueden utilizar. Al acceder un nuevo dato este tendrá un estado de Exclusivo, ya que no hay otro procesador con el dato leído. Este lo puede modificar las veces que el quiera y seguirá en estado Exclusivo. Cuando otro procesador hace una lectura de este dato, el procesador 1, pasa de Exclusivo a Compartido, ya que otro procesador lo esta utilizando, y el procesador 2 toma este valor directamente del procesador 1, sin tener que hacer lectura a memoria, ya que el Procesador 1 estaba en Exclusivo. Por lo que ambos procesadores tendrán el mismo valor y ambos en estado Compartido. Si el Procesador 2 hace un cambio a este valor, este dato pasa de Compartido a Modificado, y en el procesador 1 pasa de Compartido a Invalido, ya que el dato que este tenga ya no es verdadero.

2. Programa

Para hacer esta simulación se utilizó un programa en C++ que recibe un archivo texto con una dirección de memoria y un carácter L o S indicando si esta leyendo o salvando.

Este programa depende de 3 archivos, el main.cc, cache.cc y cache.h. El main.cc es el programa principal que hace la lectura del archivo de texto, lo interpreta y se lo manda al cache.cc para que haga el protocolo MESI con todos los datos que recibe.

Las funciones que valen la pena mencionar son las siguientes:

- PrRd : Se realiza una solicitud de lectura a un bloque
- PrWr : Se realiza una solicitud de escritura a un bloque
- BusRd : Implica que se realizó una lectura fallida en otro CPU. Se envia una señal para revisar los demás caches. En caso que otro cache posea el mismo bloque, pasan a estado S, en caso contrario estado E.
- BusRdx : Implica que se realizó una lectura en otro CPU pero este no poseía el bloque anteriormente.
- BusUpgr : Se da cuando un CPU realiza una escritura, se deben revisar si los demás caches poseen el mismo bloque. En ese caso se invalidan.
- 1. Condición I

- a) Si se realiza una lectura (PrRd):
 - Se activa la señal BusRd. Se revisan los demás caches, si poseen el mismo bloque, el estado cambia a S, de lo contrario cambia a E
 - Se trae el dato de la memoria principal o de otro caché.
- b) Si se realiza una Escritura (PrWr)
 Se activa la señal BusRdX. * Estado cambia a "Mz se invalidan las posiciones de los demás caches que posean este bloque.

2. Condición S

- a) Si se realiza una lectura (PrRd): PrRd es un Hit (no se activa ningún bus). Simplemente se lee el dato
- b) Si se realiza una Escritura (PrWr): PrWr cambia de estado a "M", activa el BusUpgr e invalida las demás posiciones de cache.

3. Condición E

No es necesario activar ningún Bus.

- a) Si se realiza una Lectura (PrRd): En lectura (PrRd) el estado se mantiene igual (E).
- b) Si se realiza una Escritura (PrWr): En escritura se cambia el estado a "M".

4. Condición M

No se activa ningún Bus.

Ni lectura ni escritura cambian el estado (M).

Main.cc:

```
1 #include < stdlib . h>
2 #include <assert.h>
3 #include <fstream>
4 #include <sstream>
5 #include <string>
6 #include <istream>
7 #include <vector>
8 #include <iomanip>
9 #include "cache.h"
10 using namespace std;
 void MESI(vector < Cache *> cache Array, int proc num, ulong address, char op, int
12
    num proc)
13
   //For INVALID State
14
   if (cacheArray[proc num]->findLine(address) == NULL)
   EXCLUSIVE | FOR Write : INVALID ---> MODIFIED
     bool C = false;
     for (int i = 0; i < num proc; i++)
18
```

```
if (i != proc num && cacheArray[i]->findLine(address) != NULL)
20
          C = true;
22
         (op = 'L')
26
           (C = true)
27
          cacheArray [proc num] -> Access (address, op);
29
          (cacheArray [proc num]->findLine(address))->setFlags(SHARED);
30
           //Cache to Cache Transfer when Line exists in another processor and State
     INVALID—>SHARED
          cacheArray[proc num]->num of cache to cache transfer++;
           //Generate BusRD to turn modified to shared
          for (int i = 0; i < num proc; i++)
34
          {
            if (i != proc num && cacheArray[i]->findLine(address) != NULL)
36
               if ((cacheArray[i]->findLine(address))->getFlags() == MODIFIED)
38
                 cacheArray[i]->writeBack(address);
40
                 //cacheArray[proc num]->num of chache to cache transfer++;
41
               else if ((cacheArray[i]->findLine(address))->getFlags() = EXCLUSIVE)
43
44
                 cacheArray | i | -> num of interventions++;
45
                 //cacheArray[proc num]->num of chache to cache transfer++;
46
               (cacheArray[i]->findLine(address))->setFlags(SHARED);
48
          }
        }
        else
53
          cacheArray [proc_num]->Access (address, op);
           (cacheArray[proc_num]->findLine(address))->setFlags(EXCLUSIVE);
56
        return;
58
      else
59
      { //Invalid ---> Modified
60
        cacheArray [proc num]->Access (address, op);
        (cacheArray [proc_num]->findLine(address))->setFlags(MODIFIED);
        //Generates BusRDx to invalidate other caches
        for (int i = 0; i < num proc; i++)
64
             (i != proc num && cacheArray[i]->findLine(address) != NULL)
            if ((cacheArray[i]->findLine(address))->getFlags() = SHARED)
68
              cacheArray[i]->num_of_invalidations++;
              cacheArray[proc_num]->num_of_cache_to_cache_transfer++;
             else if ((cacheArray[i]->findLine(address))->getFlags() == MODIFIED)
```

```
cacheArray[i]->writeBack(address);
              (cacheArray[i]->findLine(address))->invalidate();
79
         return;
80
81
82
     //For Exclusive State
     if ((cacheArray[proc_num]->findLine(address))->getFlags() == EXCLUSIVE)
84
       //PrRd -
                  - For Read : EXCLUSIVE ---> EXCLUSIVE | FOR Write : EXCLUSIVE -
85
      MODIFIED
       if (op = 'L')
87
         cacheArray | proc num | -> Access (address, op);
          (cacheArray[proc_num] -> findLine(address)) -> setFlags(EXCLUSIVE);
89
          return;
90
91
92
       else
       { //EXCLUSIVE ——> MODIFIED
          cacheArray [proc num] -> Access (address, op);
94
          (cacheArray[proc_num]->findLine(address))->setFlags(MODIFIED);
95
96
         return;
       }
97
98
     //For SHARED State
99
        ((\text{cacheArray}[\text{proc num}] - \text{sindLine}(\text{address})) - \text{sgetFlags}() = \text{SHARED})
100
       /*READ*/
       if (op = 'L')
         cacheArray [proc num] -> Access (address, op);
         return;
106
107
       /*WRITE*/
108
       else
       { //Shared
                     ----> Modificado
         cacheArray [proc num] -> Access (address, op);
111
          (cacheArray[proc_num]->findLine(address))->setFlags(MODIFIED);
          //Generates BusUPGR to invalidate other caches
113
          for (int i = 0; i < num\_proc; i++)
114
115
              (i != proc num && cacheArray[i]->findLine(address) != NULL)
              if ((cacheArray[i]->findLine(address))->getFlags() = SHARED)
118
119
                cacheArray\,[\,i\,]->\!num\_of\_invalidations++;
              (cacheArray[i]->findLine(address))->invalidate();
         return;
126
127
     //Modificado
     if ((cacheArray[proc_num]->findLine(address))->getFlags() == MODIFIED)
129
```

```
130
       if (op = 'L')
131
132
          cacheArray [proc num] -> Access (address, op);
133
          (cacheArray [proc_num]->findLine(address))->setFlags(MODIFIED);
134
          return;
135
136
       else
137
138
          cacheArray [proc num] -> Access (address, op);
          (cacheArray [proc num] -> findLine (address)) -> setFlags (MODIFIED);
140
141
142
143
144
     return;
145
146
147
   int main(int argc, char *argv[])
148
149
150
     ifstream fin;
     FILE *pFile;
152
153
     int pro;
154
     uchar op;
155
     uint addr;
156
157
     if (argv[1] = NULL)
158
159
       printf("input format: ");
160
       printf("./smp cache < trace file > \n");
161
       exit(0);
162
163
164
     int cache_size = 16000; //16Kb
165
     int cache assoc = 16;
166
     int blk size = 16;
     int num_processors = 4;
168
     char *fname = (char *) malloc(20); //Archivo de lectura
169
     fname = argv[1];
170
     vector < Cache *> cacheArray;
171
     for (int i = 0; i < num processors; <math>i++)
173
     {
174
       Cache *c = new Cache (cache size, cache assoc, blk size);
175
       cacheArray.push back(c);
176
177
178
     pFile = fopen (fname, "r");
179
     if (pFile = 0)
181
182
       printf("Error en la lectura, no es un formato aceptado\n");
183
       exit(0);
185
```

```
186
     //print las estadisticas //
187
     int cont = 0;
188
     while (!feof(pFile))
189
190
       pro = cont \% 4;
191
       cont = cont + 1;
192
       fscanf(pFile, "% % \n", &addr, &op);
193
       MESI(cacheArray, pro, addr, op, num processors);
194
195
196
     fclose (pFile);
197
198
     for (int i = 0; i < num processors; <math>i++)
199
200
                            == Simulation results (Cache " << i << ") =======" <<
201
      endl;
       cout << "01. number of reads:</pre>
                                                        " << cacheArray[i]->getReads() <<
202
      endl;
       cout << "02. number of read misses:
                                                        " << cacheArray[i]->getRM() << endl;
203
       cout << "03. number of writes:</pre>
                                                        " << cacheArray[i]->getWrites() <<
      endl:
                                                        " << cacheArray[i]->getWM() << endl;
       cout << "04. number of write misses:
205
       cout << "05. total miss rate:
                                                        " << fixed << setprecision (2) << (
206
      cacheArray[i]->getWM() + cacheArray[i]->getRM()) * 100.0 / (cacheArray[i]->
      getReads() + cacheArray[i]->getWrites()) << '%' << endl;
207
     return 0;
208
209
```

Cache.cc:

```
1 #include <stdlib.h>
2 #include <assert.h>
з #include "cache.h"
4 using namespace std;
6 Cache::Cache(int s, int a, int b)
7
    ulong i, j;
8
    reads = readMisses = writes = 0;
9
    writeMisses = writeBacks = currentCycle = 0;
    size = (ulong)(s);
    lineSize = (ulong)(b);
13
    assoc = (ulong)(a);
14
    sets = (ulong)((s / b) / a);
    numLines = (ulong)(s / b);
17
    log 2 Sets = (ulong)(log 2 (sets));
    log2Blk = (ulong)(log2(b));
18
19
    num of cache to cache transfer = 0;
20
    num of mem trans = 0;
21
    num of interventions = 0;
    num\_of\_invalidations = 0;
    num of flushes = 0;
24
```

```
tagMask = 0;
26
    for (i = 0; i < log2Sets; i++)
27
28
29
       tagMask \ll 1;
       tagMask = 1;
30
31
32
    cache = new cacheLine *[sets];
33
    for (i = 0; i < sets; i++)
34
35
       cache[i] = new cacheLine[assoc];
36
       for (j = 0; j < assoc; j++)
37
38
         cache[i][j].invalidate();
39
40
41
42
43
  void Cache:: Access (ulong addr, uchar op)
44
45
    currentCycle++;
46
47
     if (op = 'S')
48
       writes++;
49
50
      reads++;
    cacheLine *line = findLine(addr);
53
    if (line = NULL) //miss
55
       if (op = 'S')
56
         writeMisses++;
58
         readMisses++;
59
       cacheLine *newline = fillLine(addr);
       if (op = 'S')
62
         newline->setFlags(MODIFIED); //Pasa al estado modificado despues de la
      escritura
64
    else
65
66
       //Como hubo un hit se modifica a Modificado
67
       updateLRU(line);
68
       if (op = 'S')
69
         line -> setFlags (SHARED);
70
71
72
73
  cacheLine *Cache::findLine(ulong addr)
74
75
    ulong i, j, tag, pos;
76
    pos = assoc;
    tag = calcTag(addr);
    i = calcIndex(addr);
80
```

```
81
     for (j = 0; j < assoc; j++)
82
       if (cache[i][j].isValid())
83
          if (cache[i][j].getTag() = tag)
85
            pos = j;
86
            break;
87
88
     if (pos = assoc)
89
       return NULL;
90
91
       return &(cache[i][pos]);
92
93
94
   void Cache::updateLRU(cacheLine *line)
95
96
     line->setSeq(currentCycle);
97
98
99
   cacheLine *Cache::getLRU(ulong addr)
100
101
     ulong i, j, victim, min;
103
     victim = assoc;
104
105
     min = currentCycle;
     i = calcIndex(addr);
106
107
     for (j = 0; j < assoc; j++)
108
109
       if (cache[i][j].isValid() == 0)
110
          return &(cache[i][j]);
112
     for (j = 0; j < assoc; j++)
114
       if (cache[i][j].getSeq() <= min)
          victim = j;
117
          \min = \operatorname{cache}[i][j].\operatorname{getSeq}();
118
119
120
     assert (victim != assoc);
121
122
     return &(cache[i][victim]);
123
124
125
   cacheLine *Cache::findLineToReplace(ulong addr)
126
127
     cacheLine *victim = getLRU(addr);
128
     updateLRU(victim);
129
130
     return (victim);
131
132
133
      Agrega nueva linea
134
   cacheLine *Cache::fillLine(ulong addr)
136
```

```
ulong tag;
137
138
     cacheLine *victim = findLineToReplace(addr);
     assert (victim != 0);
140
     if (victim->getFlags() == MODIFIED || victim->getFlags() == SHARED_MODIFIED)
141
       writeBack(addr);
142
143
     tag = calcTag(addr);
144
     victim -> setTag(tag);
145
     victim -> setFlags (MODIFIED);
146
147
     return victim;
148
149
   void Cache::printStats()
151
     //imprime las estadisticas obtenidas
153
154
```

Cache.h:

```
1 #ifndef CACHE H
2 #define CACHE H
4 #include <cmath>
5 #include <iostream>
  typedef unsigned long ulong;
8 typedef unsigned char uchar;
  typedef unsigned int uint;
10
11 enum
12
    INVALID = 0,
    VALID,
14
    DIRTY,
16
    SHARED.
    MODIFIED,
17
    EXCLUSIVE,
18
    SHARED CLEAN,
19
    SHARED MODIFIED,
20
    EMPTY
21
22
23
  class cacheLine
24
25
  protected:
26
    ulong tag;
27
    ulong Flags; // 0:INVALID, 1:SHARED, 2:MODIFIED
28
    ulong seq;
29
30
  public:
31
    cacheLine()
       tag = 0;
34
       Flags = 0;
36
```

```
ulong getTag() { return tag; }
37
    ulong getFlags() { return Flags; }
    ulong getSeq() { return seq; }
39
40
    void setSeq(ulong Seq) \{ seq = Seq; \}
    void setFlags(ulong flags) { Flags = flags; }
41
    void setTag(ulong a) \{ tag = a; \}
42
    void invalidate()
43
44
      tag = 0;
45
      Flags = INVALID;
46
47
    bool isValid() { return ((Flags) != INVALID); }
48
49
  class Cache
52
  protected:
    ulong size, lineSize, assoc, sets, log2Sets, log2Blk, tagMask, numLines;
54
    ulong reads, readMisses, writes, writeMisses, writeBacks;
    cacheLine **cache;
    ulong calcTag(ulong addr) { return (addr >> (log2Blk)); }
58
    ulong calcIndex(ulong addr) { return ((addr >> log2Blk) & tagMask); }
59
    ulong calcAddr4Tag(ulong tag) { return (tag << (log2Blk)); }
  public:
62
    ulong currentCycle;
63
64
    ulong num_of_cache_to_cache_transfer;
65
    ulong num of flushes;
66
    ulong num of interventions;
67
    ulong num of invalidations;
    ulong num of mem trans;
70
    Cache(int, int, int);
71
     ~Cache() { delete cache; }
72
    cacheLine *findLineToReplace(ulong addr);
74
    cacheLine * fillLine(ulong addr);
    cacheLine *findLine(ulong addr);
    cacheLine *getLRU(ulong);
77
78
    ulong getRM() { return readMisses; }
79
    ulong getWM() { return writeMisses; }
80
    ulong getReads() { return reads; }
81
    ulong getWrites() { return writes; }
82
    ulong getWB() { return writeBacks; }
83
84
    void writeBack(ulong) { writeBacks++; }
85
    void Access(ulong, uchar);
86
    void printStats();
    void updateLRU(cacheLine *);
88
89
90
91 #endif
```

3. Analisis de Resultados

3.1. Preguntas

1. ¿Cuáles son los beneficios de tener un protocolo de coherencia?

El protocolo de coherencia es sumamente necesario para poder tener múltiples procesadores con caches internos ya que se necesita saber que la variable leída tiene el valor correcto y no fue modificada por otro procesador. Como se puede observar en la figura 1 habría un fallo en la lectura del dato x.

Time	Event	Cache contents for processor A	Cache contents for processor B	Memory contents for location X
0				1
1	Processor A reads X	1		1
2	Processor B reads X	1	1	1
3	Processor A stores 0 into X	0	1	0

Figura 1: Coherencia de Cache

- 2. ¿El protocolo MESI provee estos beneficios? En caso afirmativo explique cómo. Si, ya que este mantiene un estado de todos los datos ingresados a la cache e invalida los datos que fueron modificados por otros procesadores, por lo que cada procesador sabe que no puede utilizarlo y debe hacer una lectura a memoria.
- 3. ¿Qué debilidades o problemas podría presentar el protocolo de coherencia MESI? Para computadores de pocos cores, se puede volver un método con mucha latencia y lo volvería menos eficiente que un protocolo de snooping. El cual solo se fija si algún otro core utiliza este dato. Además este protocolo puede ser modificado incluyendo un estado extra que es el de Owned (O). Este protocolo se llama MOESI e incluye los estados de MESI más el owned. Este estado previene una lectura a la memoria provocando una ejecución más rápida del cache.

3.2. Resultados

Luego de ejecutar el programa con el archivo de instrucciones dado por la profesora, se puede ver en la figura 2 el miss rate que cada procesador tuvo. Ademas se pueden ver la cantidad de lecturas y escrituras que hubieron.

Figura 2: Miss rate de los procesadores

4. Conclusiones

Para tener varios núcleos funcionando a la vez y que estos tengan su propio cache, es necesario que haya coherencia entre ellos. Para esto el protocolo MESI funciona bastante bien ya que logra controlar la lectura de datos validos e impide lecturas de datos inválidos.

También como se pudo observar en la figura 2 tenemos un hit rate de más del 28% lo cual es una mejora de la velocidad de lectura y escritura de múltiples cores al no tener un cache propio.