
CERTISILICON
Leading AI. Together

COMPANY INTRODUCTION

Multi-Foundry Design Services

& Semiconductor Memory Supply

제품 사양 정의에서 파운드리 양산, 서버 메모리 조달까지 하나의 프로그램으로 수행합니다



SMIC HUA HONG SAMSUNG FOUNDRY GLOBALFOUNDRIES

November 2026

COMPANY OVERVIEW

글로벌 반도체 설계부터 제조·공급까지, 최적의 솔루션을 제공합니다

Certisilicon은 글로벌 Multi-Foundry 네트워크와 반도체 설계 전문성을 기반으로 ASIC/SoC 디자인서비스, 파운드리 생산 연계 및 메모리 공급 솔루션을 제공합니다. 고객의 기술 요구와 사업 목표에 최적화된 End-to-End 반도체 서비스를 통해 신뢰할 수 있는 글로벌 비즈니스 파트너로 성장하고 있습니다.

01 FOUNDRY

Multi-Foundry Advisory

- Process feasibility · PPA 검토
- IP · PDK readiness 확인
- SMIC · Hua Hong · Samsung · GlobalFoundries

02 DESIGN

ASIC / SoC Design Execution

- RTL · DV · DFT
- Layout · Auto P&R
- Sign-off · Tape-out · Silicon bring-up

03 SUPPLY

Semiconductor Memory Supply

- Server DDR5 RDIMM · HBM sourcing
- 제품 추적성 · 입고 검수
- Procurement logistics

4
후보 파운드리
중국 · 한국 · 글로벌

2–180nm
공개 공정 포트폴리오 범위
FinFET/GAA부터 특화 공정까지

4 Levels
설계 서비스 모델
Level 0 · 1 · 2 · COT

G0–G7
게이트 기반 설계 리뷰
Specification → Silicon / MP

OPERATING MODEL

고객의 설계 요구부터 실리콘 검증 · 양산까지, 전공정을 통합 관리합니다

Certisilicon은 Multi-Foundry 네트워크와 전문 엔지니어링 협력체계를 기반으로 고객 요구사항 분석, 공정 선정, ASIC/SoC 설계, Tape-out, 웨이퍼 제조 및 후공정 연계를 지원합니다. 프로젝트별 명확한 책임 분담과 기술·품질·일정 관리체계를 통해 안정적인 제품 개발과 양산 전환을 추진합니다.

CLIENT

Customer / Fabless

- Product specification
- Technical requirements
- PPA · 설계 인수 승인
- Budget

→

PMO

Certisilicon

- Foundry selection · Feasibility
- Scope control
- Program management
- Supplier coordination

→

ENGINEERING

Design Execution

- 내부 리소스 또는 검증된 설계 파트너
- RTL · P&R
- Verification · Sign-off

→

FAB INTERFACE

Foundry Manufacturing

- Authorized PDK
- Qualified IP
- Mask preparation
- Wafer purchase

→

BACK-END

OSAT & Testing

- Wafer sort · Packaging
- Final test
- Silicon characterization
- Qualification

ACCESS & GOVERNANCE

전 단계에 걸친 통제 체계

NDA | PDK authorization | Contracts | RACI | Export controls | Release approvals


CERTISILICON
Leading AI. Together

01

Foundry Access

4개 파운드리의 공정 포트폴리오를 비교하고, PDK·계약·생산 인터페이스까지 접근 체계를 갖춥니다

Process Portfolio
Access Governance
Technology Selection



FOUNDRY PORTFOLIO

파운드리의 첨단·성숙·특화 공정을 기반으로 최적의 제조 솔루션을 제안합니다

SMIC, Hua Hong, Samsung Foundry, GlobalFoundries의 다양한 공정 포트폴리오를 기반으로 고객의 제품 사양, PPA(Power·Performance·Area), 제조 원가 및 양산 요구사항에 적합한 파운드리와 공정 기술을 검토하고 최적의 제조 전략을 제안합니다.



Source: 각 파운드리 공개 공정 포트폴리오 (GlobalFoundries 12nm = 12LP, 22nm = 22FDX). 프로젝트별 제공 여부는 PDK, 계약, IP, Capacity 확인 후 확정됩니다.

FOUNDRY RELATIONSHIP

파운드리와의 기술·사업·생산 협력체계를 통해 안정적인 반도체 개발 및 제조를 지원합니다

Certisilicon은 파운드리 공정 기술 검토, 설계 인프라 접근, 상업적 계약 및 웨이퍼 생산 관리에 이르는 통합 협력체계를 구축하여 고객의 ASIC/SoC 개발과 양산 전환을 체계적으로 지원합니다.

L1 TECHNICAL **PDK & EDA Access**	NDA · Foundry portal · Technology files	DRC / LVS / Extraction decks · IP licenses	Rule revision · Release management
L2 COMMERCIAL **Contractual & Financial**	Contracting party · NRE & mask terms	MPW reservation · Wafer quotation	Export control · Customer screening
L3 MANUFACTURING **Wafer Production Interface**	Tape-out release · Fab schedule	Lot management · Wafer sort · OSAT	Yield feedback · PCN · Change control

Kick-off 전 확인 항목 계약 주체 · NDA · SOW · PDK 접근 권한 · 생산 권한

PROCESS SELECTION

제품의 기술적 요구와 사업성을 종합적으로 분석하여 최적의 파운드리 공정을 선정합니다

Certisilicon은 PPA, 특화 공정 기술, 설계 IP, 제조 수율, 총소유비용(TCO) 및 규제 요건을 종합적으로 평가하여 고객의 제품 경쟁력과 안정적인 양산을 위한 최적의 Foundry & Process Selection 전략을 제안합니다.

01

PPA

Performance / Power / Area

Timing budget · Power · Die area
Voltage · Architecture constraints

02

SPECIALTY

Mixed-Signal / HV / RF

ADC/DAC · BCD · eNVM · RF
Device options · PDK maturity

03

IP

Qualified IP Ecosystem

SRAM · DDR · PCIe · USB · SerDes
Licensing · Verification compatibility

04

DFM

Manufacturability / Yield

Mask cost · DFM · Rule maturity
Quality · Reliability · Volume ramp

05

COST

Commercial Feasibility

NRE · MPW · Wafer · MOQ · Lead time
OSAT · Test · Total product cost

06

CONTROL

Compliance & Ownership

Export control · End-use screening
GDS · RTL · Licensed IP handling

CERTISILICON
Leading AI. Together

02

Design Services


고객의 설계요구와 개발단계에 최적화된 맞춤형 ASIC/SoC 디자인 서비스를 제공합니다



DESIGN SERVICE LEVELS

고객의 설계 역량과 프로젝트 요구사항에 따라 최적화된 디자인서비스 모델을 제공합니다

Certisilicon은 ASIC/SoC 개발 전 과정에 대한 Turn-key 서비스부터 Physical Design, Tape-out 및 Wafer Supply까지 고객의 개발 범위에 맞춘 4가지 서비스 모델을 제공합니다. 각 서비스는 고객과 Certisilicon 간의 설계 책임, 기술 인수 조건 및 계약 범위를 기준으로 운영됩니다.



ASIC / SOC WORKFLOW

체계적인 설계·검증 프로세스와 단계별 품질 관리를 통해 안정적인 Tape-out 및 양산 전환을 지원합니다

Certisilicon은 제품 사양 정의부터 RTL 설계, 기능 검증, DFT, Physical Design, Sign-off 및 Silicon Validation에 이르는 ASIC/SoC 개발 프로세스를 체계적으로 관리합니다. 각 단계별 기술 검토와 승인 절차를 통해 설계 리스크를 최소화하고 품질 및 개발 일정의 신뢰성을 확보합니다.

FRONT-END | BACK-END | SILICON

G0	G1	G2	G3	G4	G5	G6	G7
Specification	**Architecture**	**RTL / DV**	**DFT / Synthesis**	**Layout / P&R**	**Sign-off**	**Tape-out**	**Silicon / MP**
PPA · Feasibility	IP · Micro-architecture	Coverage closure	Netlist · ATPG	Floorplan · CTS · Route	STA · DRC · LVS · EM	GDSII · OASIS	Yield · Validation

ALL GATES

모든 게이트에 공통 적용되는 관리 항목

- ECO
- Configuration control
- Rule updates
- Risk register
- Design reviews
- Signed releases

VERIFICATION & SIGN-OFF

6대 핵심 검증 영역의 Sign-off Closure와 최종 설계 승인을 통해 Tape-out 품질과 제조 신뢰성을 확보합니다

DV

Functional Verification

RTL regression · UVM · Assertions · Formal
Coverage closure · Exception log

CLOCK

CDC / RDC

Clock · Reset crossing analysis
Reset sequencing · Violation waivers

TEST

DFT Readiness

Scan · ATPG · MBIST · JTAG
Test coverage · Pattern package

TAPE-OUT
Acceptance

TIMING

Static Timing & SI

Multi-corner multi-mode (MCMM) STA
OCV · Crosstalk · Setup / Hold

PHYSICAL

Physical & Reliability

DRC · LVS · ERC · Antenna
IR drop · Electromigration · DFM

RELEASE

Tape-out sign-off

Netlist · GDS · Constraints · SPEF
Deck versions · Approval signatures

DELIVERABLES

설계 단계별 기술 인수물과 검증 기준을 체계화하여 개발 품질과 양산 연속성을 확보합니다

PACKAGE 01 Front-End Deliverables

- Requirements · Block diagram · RTL
- Testbench · DV reports
- Lint · CDC · RDC reports
- Coverage · IP integration documents

PACKAGE 02 Back-End Deliverables

- Netlist · SDC
- Floorplan · Route
- STA · DRC · LVS · ERC · IR · EM reports
- GDSII / OASIS release data

PACKAGE 03 Silicon & Production

- Tape-out checklist · ECO log
- Probe & test plan · Bring-up
- Yield · FA · Reliability
- MP transfer

계약 명시 사항 IP 소유권, 소스 공개 범위, EDA 라이선스, 3rd-party IP 사용 제한

RESPONSIBILITY MATRIX

프로젝트 참여사별 수행 책임과 의사결정 권한을 명확히 정의하여 체계적인 개발·제조 협력체계를 구축합니다

Workstream	Customer	Certisilicon / Design	Foundry	OSAT
Product spec / PPA	A	R	C	I
Foundry & IP selection	A	R	C	I
RTL / DV / DFT	A	R	C	I
Physical sign-off	A	R	C	I
PDK rule interpretation	I	R	A	I
Wafer fabrication	I	C	A/R	I
Assembly / test	A	C	C	R

LEGEND

- **A** — **Accountable** 최종 승인 책임
- **R** — **Responsible** 실행 책임
- **C** — **Consulted** 사전 협의
- **I** — **Informed** 결과 공유

표준 예시 기준이며, 프로젝트 계약 시 재정의합니다. COT(wafer-only) 책임 범위는 별도 공급계약으로 정합니다.

COMMERCIAL STRUCTURE

설계 개발부터 웨이퍼 제조 및 양산 공급까지, 단계별 계약·비용 체계를 통해 최적의 사업 솔루션을 제공

NRE

Design Engineering

- Specification · RTL · DV · DFT · P&R
- Sign-off · ECO
- Deliverable acceptance

THIRD PARTY

External & Foundry Costs

- EDA · 3rd-party IP
- MPW · Mask
- Wafer · Probe · Packaging · Final test

PRODUCTION

Volume Manufacturing

- Wafer procurement · Capacity · Forecast
- Yield · Lot traceability
- PCN · EOL

Design phase — Tape-out & prototype — Volume production

견적 구성 요소

SOW | Milestones | Exclusions | Pricing assumptions | Warranty | Change control

QUALITY & RISK

Design-to-Manufacturing 6대 리스크를 착수 단계부터 관리합니다

	RISK	CONTROL POINTS	
R1	**PDK / IP Access**	Authorization · Version lock	Technology readiness 증빙
R2	**Schedule & ECO**	Critical path · Change control	Release approval · Deadlines
R3	**PPA Closure**	Timing · Power · Area · Corner	Margins · Acceptance limits
R4	**Manufacturing Yield**	DFM · Test coverage · FA	Yield learning · Root-cause loop
R5	**Supply / Compliance**	Wafer lead-time · Capacity	Export control · End-use screening
R6	**Security / Ownership**	RTL · GDS access control	NDA · IP rights · Audit trail

OPERATING CADENCE

리스크 운영 체계


- Weekly technical review
- Issue register
- Gate approvals
- Controlled evidence repository

CERTISILICON
Leading AI. Together

03

Memory Supply

Enterprise · AI 인프라용 서버 메모리를 정품성, 추적성, 검수 기준과 함께 공급합니다



DDR5 RDIMM · HBM

SEMICONDUCTOR MEMORY

글로벌 메모리 공급 네트워크를 기반으로 고성능 서버·AI 인프라용 메모리 솔루션을 제공합니다

Certisilicon은 서버 및 데이터센터용 DDR5 RDIMM을 중심으로 글로벌 메모리 조달·공급 서비스를 제공합니다.
제조사·제품 규격·생산 이력에 대한 검증과 체계적인 품질·공급망 관리를 통해 고객의 안정적인 메모리 확보를 지원하며,
HBM 등 고부가가치 메모리 제품으로 사업 영역 확대를 추진합니다.

DDR5

Server DDR5 RDIMM

64GB · 96GB · 128GB

High-speed RDIMM sourcing

확인 항목

Part number | Rank | Speed | ECC

- Host platform compatibility 확인
- Availability · Allocation은 요청 시 확인

HBM

HBM & Specialty Memory

- HBM specification · Integration constraints
- Qualification · Supplier confirmation

SUPPLY

Procurement & Inspection

- Manufacturer · DC · Lot · Serial traceability
- Packing list · Receiving inspection
- Delivery · Warranty · Payment protection

MEMORY PROCUREMENT

글로벌 메모리 조달부터 품질검증·납품까지, 6단계 통합 공급관리 체계를 운영합니다

Certisilicon은 공급사 적격성 평가, 제품 이력 검증, 거래계약, 품질검수 및 납품 관리에 이르는 6단계 공급 프로세스를 기반으로 메모리 조달의 투명성과 거래 신뢰성을 확보합니다. 단계별 검증 및 승인 절차를 통해 위조품·품질·납기·대금 회수 위험을 체계적으로 관리합니다.

SOURCING & VERIFICATION

TRANSACTION & QUALITY

01

RFQ

Part no.
Qty
Date code

02

SUPPLIER

Title
Origin
Business status

03

EVIDENCE

Photos
Label
Lot records

04

CONTRACT

Inspection
Escrow
Terms

05

QA

Authenticity
Sampling

06

DELIVERY

Acceptance
Warranty
Claim

QUALITY RULE

제조사 보증과 판매자 보증을 구분하고, 클레임·환불 조건을 계약서에 명시합니다

TARGET APPLICATIONS

Fabless, AI·Edge, 데이터센터 고객에게 설계 서비스와 메모리 공급을 함께 제안합니다



Design Service

ASIC / SOC

Fabless & System IC

- MCU · PMIC · Display IC · Sensors
- Industrial controllers · Mixed signal
- Legacy redesign · Second source



Design Service

AI SILICON

AI & Edge Applications

- Custom inference ASIC · Edge SoC
- Machine vision · Mobility · Robotics
- IP integration · Silicon delivery



Memory Supply

DATA CENTER

Servers & OEM

- DDR5 RDIMM sourcing
- AI accelerator BOM · Procurement
- Supplier quality · Supply continuity

HOW WE ENGAGE

고객의 기술 요구사항 분석부터 개발 범위 확정 및 계약 체결까지, 체계적인 프로젝트 착수 프로세스를 제공합니다.

STEP 1
Customer qualification
고객 · 최종 용도 확인

STEP 2
Technical discovery
제품 사양 · PPA 요구 파악

STEP 3
Feasibility
공정 · IP · PDK 준비도 검토

STEP 4
Scoped quotation
SOW · Milestone · NRE 구성

STEP 5
Contract execution
NDA · SOW · RACI 확정

ENGAGEMENT PRINCIPLES



Defined Scope

서비스 레벨과 인수물을 SOW로 확정



Agreed Responsibility

고객 · Certisilicon · Foundry · OSAT 역할을 RACI로 합의



Milestone-based Acceptance

게이트별 승인과 마일스톤 기준 인수

CERTISILICON
Leading AI. Together

Design to Silicon, Silicon to Supply

LEADERSHIP EXPERIENCE

- **100+ Tape-outs**
  다양한 파운드리 · 다양한 공정
- **Foundry Business Development**
  TSMC · SMIC · Samsung · GF 등 다양한 파운드리
- **180nm–7nm**
  Design House 프로젝트 수행
- **RTL-to-Tape-out**
  양산 연계 경험

www.certisilicon.com
andy@certisilicon.com

IMPORTANT NOTICE

본 자료의 이용에 관한 안내

파운드리 공정 정보	본 자료의 파운드리 공정·노드·특화 기술은 각 파운드리의 공개 포트폴리오를 기준으로 합니다. Certisilicon을 통한 실제 제공 가능 여부는 제품, 고객, 테이프아웃 일정별로 PDK 접근, 계약, IP, Capacity를 확인한 뒤 확정됩니다.
파트너 관계 및 권한	파운드리 공식 파트너 지위, PDK 사용 권한, 제조 권한은 프로젝트별로 증빙하며, 계약 주체와 역할은 NDA 및 SOW에서 정의합니다.
책임 범위 및 사인오프	서비스 레벨, RACI, 인수물 구성은 표준 예시이며 계약 시 재정의됩니다. 사인오프 룰, Corner, Waiver 권한과 인수 기준은 공정별로 상이합니다.
메모리 공급	제조사 공인 유통 여부, 가용 재고, 가격 및 Allocation은 거래 건별로 확인하며, 보증과 클레임 조건은 계약서에 따릅니다.
일반 사항	본 자료는 회사 소개 목적으로 작성되었으며 법적 구속력이 있는 제안이나 계약이 아닙니다. 기재된 회사명과 상표는 각 소유자의 자산입니다.