CERTISILICON
Leading AI. Together


COMPANY INTRODUCTION

多家晶圆代工厂设计服务

与半导体存储器供应

从产品规格定义、晶圆代工量产到服务器内存采购，提供一体化项目服务
覆盖完整业务流程。

SMIC　HUA HONG　SAMSUNG FOUNDRY　GLOBALFOUNDRIES



November 2026

提供覆盖全球芯片设计、晶圆制造与供应的一站式解决方案

Certisilicon凭借全球多家晶圆代工厂资源及专业芯片设计能力，提供ASIC/SoC设计服务、晶圆代工生产对接以及半导体存储器供应方案。围绕客户技术要求与商业目标，提供端到端的半导体服务，致力于成为值得信赖的全球业务合作伙伴。

01 FOUNDRY
多晶圆代工厂工艺咨询

- 工艺可行性与PPA评估
- IP及PDK就绪度核查
- SMIC · Hua Hong · Samsung · GlobalFoundries

02 DESIGN
ASIC/SoC芯片设计

- RTL · DV · DFT
- Layout · Auto P&R
- Sign-off · Tape-out · Silicon bring-up

03 SUPPLY
半导体存储器供应

- Server DDR5 RDIMM · HBM sourcing
- 产品追溯及到货检验
- Procurement logistics

4
候选代工厂
中国 · 韩国 · 全球

2–180nm
公开工艺组合范围
覆盖FinFET/GAA及特色工艺

4 Levels
设计服务模式

G0–G7
阶段门设计评审

OPERATING MODEL

从客户设计需求到芯片验证与量产，统筹管理全流程

Certisilicon依托多晶圆代工厂资源及专业工程合作体系，提供需求分析、工艺选择、ASIC/SoC设计、Tape-out、晶圆制造和封装测试协调支持。通过明确的职责划分及技术、质量和进度管理机制，推动可靠的产品开发与量产导入。

客户

客户 / 无晶圆厂设计企业

产品规格
技术要求
PPA目标及设计交付验收批准
Budget

PMO

Certisilicon

election ·
可行性评估
工作范围管理
项目统筹
供应商协同

设计工程

设计实施

内部工程资源或经核验的设计合作伙伴
RTL · P&R
Verification · Sign-off

FAB INTERFACE

Foundry Manufacturing

Authorized PDK
Qualified IP
Mask preparation
Wafer purchase

BACK-END

封装测试服务

晶圆测试 · 封装
成品测试
芯片特性测试
Qualification

贯穿全流程的授权与治理体系

NDA | PDK authorization | Contracts | RACI | Export controls | Release approvals


CERTISILICON
Leading AI. Together

01

晶圆代工资源

对比四家晶圆代工厂的工艺组合，建立涵盖PDK、合同与制造接口的完整协同机制


工艺组合
授权与治理
工艺技术选择



FOUNDRY PORTFOLIO

整合先进、成熟及特色工艺资源，为客户制定适用的制造解决方案

基于SMIC、华虹、三星晶圆代工和GlobalFoundries的多元化工艺组合，综合客户产品规格、PPA（功耗、性能、面积）、制造成本及量产要求，评估合适的代工厂与工艺技术，并制定相应的制造策略。



资料来源：各晶圆代工厂公开工艺组合。实际服务须确认PDK、合同、IP和产能等条件。

FOUNDRY RELATIONSHIP

通过技术、商务与制造协同机制，支持可靠的芯片开发及生产

Certisilicon构建涵盖代工工艺评估、设计基础设施访问、商务合同与晶圆生产管理的协作机制，
为客户ASIC/SoC开发和量产导入提供系统化支持。

L1 TECHNICAL **PDK & EDA Access**	NDA · Foundry portal · Technology files	DRC / LVS / Extraction decks · IP licenses	Rule revision · Release management
L2 COMMERCIAL **Contractual & Financial**	Contracting party · NRE & mask terms	MPW reservation · Wafer quotation	Export control · Customer screening
L3 MANUFACTURING **Wafer Production Interface**	Tape-out release · Fab schedule	Lot management · Wafer sort · OSAT	Yield feedback · PCN · Change control

项目启动前核查：签约主体 · NDA · SOW · PDK访问授权 · 制造授权

PROCESS SELECTION

综合评估技术要求与商业可行性，为客户选择合适的晶圆代工工艺

Certisilicon综合评估PPA、特色工艺技术、设计IP、制造良率、总拥有成本（TCO）及合规要求，
为提升客户产品竞争力并支持稳定量产，提出代工厂与工艺选择策略。

01

PPA

Performance / Power / Area

Timing budget · Power · Die area
Voltage · Architecture constraints

02

SPECIALTY

混合信号 / 高压 / 射频

ADC/DAC · BCD · eNVM · RF
Device options · PDK maturity

03

IP

合格IP生态

SRAM · DDR · PCIe · USB · SerDes
Licensing · Verification compatibility

04

DFM

可制造性 / 良率

Mask cost · DFM · Rule maturity
质量 · 可靠性 · 量产爬坡

05

COST

商业可行性

NRE · MPW · Wafer · MOQ · Lead time
OSAT · Test · Total product cost

06

CONTROL

合规及权属

Export control · End-use screening
GDS · RTL · Licensed IP handling

CERTISILICON
Leading AI. Together

02

设计服务

根据客户设计要求及开发阶段，提供定制化ASIC/SoC设计服务


覆盖不同项目的工程需求。



DESIGN SERVICE LEVELS

根据客户设计能力及项目需求，提供匹配的设计服务模式

Certisilicon根据客户开发范围，提供从完整Turn-key设计到Physical Design、Tape-out及Wafer Supply的四类服务模式。各模式依据双方设计职责、技术交付条件和合同范围执行。



LEVEL 0
交钥匙设计服务
从规格定义到Tape-out的端到端交付

LEVEL 1
设计实现服务
根据客户提供的RTL / Netlist开展实现工作，前端交接界面由SOW明确约定

LEVEL 2
版图设计/自动P&R
基于客户提供的RTL / Netlist进行物理设计

COT
仅晶圆供应
客户自主完成设计；Certisilicon仅负责晶圆供应

ASIC / SOC WORKFLOW

通过系统化设计验证与阶段质量管理，支持可靠Tape-out及量产导入

Certisilicon系统管理从产品规格、RTL设计、功能验证、DFT、Physical Design、Sign-off到Silicon Validation的ASIC/SoC开发流程。通过各阶段技术评审与批准程序降低设计风险，提高设计质量和开发进度的可预测性。

FRONT-END | BACK-END | SILICON

G0	G1	G2	G3	G4	G5	G6	G7
规格定义	架构设计	RTL / DV	DFT / Synthesis	Layout / P&R	Sign-off	流片	芯片验证 / 量产
PPA · Feasibility	IP · Micro-architecture	Coverage closure	Netlist · ATPG	Floorplan · CTS · Route	STA · DRC · LVS · EM	GDSII · OASIS	Yield · Validation

适用于所有阶段门的共同管理要求

- ECO
- Configuration control
- Rule updates
- Risk register
- Design reviews
- Signed releases

VERIFICATION & SIGN-OFF

通过六大核心验证领域的Sign-off收敛及最终设计批准，保障Tape-out质量与制造可靠性。

DV

功能验证

RTL regression · UVM · Assertions · Formal
Coverage closure · Exception log

CLOCK

CDC / RDC

Clock · Reset crossing analysis
Reset sequencing · Violation waivers

测试

DFT就绪度

Scan · ATPG · MBIST · JTAG
Test coverage · Pattern package

TAPE-OUT
Acceptance

时序

静态时序与信号完整性

Multi-corner multi-mode (MCMM) STA
OCV · Crosstalk · Setup / Hold

物理验证

物理验证与可靠性

DRC · LVS · ERC · Antenna
IR drop · Electromigration · DFM

发布

Tape-out签核

Netlist · GDS · Constraints · SPEF
Deck versions · Approval signatures

规范设计阶段的工程交付物及验收标准，保障产品开发质量与量产衔接。

PACKAGE 01 Front-End Deliverables

- Requirements · Block diagram · RTL
- Testbench · DV reports
- Lint · CDC · RDC reports
- Coverage · IP integration documents

PACKAGE 02 Back-End Deliverables

- Netlist · SDC
- Floorplan · Route
- STA · DRC · LVS · ERC · IR · EM reports
- GDSII / OASIS release data

PACKAGE 03 Silicon & Production

- Tape-out checklist · ECO log
- Probe & test plan · Bring-up
- Yield · FA · Reliability
- MP transfer

合同约定事项 IP所有权、源代码交付范围、EDA许可、第三方IP使用限制

RESPONSIBILITY MATRIX

明确项目各参与方的执行职责及决策权限，构建规范的开发与制造协同体系。

Workstream	客户	Certisilicon / Design	Foundry	OSAT
产品规格 / PPA	A	R	C	I
代工厂与IP选择	A	R	C	I
RTL / DV / DFT	A	R	C	I
物理设计签核	A	R	C	I
PDK规则解释	I	R	A	I
晶圆制造	I	C	A/R	I
封装 / 测试	A	C	C	R

LEGEND

- **A** 最终负责 — 最终批准责任
- **R** 执行负责 — 实际执行责任
- **C** 征询意见 — 征询意见
- **I** 告知 — 信息告知

本表为标准示例，具体职责以项目合同重新约定。COT（仅供应晶圆）的责任范围由单独供货合同确定。

COMMERCIAL STRUCTURE

从设计研发到晶圆制造和量产供应，通过分阶段合同及成本机制提供合适的商业解决方案。

NRE

设计工程服务

- Specification · RTL · DV · DFT · P&R
- Sign-off · ECO
- Deliverable acceptance

THIRD PARTY

第三方及代工厂费用

- EDA · 3rd-party IP
- MPW · Mask
- Wafer · Probe · Packaging · Final test

PRODUCTION

批量制造

- Wafer procurement · Capacity · Forecast
- Yield · Lot traceability
- PCN · EOL

设计开发阶段　流片及样片阶段　批量生产阶段

报价构成要素

SOW | Milestones | Exclusions | Pricing assumptions | Warranty | Change control

从项目启动起，系统管理设计至制造阶段的六大风险

	RISK	CONTROL POINTS	
R1	**PDK / IP Access**	Authorization · Version lock	技术就绪度证明
R2	**Schedule & ECO**	Critical path · Change control	Release approval · Deadlines
R3	**PPA Closure**	Timing · Power · Area · Corner	Margins · Acceptance limits
R4	**Manufacturing Yield**	DFM · Test coverage · FA	Yield learning · Root-cause loop
R5	**Supply / Compliance**	Wafer lead-time · Capacity	Export control · End-use screening
R6	**Security / Ownership**	RTL · GDS access control	NDA · IP rights · Audit trail

CE

风险运营机制


- Weekly technical review
- Issue register
- Gate approvals
- Controlled evidence repository

CERTISILICON
Leading AI. Together

03

存储器供应

为企业及AI基础设施提供符合真伪核验、可追溯和检验要求的服务器存储器。



DDR5 RDIMM · HBM

依托全球存储器供应网络，为服务器和AI基础设施提供高性能内存解决方案。

Certisilicon主要提供服务器及数据中心DDR5 RDIMM产品的全球采购和供应服务。
通过制造商、产品规格和生产批次记录核验，以及质量与供应链管理，支持客户稳定采购；
同时探索HBM等高附加值存储器产品的业务机会。

DDR5

服务器DDR5 RDIMM

64GB · 96GB · 128GB

High-speed RDIMM sourcing

核验项目

Part number | Rank | Speed | ECC

- 确认服务器平台兼容性
- 实际库存及分配数量按询价确认

HBM

HBM与特种存储器

- HBM specification · Integration constraints
- Qualification · Supplier confirmation

供应

采购与检验

- Manufacturer · DC · Lot · Serial traceability
- Packing list · Receiving inspection
- Delivery · Warranty · Payment protection

MEMORY PROCUREMENT

从全球内存采购、质量验证到交付，实施六阶段综合供应管理

Certisilicon实施涵盖供应商资格审查、产品追溯、交易合同、质量检验及交付管理的六阶段采购流程，以提高采购透明度与交易可信度，并通过分阶段核验与审批管理假冒产品、质量、交期及资金风险。

寻源与核验

交易与质量

01 询价

Part no.
Qty
Date code

02 供应商

Title
Origin
Business status

03 核验资料

Photos
Label
Lot records

04 合同

Inspection
Escrow
Terms

05 QA

Authenticity
Sampling

06 交付

Acceptance
Warranty
Claim

区分制造商保修与卖方保修，索赔和退款条款以合同明确约定

TARGET APPLICATIONS

面向Fabless、AI/边缘计算和数据中心客户，提供设计服务与存储器供应方案

ASIC / SOC

Design Service

Fabless & System IC

- MCU · PMIC · Display IC · Sensors
- Industrial controllers · Mixed signal
- Legacy redesign · Second source

AI SILICON

Design Service

AI & Edge Applications

- Custom inference ASIC · Edge SoC
- Machine vision · Mobility · Robotics
- IP integration · Silicon delivery

DATA CENTER

存储器供应

Servers & OEM

- DDR5 RDIMM sourcing
- AI accelerator BOM · Procurement
- Supplier quality · Supply continuity

HOW WE ENGAGE

从客户技术需求分析到开发范围确认和合同签署，提供标准化项目启动流程。

STEP 1
客户需求评估
确认客户及最终用途

STEP 2
技术需求分析
明确产品规格与PPA要求

STEP 3
可行性评估
评估工艺、IP及PDK就绪度

STEP 4
范围与报价
确定SOW、里程碑和NRE构成

STEP 5
合同签署
确认NDA、SOW及RACI

ENGAGEMENT PRINCIPLES

明确工作范围

通过SOW明确服务等级及交付物

约定责任分工

明确客户、Certisilicon、Foundry与OSAT各方的RACI职责

里程碑验收

依据阶段门和里程碑标准验收

CERTISILICON
Leading AI. Together

从设计到芯片，
从芯片到供应

LEADERSHIP EXPERIENCE

- 100+ 次流片项目
  覆盖多家晶圆代工厂与多种工艺
- **Foundry Business Development**
  TSMC、SMIC、Samsung、GF等代工厂
- **180nm–7nm**
  具有Design House项目执行经验
- **RTL-to-Tape-out**
  具备量产对接经验

www.certisilicon.com
andy@certisilicon.com

IMPORTANT NOTICE

本资料使用说明

晶圆代工工艺信息	本资料所列工艺节点及特色工艺根据各代工厂的公开产品组合整理。能否通过Certisilicon提供服务，需按产品、客户及Tape-out时间核实PDK授权、合同、IP和产能条件。
合作关系及授权	代工厂官方合作身份、PDK使用及制造授权均应逐项目核实，签约主体和职责以NDA、SOW约定。
责任范围与Sign-off	服务等级、RACI及交付物为标准示例，实际合同需重新确认。各工艺的Sign-off规则、Corner、Waiver权限及验收标准可能存在差异。
存储器供应	制造商授权经销资格、可供库存、价格及供货配额均须逐笔核实；保修与索赔以合同为准。
一般事项	本资料仅用于公司介绍，不构成具有法律约束力的报价或合同。所涉及的公司名称和商标均属于相应权利人。