UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

PRÁCTICAS DE DISEÑO DIGITAL VLSI

- M.I. Chávez Rodríguez Norma Elva
- M.I. Flores Olvera Vicente
- M.I. Fonseca Chávez Elizabeth
- M.I. Guevara Rodríguez María del Socorro
- M.I. Ibarra Carrillo Mario
- M.I. Prieto Meléndez Rafael
- M.I. Ramírez Chavarría Roberto Giovanni

PREFACIO

Este manual de prácticas es un testimonio del trabajo y compromiso de los profesores de la academia de Diseño Digital VLSI, en la búsqueda por elevar la calidad de la docencia y favorecer el proceso enseñanza aprendizaje.

Mediante estas prácticas se logró vincular las teorías del diseño digital moderno y los lenguajes de descripción de hardware de alto nivel.

Las prácticas de laboratorio propuestas pueden ser configuradas en cualquier dispositivo FGPA, empleando uno de los lenguajes de descripción de hardware más utilizados en la actualidad por los países líderes en el área: VHDL.

El antecedente para poder utilizar estas prácticas es un curso básico de diseño digital moderno, en donde se dan a conocer las bases de la lógica booleana, la lógica secuencial, y del diseño de dispositivos digitales básicos y manejo de lógica programable.

Los nombres de los autores están escritos en estricto orden alfabético.

Los Autores.

CONTENIDO

Práctica 1	Diseño de un reloj digital	4
Práctica 2	Diseño de registros de corrimiento en cascada	10
Práctica 3	Diseño del control de un tren eléctrico	15
Práctica 4	Diseño del control de servomotores	19
Práctica 5	Diseño del control de intensidad en leds	25
Práctica 6	Diseño del control de motores a pasos	30
Práctica 7	Diseño del control de sensores ultrasónicos	42
Práctica 8	Diseño de un transmisor para comunicación serial	46
Práctica 9	Diseño de un receptor para comunicación serial	52
Práctica 10	Diseño de un generador de video VGA	57
Práctica 11	Emulador de display de 7 segmentos en un monitor	65
Práctica 12	Emulador de contadores en un monitor	71
Práctica 13	Captura de imágenes de cámara digital	75
	Bibliografía	91
	Glosario	92

Práctica 1.

DISEÑO DE UN RELOJ DIGITAL

OBJETIVO:

Demostrar a los estudiantes que en un FPGA las declaraciones concurrentes se efectúan al mismo tiempo (en paralelo). Implantar operaciones concurrentes mediante el diseño de un reloj digital, en donde el orden de escritura en las instrucciones concurrentes no afecta el resultado de síntesis o de simulación.

ESPECIFICACIONES:

Utilizando un FPGA y 4 displays de 7 segmentos, diseñar un reloj digital, el cual visualice en los dos primeros displays las horas y en los siguientes dos, los minutos. Cada vez que se llegue a 23 horas con 59 minutos, se reiniciará el conteo de horas y minutos. La figura 1.1 muestra el diagrama del bloque de este sistema.

DIAGRAMA DE BLOQUES:




Figura 1.1. Diagrama de bloques del sistema reloj digital^[1]

Un FPGA puede configurarse con muchos bloques funcionales en lenguaje VHDL que estén ejecutando acciones a la vez. A estas acciones ejecutándose al mismo tiempo se le llama ejecución concurrente.

Las señales son declaraciones necesarias cuando se ejecutan instrucciones concurrentes, debido a que ellas unen los bloques funcionales.

La figura 1.2 muestra los bloques funcionales del sistema reloj digital donde las señales se muestran con flechas de color azul.

BLOQUES FUNCIONALES:




Figura 1.2. Bloques funcionales del sistema reloj digital [1]

La figura 1.3 muestra la entidad del sistema reloj digital.

Figura 1.3. Entidad del sistema reloj digital

La figura 1.4 muestra la parte declaratoria de la arquitectura en el sistema reloj digital.

```
architecture behavioral of reldig is
    signal segundo: std_logic;
    signal rapido: std_logic;
    signal n: std_logic;
    signal Qs: std_logic_vector(3 downto 0);
    signal Qum: std_logic_vector(3 downto 0);
    signal Qdm: std_logic_vector(3 downto 0);
    signal e: std_logic;
    signal e: std_logic_vector(1 downto 0);
    signal Quh: std_logic_vector(1 downto 0);
    signal Quh: std_logic_vector(3 downto 0);
    signal Qdh: std_logic_vector(3 downto 0);
    signal z: std_logic;
    signal u: std_logic;
    signal d: std_logic;
    signal reset: std_logic;
```

Figura 1.4. Parte declaratoria en la arquitectura del sistema reloj digital

La figura 1.5 muestra la parte operatoria de la arquitectura en el sistema reloj digital.

```
begin
   divisor: process (reloj)
      variable cuenta: std logic vector(27 downto 0) := X"0000000";
      if rising edge (reloj) then
         if cuenta=X"48009E0" then
            cuenta:= X"0000000";
            cuenta:= cuenta +1;
         end if;
      end if;
      segundo <= cuenta(22);</pre>
      rapido <= cuenta(10);</pre>
   end process;
   unidades: process (segundo)
      variable cuenta: std_logic_vector(3 downto 0) := "0000";
   begin
      if rising edge (segundo) then
         if cuenta ="1001" then
            cuenta:="0000";
            n <= '1';
         else
            cuenta:= cuenta +1;
            n <= '0';
         end if;
      end if;
      qum <= cuenta;
   end process;
```

Figura 1.5. Parte operatoria de la arquitectura del sistema reloj digital

```
decenas: process (n)
   variable cuenta: std logic vector(3 downto 0) := "0000";
begin
   if rising edge (n) then
      if cuenta ="0101" then
         cuenta:="0000";
         e <= '1';
      else
         cuenta:= cuenta +1;
         e<= '0';
      end if;
   end if;
   Qdm <= cuenta;
end process;
HoraU: Process(E, reset)
   variable cuenta: std logic vector(3 downto 0):="0000";
begin
   if rising edge(E) then
      if cuenta="1001" then
         cuenta:= "0000";
         <='1';
      else
         cuenta:=cuenta+1;
         Z<='0';
      end if;
   end if;
   if reset='1' then
      cuenta:="0000";
   end if;
   Quh<=cuenta;
   U<=cuenta(2);</pre>
end Process;
HoraD: Process(Z, reset)
   variable cuenta: std logic vector(3 downto 0):="0000";
begin
   if rising edge(Z) then
      if cuenta="0010" then
         cuenta:= "0000";
      else
         cuenta:=cuenta+1;
      end if;
   end if;
   if reset='1' then
      cuenta:="0000";
   end if;
   Qdh<=cuenta;
   D <=cuenta(1);
end Process;
```

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema reloj digital

```
inicia: process (U,D)
   begin
      reset <= (U and D);
   end process;
   Contrapid: process (rapido)
     variable cuenta: std logic vector(1 downto 0) := "00";
   begin
      if rising edge (rapido) then
         cuenta:= cuenta +1;
      end if;
      Qr <= cuenta;
   end process;
   muxy: process (Qr)
   begin
      if Qr = "00" then
         Qs<= Qum;
      elsif Qr = "01" then
         Qs \le Qdm;
      elsif Qr = "10" then
         Qs<= Quh;
      elsif Qr = "11" then
         Qs<= Qdh;
      end if;
   end process;
   seledisplay: process (Qr)
  begin
      case Qr is
         when "00" =>
            AN<= "1110";
         when "01" =>
            AN<= "1101";
         when "10" =>
            AN<= "1011";
         when others =>
            AN<= "0111";
      end case;
   end process;
   with
        Qs select
     L \le "1000000" \text{ when "0000"},
                                   --0
           "1111001" when "0001",
                                     --1
           "0100100" when "0010",
                                     --2
           "0110000" when "0011",
                                    --3
           "0011001" when "0100",
                                     --4
                                     --5
           "0010010" when "0101",
           "0000010" when "0110",
                                     --6
           "1111000" when "0111",
                                     --7
           "0000000" when "1000",
                                    --8
           "0010000" when "1001",
                                    --9
           "1000000" when others;
                                    --F
end Behavioral;
```

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema reloj digital ACTIVIDADES COMPLEMENTARIAS:

- 1.- El alumno diseñará un reloj digital con alarma, en el cual se active una señal sonora cuya intensidad vaya aumentando que el usuario apague el sistema.
- 2.- El alumno diseñará un reloj digital que trabaje en sentido contrario a las manecillas del reloj, lo que significa que va a descontar tiempo empezando en un valor preseleccionado por el usuario.

Práctica 2.

DISEÑO DE REGISTROS DE CORRIMIENTO EN CASCADA

OBJETIVO:

Demostrar a los estudiantes que las declaraciones secuenciales requieren de un orden para ser ejecutadas. Diseñar registros de corrimiento en cascada utilizando las estructuras de control *if-then-else* o *case* dentro de un proceso.

ESPECIFICACIONES:

Utilizando un FPGA y 8 displays de 7 segmentos, diseñar un sistema digital que despliegue un mensaje que se desplace en los displays.

La figura 2.1 muestra el diagrama de bloques del sistema registros de corrimiento en cascada.

DIAGRAMA DE BLOQUES:




Figura 2.1. Diagrama de bloques del sistema registros de corrimiento en cascada. [2]

Dentro del sistema digital registros de corrimiento en cascada se tienen varios bloques funcionales, los cuales internamente ejecutan instrucciones en forma secuencial. La figura 2.2 muestra los bloques funcionales del sistema.

BLOQUES FUNCIONALES:




Figura 2.2. Diagrama de bloques funcionales del sistema registros de corrimiento en cascada

La figura 2.3 muestra la entidad del sistema registros de corrimiento en cascada.

Figura 2.3. Entidad del sistema registros de corrimiento en cascada

La figura 2.4 muestra la parte declaratoria de la arquitectura del sistema registros de corrimiento en cascada.

```
architecture Behavioral of corri is
   signal segundo: std_logic;
   signal Q: std_logic_vector(3 downto 0):="0000";
```

Figura 2.4. Parte declaratoria de la arquitectura del sistema registros de corrimiento en cascada

La figura 2.5 muestra la parte operatoria de la arquitectura del sistema registros de corrimiento en cascada.

```
begin
   divisor: process (reloj)
      variable cuenta: std logic vector(27 downto 0) := X"0000000";
   begin
      if rising edge (reloj) then
         if cuenta=X"48009E0" then
            cuenta:= X"0000000";
         else
            cuenta:=cuenta+1;
         end if;
      end if;
      segundo <=cuenta(22);</pre>
   end process;
   contador:process (segundo)
      if rising edge (segundo) then
         Q \ll Q +1;
      end if;
   end process;
```

Figura 2.5. Parte operatoria de la arquitectura del sistema registros de corrimiento en cascada

```
with Q select
   display1 <= "0000110" when "0000",
                                       -- n
               "0101011" when "0001",
               "1111111" when "0010", -- espacio
               "1000111" when "0011", -- L
               "0001000" when "0100", -- A
               "1111111" when "0101", -- espacio
               "1000000" when "0110", -- 0
               "1000111" when "0111", -- L
               "0001000" when "1000", -- A
               "1111111" when others; -- espacios
FF1 : process (segundo)
begin
   if rising edge (segundo) then
      display2 <= display1;
   end if;
end process;
FF2: process (segundo)
begin
   if rising edge (segundo) then
      display3 <= display2;</pre>
   end if;
end process;
FF3: process (segundo)
begin
   if rising edge (segundo) then
      display4 <= display3;
   end if;
end process;
FF4 : process (segundo)
begin
   if rising edge (segundo) then
      display5 <= display4;</pre>
   end if;
end process;
FF5 : process (segundo)
begin
   if rising edge (segundo) then
      display6 <= display5;
   end if;
end process;
FF6: process (segundo)
   if rising edge (segundo) then
      display7 <= display6;</pre>
   end if;
end process;
```

Figura 2.5. (continuación) Parte operatoria de la arquitectura del sistema registros de corrimiento en cascada

```
FF7 : process (segundo)
begin
    if rising_edge (segundo) then
        display8 <= display7;
    end if;
end process;
end behavioral;</pre>
```

Figura 2.5. (continuación) Parte operatoria de la arquitectura del sistema registros de corrimiento en cascada

ACTIVIDAD COMPLEMENTARIA:

Diseñar un sistema que realice la venta de bebidas de 4 diferentes sabores, cada bebida vale \$15, se aceptan billetes de \$100, \$50, \$20 y monedas de \$1, \$2 \$5 y \$10 y da cambio. Cuando el sistema esté encendido y nadie esté comprando se activará una grabación invitando a consumir esas bebidas.

Práctica 3.

DISEÑO DEL CONTROL DE UN TREN ELÉCTRICO

OBJETIVO:

Demostrar a los estudiantes la forma de declarar tipos de datos diferentes a los definidos en el lenguaje VHDL mediante el diseño del sistema de control de un tren eléctrico

ESPECIFICACIONES:

Diseñar un sistema digital que moverá un tren de derecha a izquierda y viceversa, sobre una línea, deteniéndose en cada estación por 2 minutos. En cada una hay sensores que detectan cuando un tren entra a la estación. Existe un botón de emergencia en los vagones que hará que el tren se detenga por un minuto de más en la estación, si así se requiere.

En la figura 3.1 se muestra el diagrama de bloques del sistema Tren Eléctrico.

DIAGRAMA DE BLOQUES:




Figura 3.1. Diagrama de bloques del sistema tren eléctrico^[3]

La figura 3.2 muestra los bloques funcionales dentro del FPGA del sistema tren eléctrico y en la figura 3.3 se muestra su carta ASM.

BLOQUES FUNCIONALES:




Figura 3.2. Bloques funcionales del sistema tren eléctrico [3]




Figura 3.3. Carta ASM del sistema tren eléctrico [3]

La figura 3.4 muestra la entidad del sistema tren eléctrico.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity tren is
   Port (reloj, alto, SA, SN, emergencia, estacion : in std_logic;
   alto1, alto2, este, oeste, reset_FF1: out std_logic);
end tren;
```

Figura 3.4. Entidad del sistema tren eléctrico

La figura 3.5 muestra la parte declaratoria de la arquitectura en el sistema tren eléctrico.

```
architecture Behavioral of tren is
  signal segundo: std_logic;
  type estados is (s0, s1);
  signal epresente, esiguiente: estados;
```

Figura 3.5. Parte declaratoria de la arquitectura del sistema tren eléctrico

La figura 3.6 muestra la parte operatoria en la arquitectura en el sistema tren eléctrico.

```
begin
   process (reloj)
   begin
    if rising_edge(segundo) then
        epresente <= esiguiente;
   end if;
   end process;

process (epresente, estacion, alto, emergencia, SA,SN)
   begin
      case epresente is
      when s0 =>
        if estacion = '1' then
        alto2 <= '1';
        esiguiente <=s1;</pre>
```

Figura 3.6. Parte operatoria de la arquitectura del sistema tren eléctrico

```
else
               esiquiente <=s0;
            end if;
         when s1 =>
            if alto = '1' then
               esiquiente <=s1;
            elsif emergencia = '1' then
               reset FF1 <= '1';
               alto1 <= '1';
               esiquiente <=s1;
            elsif SA = '1' then
               oeste <= '1';
               esiguiente <=s0;
            elsif SN = '1' then
               este <= '1';
               esiquiente <=s0;
            elsif esiguiente <=s0;</pre>
            end if;
   end process;
end Behavioral;
```

Figura 3.6. (continuación) Parte operatoria de la arquitectura del sistema tren eléctrico

ACTIVIDAD COMPLEMENTARIA:

El alumno diseñará un sistema que controle la apertura y cierre de un puente en el cruce de barcos que van de norte a sur y viceversa, y de autos que van de este a oeste y viceversa. Los barcos tienen preferencia, por lo que se requiere que el sistema manipule sensores con el fin de que cuando se detecte un barco, se envíe una señal a unos semáforos que pasen de la luz verde, a la amarilla y luego a la roja. Cuando el barco ya no se encuentre cerca del puente, la luz roja se apagará y se encenderá la verde.

Al mismo tiempo que se active el detector de barcos, se activará una señal sonora para que los conductores distraídos pongan atención al cambio de luces en los semáforos y se empiece a abrir el puente dando paso a los barcos.

Práctica 4.

DISEÑO DEL CONTROL DE SERVOMOTORES

OBJETIVO:

El alumno aprenderá la manera de organizar un proyecto de manera modular y separarlo en diferentes archivos, con la finalidad de que vaya construyendo su propia biblioteca de módulos funcionales, y pueda reutilizar los módulos generados en otros proyectos.

ESPECIFICACIONES:

Diseñar el control de un servomotor de modelismo utilizando en un FPGA, en el cual, por medio de cuatro interruptores de presión tipo *push-boton*, se pueda controlar la posición del eje del motor. Dos de los interruptores permitirán llevar al eje a cada una de las posiciones extremas, mientras que los otros permitirán que el motor gire en cada dirección avanzando paso a paso a través de 12 posiciones definidas cada vez que el interruptor es presionado. La determinación de la posición se hará por medio de una señal PWM. La figura 4.1 muestra el diagrama del bloque de este sistema.

DIAGRAMA DE BLOQUES:




Figura 4.1. Diagrama de bloques del control de un servomotor de modelismo

En la elaboración de un proyecto basado en un FPGA, comúnmente se desarrollan gran cantidad de módulos funcionales para manejar las tareas necesarias en esa aplicación. Una buena práctica de diseño es la de utilizar cada uno de esos módulos de manera

independiente, ya que esto simplifica el proceso de diseño y permite distribuir las diferentes tareas entre varios grupos de trabajo. Además, si se hace una buena división de tareas, al final se contará con un conjunto de módulos funcionales que eventualmente podrán ser reutilizados en otros proyectos. De esta manera, al aplicar esta metodología de diseño, el alumno podrá ir construyendo su propia biblioteca de módulos funcionales, lo que en el futuro le permitirá reducir los tiempos de diseño al reutilizar estos módulos. Esto implica que cada módulo funcional debe estar contenido en un archivo diferente.

Para el desarrollo de esta práctica se aplicará este concepto de división en módulos funcionales, cada uno de ellos contenidos en un archivo diferente, que posteriormente son integrados en un solo proyecto al ser instanciados en el módulo principal. La figura 4.2 muestra los bloques funcionales que componen al control de servomotor.

BLOQUES FUNCIONALES:




Figura 4.2. Bloques funcionales del control de servomotor

Para la elaboración de este proyecto, se diseñarán dos módulos funcionales de aplicación genérica, el módulo Divisor y el módulo PWM, que podrán ser los dos primeros módulos funcionales de la biblioteca del alumno, además del módulo principal dedicado a la aplicación específica del control del servomotor controlado por cuatro interruptores, en donde se instanciarán los dos módulos de uso general.

El primer módulo para diseñar es el correspondiente al divisor, el cual generará, a partir de la señal de reloj de 50 MHz de la tarjeta de desarrollo, una señal de salida cuya frecuencia corresponde a dividir la señal de entrada, entre una potencia de 2. La frecuencia de salida estará definida por el valor de la constante N. En la figura 4.3 muestra el código para este módulo, el cual estará contenido en el archivo divisor.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity divisor is
   Port (reloj: in std logic;
           div reloj: out std logic);
end divisor;
architecture behavioral of divisor is
begin
   process (reloj)
      constant N: integer:= 11;
       variable cuenta: std logic vector (27 downto 0):= X"0000000";
   begin
       if rising edge (reloj) then
          cuenta:= cuenta + 1;
       end if;
       div reloj <= cuenta (N);</pre>
       end process;
end Behavioral;
-- Periodo de la señal de salida en funcion del valor N para reloj=50 MHz:
-- 27 \sim 5.37s, 26 \sim 2.68s, 25 \sim 1.34s, 24 \sim 671ms, 23 \sim 336 ms
-- 22 ~ 168 ms, 21 ~ 83.9 ms, 20 ~ 41.9 ms, 19 ~ 21 ms, 18 ~ 10.5 ms
-- 17 \sim 5.24 ms, 16 \sim 2.62 ms, 15 \sim 1.31 ms, 14 \sim 655 us, 13 \sim 328 us -- 12 \sim 164 us, 11 \sim 81.9 us, 10 \sim 41 us, 9 \sim 20.5 us, 8 \sim 10.2 us
                                                 9 ~ 20.5 us, 8 ~ 10.2 us
```

Figura 4.3. Código para el módulo divisor

El siguiente módulo es el que se encargará de generar una señal PWM. El ciclo de trabajo de la señal generada estará definido por el valor D, el cual tiene una resolución de 256 niveles, con una frecuencia correspondiente a 256 ciclos de su reloj de entrada. La figura 4.4 muestra el código para el módulo PWM, el cual estará contenido en el archivo PWM.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity PWM is
  Port ( reloj pwm : in STD LOGIC;
         D: in STD LOGIC VECTOR (7 downto 0);
         S : out STD LOGIC);
end PWM;
architecture Behavioral of PWM is
begin
   process (reloj pwm)
      variable cuenta : integer range 0 to 255 := 0;
  begin
      if reloj pwm ='1' and reloj_pwm 'event then
         cuenta := (cuenta + 1) \mod 256;
         if cuenta < D then
            S <= '1';
         else
            S <= '0';
         end if;
      end if;
   end process;
end behavioral;
```

Figura 4.4. Código para el módulo PWM

Los dos módulos anteriores formarán parte de la biblioteca de módulos funcionales del alumno, los cuales pueden ser utilizados en cualquier otro proyecto en donde se requiera hacer una división de frecuencia o donde se requiera una señal PWM.

Finalmente, el módulo principal de esta aplicación se encargará de detectar la actividad en los interruptores y a partir de ello definir el ciclo de trabajo de la señal PWM. Hay que recordar que en un servomotor de modelismo típico se requiere que la señal de control tenga un período de 20 ms, y que el ancho del pulso varíe en el rango de 1 a 2 ms, en donde el ancho del pulso determina la posición del eje del servomotor; este módulo debe asegurar que esto se cumpla. Por ello se eligió el bit 11 en el divisor de frecuencia, para tener en 256 ciclos aproximadamente los 20 ms. El ancho del pulso de salida variará en el rango de 13 a 24 ciclos para tener el rango de 1 a 2 ms. Con esto el servomotor tendrá 12 posiciones que

podrá adoptar en su recorrido. La figura 4.5 muestra el código para el módulo Servomotor, el cual estará contenido en el archivo servomotor.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity servomotor is
    Port ( reloj sv : in STD LOGIC;
           Pini: in STD_LOGIC;
           Pfin : in STD LOGIC;
           Inc : in STD_LOGIC;
           Dec : in STD LOGIC;
           control : out STD LOGIC);
end Servomotor;
architecture Behavioral of Servomotor is
   component divisor is
      Port ( reloj : in std logic;
                div reloj : out std logic);
   end component;
   component PWM is
      Port ( reloj pwm : in STD LOGIC;
                 D: in STD LOGIC VECTOR (7 downto 0);
                 S : out STD LOGIC);
   end component;
   signal reloj serv : STD LOGIC;
   signal ancho : STD LOGIC VECTOR (7 downto 0) := X"OF";
begin
   U1: divisor port map (reloj sv, reloj serv);
   U2: PWM port map (reloj serv, ancho, control);
   process (reloj serv, Pini, Pfin, Inc, Dec)
      variable valor : STD LOGIC VECTOR (7 downto 0) := X"OF";
      variable cuenta : integer range 0 to 1023 := 0;
   begin
      if reloj serv='1' and reloj_serv'event then
         if cuenta>0 then
            cuenta := cuenta -1;
         else
            if Pini='1' then
               valor := X"0D";
            elsif Pfin='1' then
               valor := X"18";
            elsif Inc='1' and valor<X"18" then
               valor := valor + 1;
            elsif Dec='1' and valor>X"0D" then
               valor := valor - 1;
            end if;
            cuenta := 1023;
            ancho <= valor;</pre>
         end if;
      end if;
   end process;
end Behavioral;
```

Figura 4.5. Código para el módulo servomotor.

ACTIVIDADES COMPLEMENTARIAS:

- 1. Siguiendo la metodología de diseño presentada, el alumno elaborará un módulo funcional genérico para controlar un servomotor de modelismo, que complementará la biblioteca de módulos del alumno.
- 2. Utilizando el módulo genérico para controlar un servomotor diseñado en el punto anterior, construir un sistema que haga que dos servomotores de modelismo se muevan de forma complementaria, es decir, se moverán de la misma forma, pero girando en la dirección opuesta.
- 3. Utilizando el módulo genérico para controlar un servomotor diseñado en el primer punto, construir un sistema que haga que dos servomotores de modelismo se muevan independientemente, cada uno de ellos controlado por dos interruptores de presión tipo *push-boton*, que al presionarlos harán avanzar o retroceder al eje del motor.

Práctica 5.

DISEÑO DEL CONTROL DE INTENSIDAD EN LEDS

OBJETIVO:

El alumno aprenderá a diseñar módulos con parámetros genéricos, lo que permitirá crear un proyecto con varias instancias de un mismo elemento pero con diferentes características de operación, con el fin de dar una mayor versatilidad a los módulos diseñados por el alumno.

ESPECIFICACIONES:

Diseñar un circuito utilizando un FPGA que se encargue de controlar el encendido de cuatro LEDs, cada uno de los cuales encenderá con diferente intensidad. La intensidad de cada LED será controlada por medio del ciclo de trabajo de una señal PWM. Las luces en los LEDs irán cambiando siguiendo una secuencia determinada. La figura 5.1 muestra el diagrama del bloque de este sistema.

DIAGRAMA DE BLOQUES:




Figura 5.1. Diagrama de bloques del control de intensidad de encendido de LEDs

Al realizar un diseño utilizando un FPGA es común que se requiera tener funcionando concurrentemente varias copias de un mismo objeto, y en muchas ocasiones cada copia del objeto deberá tener características de operación diferente. Por ejemplo, en un mismo diseño se puede requerir utilizar varios registros similares, pero de diferente tamaño. No sería práctico tener en la biblioteca una versión del mismo registro para cada tamaño posible. Lo conveniente en este caso, es tener una sola definición del registro en el que se pueda definir

el tamaño del mismo cuando sea creada una instancia de él. Esto se puede lograr con el uso de parámetros genéricos.

En esta práctica se utilizarán los bloques funcionales diseñados en la práctica anterior, creando varias instancias de cada uno, pero se modificará uno de estos módulos para que utilice un parámetro genérico. En la figura 5.2 muestran los bloques funcionales que integran este diseño.

BLOQUES FUNCIONALES:




Figura 5.2. Bloques funcionales del control de intensidad de encendido de LEDs

Como se observa en el diagrama, se utilizarán cuatro instancias del módulo PWM y dos del módulo Divisor. Hay que notar que se requiere utilizar dos divisores de frecuencia, ya que se tienen dos procesos que utilizan relojes con frecuencia diferente, uno de frecuencia alta para generar la señal PWM que se utilizará para encender los LEDs, y otro de frecuencia menor que señalará los tiempos en que cambia el estado de la secuencia que se observará en cada LED. La figura 5.3 muestra el código para el módulo divisor, que estará contenido en el archivo divisor, en el que ha cambiado la definición del valor N, siendo ahora un parámetro genérico en lugar de una constante.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity divisor is
   Generic ( N : integer := 24);
   Port (reloj: in std logic;
              div reloj : out std logic);
end Divisor;
architecture Behavioral of Divisor is
begin
   process (reloj)
       variable cuenta: std logic vector (27 downto 0) := X"0000000";
   begin
      if rising edge (reloj) then
          cuenta := cuenta + 1;
       end if;
       div reloj <= cuenta (N);</pre>
       end process;
end Behavioral;
-- Periodo de la señal de salida en funcion del valor N para reloj=50 MHz:
-- 27 ~ 5.37s, 26 ~ 2.68s, 25 ~ 1.34s, 24 ~ 671ms, 23 ~ 336 ms

-- 22 ~ 168 ms, 21 ~ 83.9 ms, 20 ~ 41.9 ms, 19 ~ 21 ms, 18 ~ 10.5 ms
                                                              18 \sim 10.5 \text{ ms}
-- 17 \sim 5.24 ms, 16 \sim 2.62 ms, 15 \sim 1.31 ms, 14 \sim 655 us, 13 \sim 328 us
-- 12 ~ 164 us, 11 ~ 81.9 us, 10 ~ 41 us,
                                                9 ~ 20.5 us, 8 ~ 10.2 us
```

Figura 5.3. Código para el módulo divisor

Para el caso del módulo PWM no es necesario realizar modificación alguna al código de la práctica anterior, por lo que aquí se reutilizará directamente el módulo previamente construido y que forma parte de la biblioteca de módulos del alumno.

Ahora sólo falta construir el módulo principal, el cual se encargará de generar la secuencia que se observará en los LEDs. La figura 5.4 muestra el código para el módulo Leds, el cual irá contenido en el archivo leds. Para probar el funcionamiento de esta práctica se utilizarán los LEDs de la tarjeta de desarrollo.

Es importante notar en el código que para cambiar la asignación de intensidades no es necesario utilizar una variable auxiliar para evitar la pérdida de los valores, ya que aquí se está describiendo hardware.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity leds is
    Port ( reloj in : in STD LOGIC;
           led1 : out STD LOGIC;
           led2 : out STD LOGIC;
           led3 : out STD LOGIC;
           led4 : out STD_LOGIC);
end Leds;
architecture Behavioral of Leds is
      component divisor is
            Generic ( N : integer := 24);
            Port ( relo : in std logic;
                  div reloj : out std logic);
      end component;
      component PWM is
      Port ( reloj pwm : in STD LOGIC;
                 D: in STD LOGIC VECTOR (7 downto 0);
                 S : out STD LOGIC);
   end component;
      signal relojPWM : STD LOGIC;
      signal relojCiclo : STD LOGIC;
      signal a1 : STD LOGIC VECTOR (7 downto 0) := X"08";
      signal a2 : STD LOGIC VECTOR (7 downto 0) := X"20";
      signal a3 : STD_LOGIC_VECTOR (7 downto 0) := X"60";
      signal a4 : STD_LOGIC_VECTOR (7 downto 0) := X"F8";
begin
      N1: divisor generic map (10) port map (reloj, relojPWM);
      N2: divisor generic map (23) port map (reloj, relojCiclo);
      P1: PWM port map (relojPWM, a1, led1);
      P2: PWM port map (relojPWM, a2, led2);
      P3: PWM port map (relojPWM, a3, led3);
      P4: PWM port map (relojPWM, a4, led4);
      process (relojCiclo)
            variable Cuenta: integer range 0 to 255 := 0;
      begin
            if relojCiclo='1' and relojCiclo'event then
                  a1 <= a4;
                  a2 <= a1;
                  a3 <= a2;
                  a4 <= a3;
            end if;
      end process;
end Behavioral;
```

Figura 5.4. Código para el módulo leds

ACTIVIDADES COMPLEMENTARIAS:

- 1. Hacer que la misma secuencia de 4 LEDs encendidos usada en esta práctica, ahora recorra los 8 LEDs de la tarjeta de desarrollo, y al llegar al final vaya de regreso, siempre con el LED de mayor intensidad al inicio y el de menor intensidad al final.
- 2. Utilizando un LED RGB, controlar la intensidad de encendido de cada color de tal manera que la luz resultante vaya mostrando los colores del arcoíris.

Práctica 6.

DISEÑO DEL CONTROL DE MOTORES A PASOS

OBJETIVO:

El alumno aprenderá a diseñar el controlador de un motor a pasos mediante el uso e implantación de máquinas de estado.

ESPECIFICACIONES:

Diseñar el circuito de control utilizando un FPGA, el cual se encargue de activar un motor a pasos bipolar con 4 líneas de control. Los movimientos que debe realizar el motor son en sentido a las manecillas del reloj, viceversa y detenido por medio de tres botones que controlan estos movimientos.

La figura 6.1 muestra el diagrama a bloques del sistema.

DIAGRAMA DE BLOQUES:




Figura 6.1. Diagrama a bloques del control de motor a pasos

TABLA DE ESTADOS:

La figura 6.2, muestra la tabla de estados, la cual está diseñada con 11 estados que inician en el estado SM0 hasta el estado SM10. Por la cantidad de condiciones de entrada y estados está expresada por colores para cada estado, para una mejor comprensión. En la figura 6.2.A se observa el Estado 0, Estado 1, Estado 2 y Estado 3. En la figura 6.2.B se observa

el Estado 4, Estado 5, Estado 6 y Estado 7. En la figura 6.2.C se observa el Estado 8, Estado 9 y Estado 10.

Estado Presente		Condiciones			,		
	SMO	F	Н	UD	Estado Siguente		
		0	0	0	SM0		
		0	0	1	SM0		
Estado 0		0	1	0	SM0		
	Calidaa	0	1	1	SM0		
	Salidas	1	0	0	SM0		
	M3 M2 M1 M0	1	0	1	SM0		
	0 0 0 0	1	1	0	SM0		
		1	1	1	SM0		
		_					
		F	Н	UD	Estado Siguente		
	SM1	0	0	0	SM7		
	SIVIT	0	0	1	SM3		
		0	1	0	SM8		
Estado 1	Salidas	0	1	1	SM2		
		1	0	0	SM8		
	M3 M2 M1 M0	1	0	1	SM2		
	1 0 0 0	1	1	0	SM4		
		1	1	1	SM1		
		•					
		F	Н	UD	Estado Siguente		
	SM2	F 0	H 0	UD 0	Estado Siguente SM7		
	SM2	_	<u> </u>	<u> </u>			
	SM2	0	0	0	SM7		
Estado 2		0	0	0	SM7 SM1		
Estado 2	SM2 Salidas	0 0	0 0 1	0 1 0	SM7 SM1 SM8		
Estado 2		0 0 0 0	0 0 1	0 1 0 1	SM7 SM1 SM8 SM4		
Estado 2	Salidas	0 0 0 0	0 0 1 1	0 1 0 1	SM7 SM1 SM8 SM4 SM1		
Estado 2	Salidas M3 M2 M1 M0	0 0 0 0 1	0 0 1 1 0	0 1 0 1 0	SM7 SM1 SM8 SM4 SM1 SM3		
Estado 2	Salidas M3 M2 M1 M0	0 0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9		
Estado 2	Salidas M3 M2 M1 M0	0 0 0 0 1 1	0 0 1 1 0 0	0 1 0 1 0 1 0	SM7 SM1 SM8 SM4 SM1 SM3 SM3		
Estado 2	Salidas M3 M2 M1 M0 1 0 0 0	0 0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9		
Estado 2	Salidas M3 M2 M1 M0	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9		
	Salidas M3 M2 M1 M0 1 0 0 0	0 0 0 0 1 1 1 1 1	0 0 1 1 0 0 1 1 1	0 1 0 1 0 1 0 1	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9 Estado Siguente SM1		
Estado 2	Salidas M3 M2 M1 M0 1 0 0 0 SM3	0 0 0 0 1 1 1 1 1	0 0 1 1 0 0 1 1 1	0 1 0 1 0 1 0 1	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9 Estado Siguente SM1 SM5		
	Salidas M3 M2 M1 M0 1 0 0 0	0 0 0 0 1 1 1 1 1 0 0	0 0 1 1 0 0 1 1 1 H 0 0	0 1 0 1 0 1 0 1 UD	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9 Estado Siguente SM1 SM5 SM8		
	Salidas M3 M2 M1 M0 1 0 0 0 SM3	0 0 0 1 1 1 1 1 5 0 0	0 0 1 1 0 0 1 1 H 0 0 1 1	0 1 0 1 0 1 0 1 UD	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9 Estado Siguente SM1 SM5 SM8 SM8		
	Salidas M3 M2 M1 M0 1 0 0 0 SM3 Salidas	0 0 0 0 1 1 1 1 1 0 0 0	0 0 1 1 0 0 1 1 1 H 0 0 0 1 1 1	0 1 0 1 0 1 0 1 UD 0 1 0 1	SM7 SM1 SM8 SM4 SM1 SM3 SM4 SM9 Estado Siguente SM1 SM5 SM8 SM8 SM2 SM2		

Figura 6.2.A. Estado 0, Estado 1, Estado 2 y Estado 3

Estado Presente		Condiciones			ļ		
		F	Н	UD	Estado Siguente		
Estado 4	SM4	0	0	0	SM7		
		0	0	1	SM1		
		0	1	0	SM2		
	Salidas	0	1	1	SM6		
		1	0	0	SM3		
	M3 M2 M1 M0	1	0	1	SM5		
	0 1 1 0	1	1	0	SM10		
		1	1	1	SM9		
	SM5	F	Н	UD	Estado Siguente		
		0	0	0	SM3		
		0	0	1	SM7		
		0	1	0	SM8		
Estado 5	Salidas	0	1	1	SM2		
		1	0	0	SM6		
	M3 M2 M1 M0	1	0	1	SM4		
	0 0 1 0	1	1	0	SM4		
		1	1	1	SM9		
		F	Н	UD	Estado Siguente		
	SME	F 0	H 0	UD	Estado Siguente SM7		
	SM6						
	SM6	0	0	0	SM7		
Estado 6		0	0	0	SM7 SM1		
Estado 6	SM6 Salidas	0 0	0 0 1	0 1 0	SM7 SM1 SM4		
Estado 6		0 0 0	0 0 1 1	0 1 0 1	SM7 SM1 SM4 SM8		
Estado 6	Salidas	0 0 0 0	0 0 1 1	0 1 0 1	SM7 SM1 SM4 SM8 SM5		
Estado 6	Salidas M3 M2 M1 M0	0 0 0 0 1	0 0 1 1 0	0 1 0 1 0	SM7 SM1 SM4 SM8 SM5 SM7		
Estado 6	Salidas M3 M2 M1 M0	0 0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	SM7 SM1 SM4 SM8 SM5 SM7 SM7 SM4 SM9		
Estado 6	Salidas M3 M2 M1 M0	0 0 0 0 1 1	0 0 1 1 0 0	0 1 0 1 0 1 0	SM7 SM1 SM4 SM8 SM5 SM7		
Estado 6	Salidas M3 M2 M1 M0 0 0 1 1	0 0 0 0 1 1 1 1 F	0 0 1 1 0 0 1 1 1	0 1 0 1 0 1 0 1 UD	SM7 SM1 SM4 SM8 SM5 SM7 SM7 SM4 SM9		
Estado 6	Salidas M3 M2 M1 M0	0 0 0 0 1 1 1 1 F	0 0 1 1 0 0 1 1 H	0 1 0 1 0 1 0 1 UD	SM7 SM1 SM4 SM8 SM5 SM7 SM4 SM9		
	Salidas M3 M2 M1 M0 0 0 1 1	0 0 0 0 1 1 1 1 1 0 0	0 0 1 1 0 0 1 1 1 H 0 0	0 1 0 1 0 1 0 1 UD 0	SM7 SM1 SM4 SM8 SM5 SM7 SM4 SM9 Estado Siguente SM5		
Estado 6	Salidas M3 M2 M1 M0 0 0 1 1 SM7	0 0 0 0 1 1 1 1 0 0	0 0 1 1 0 0 1 1 H 0 0	0 1 0 1 0 1 0 1 UD	SM7 SM1 SM4 SM8 SM5 SM7 SM4 SM9 Estado Siguente SM5 SM1		
	Salidas M3 M2 M1 M0 0 0 1 1 SM7 Salidas	0 0 0 1 1 1 1 1 0 0 0	0 0 1 1 0 0 1 1 H 0 0 1 1	0 1 0 1 0 1 0 1 UD 0 1 0	SM7 SM1 SM4 SM8 SM5 SM7 SM4 SM9 Estado Siguente SM5 SM1 SM8		
	Salidas M3 M2 M1 M0 0 0 1 1 SM7	0 0 0 0 1 1 1 1 1 0 0 0 0	0 0 1 1 0 0 1 1 H 0 0 1 1 0	0 1 0 1 0 1 0 1 UD	SM7 SM1 SM4 SM8 SM5 SM7 SM4 SM9 Estado Siguente SM5 SM1 SM8 SM8		
	Salidas M3 M2 M1 M0 0 0 1 1 SM7 Salidas	0 0 0 1 1 1 1 1 0 0 0	0 0 1 1 0 0 1 1 H 0 0 1 1	0 1 0 1 0 1 0 1 UD 0 1 0	SM7 SM1 SM4 SM8 SM5 SM7 SM4 SM9 Estado Siguente SM5 SM1 SM8 SM8 SM2 SM6		

Figura 6.2.B. Estado 4, Estado 5, Estado 6 y Estado 7

Estado Presente		Condiciones			}
Estado 8	SM8	F	Н	UD	Estado Siguente
		0	0	0	SM7
		0	0	1	SM1
		0	1	0	SM6
	Salidas	0	1	1	SM2
		1	0	0	SM7
	M3 M2 M1 M0	1	0	1	SM1
	1 0 0 1	1	1	0	SM9
		1	1	1	SM10
Estado 9	SM9	F	Н	UD	Estado Siguente
		0	0	0	SM7
		0	0	1	SM1
		0	1	0	SM8
	Salidas	0	1	1	SM2
		1	0	0	SM8
	M3 M2 M1 M0	1	0	1	SM1
	1 0 1 0	1	1	0	SM4
		1	1	1	SM8
Estado 10	SM10	F	Н	UD	Estado Siguente
		0	0	0	SM7
		0	0	1	SM1
		0	1	0	SM8
	Salidas	0	1	1	SM2
		1	0	0	SM8
	M3 M2 M1 M0	1	0	1	SM1
	0 1 0 1	1	1	0	SM8
		1	1	1	SM4

Figura 6.2.C. Estado 8, Estado 9 y Estado 10

Las siguientes figuras muestran el código del control para el motor a pasos, el cual estará contenido en el archivo llamado MotPasos. En la figura 6.3 se observa el código de la entidad y las señales dentro de la arquitectura.

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std logic unsigned.all;
entity MotPasos is
  port ( reloj : in STD LOGIC;
          UD : in STD LOGIC;
          rst : in STD LOGIC;
          FH : in STD LOGIC VECTOR(1 downto 0);
          led : out STD LOGIC VECTOR(3 downto 0);
          MOT : out STD LOGIC VECTOR(3 downto 0) );
end MotPasos;
architecture behavioral of MotPasos is
   signal div : std logic vector(17 downto 0);
   signal clks : std logic;
   type estado is(sm0,sm1, sm2, sm3, sm4, sm5, sm6, sm7, sm8,
                  sm9, sm10);
   signal pres S, next s : estado;
   signal motor: std logic vector(3 downto 0);
begin
```

Figura 6.3. Código para la entidad y parte de la arquitectura de MotPasos

En la Figura 6.4 se observa el código del bloque Divisor de Frecuencia.

```
process (reloj,rst)
begin
   if rst='0' then
        div <= (others=>'0');
   elsif reloj'event and reloj='1' then
        div <= div + 1;
   end if;
end process;
clks <= div(17);</pre>
```

Figura 6.4. Código del bloque Divisor de Frecuencia

En la Figura 6.5 se observa el código de las transiciones de estados.

```
process (clks,rst)
begin
   if rst='0' then
     pres S <= sm0;
   elsif clks'event and clks='1' then
      pres_S <= next_s;</pre>
   end if;
end process;
process (pres_S,UD,rst,FH)
begin
   case(pres S) is
      when sm0 =>
                                           -- Estado 0
         next s \le sm1;
      when sm1 =>
                                            -- Estado 1
         if FH="00" then ---motor bipolar
            if UD='1' then
               next s \leq sm3;
               next s \leq sm7;
            end if;
         elsif FH="01" then
            if UD='1' then
               next s \le sm2;
               next_s <= sm8;</pre>
            end if;
         elsif FH="10" then
            if UD='1' then
               next s \le sm2;
            else
               next s \le sm8;
            end if;
         elsif FH="11" then
            if UD='1' then
               next s \leq sm9;
            else
              next s \le sm4;
            end if;
         else
            next s \le sm1;
         end if;
                                           -- Estado 2
      when sm2 =>
         if FH="00" then
            if UD='1' then
               next_s <= sm1;</pre>
            else
               next s \leq sm7;
            end if;
```

Figura 6.5. Transiciones de estados

```
elsif FH="01" then
      if UD='1' then
         next s \le sm4;
      else
         next_s <= sm8;</pre>
      end if;
   elsif FH="10" then
      if UD='1' then
         next_s <= sm3;</pre>
      else
         next s \le sm1;
      end if;
   elsif FH="11" then
      if UD='1' then
         next_s <= sm9;</pre>
      else
        next_s \le sm4;
      end if;
   else
      next s \leq sm2;
   end if;
                                      -- Estado 3
when sm3 =>
   if FH="00" then
      if UD='1' then
         next s \le sm5;
      else
         next_s <= sm1;</pre>
      end if;
   elsif FH="01" then
      if UD='1' then
         next s \le sm2;
      else
         next_s <= sm8;</pre>
      end if;
   elsif FH="10" then
      if UD='1' then
         next s \le sm4;
      else
         next_s <= sm2;</pre>
      end if;
   elsif FH="11" then
      if UD='1' then
         next_s \le sm9;
      else
         next s \le sm4;
      end if;
   else
      next s \leq sm3;
   end if;
```

Figura 6.5. (continuación) Transiciones de estados

```
-- Estado 4
   when sm4 =>
      if FH="00" then
         if UD='1' then
            next s \le sm1;
         else
            next_s \le sm7;
         end if;
      elsif FH="01" then
         if UD='1' then
            next_s <= sm6;</pre>
         else
            next_s <= sm2;</pre>
         end if;
      elsif FH="10" then
         if UD='1' then
            next s \le sm5;
         else
            next_s \le sm3;
         end if;
      elsif FH="11" then
         if UD='1' then
            next s \le sm9;
         else
           next s \le sm10;
         end if;
      else
         next_s <= sm4;</pre>
end if;
   when sm5 =>
                                    -- Estado 5
      if FH="00" then
         if UD='1' then
            next s \le sm7;
         else
            next_s <= sm3;</pre>
         end if;
      elsif FH="01" then
         if UD='1' then
            next s \le sm2;
         else
            next s \le sm8;
         end if;
      elsif FH="10" then
         if UD='1' then
            next_s <= sm6;</pre>
         else
            next_s <= sm4;</pre>
         end if;
      elsif FH="11" then
         if UD='1' then
            next s \leq sm9;
         else
            next s \le sm4;
         end if;
```

Figura 6.5. (continuación) Transiciones de estados

```
else
      next s \leq sm3;
   end if;
when sm6 =>
                                      -- Estado 6
   if FH="00" then
      if UD='1' then
         next_s <= sm1;</pre>
         next s \leq sm7;
      end if;
   elsif FH="01" then
      if UD='1' then
         next s \le sm8;
      else
         next_s <= sm4;</pre>
      end if;
   elsif FH="10" then
      if UD='1' then
         next_s \le sm7;
      else
         next_s \le sm5;
      end if;
   elsif FH="11" then
      if UD='1' then
         next s \leq sm9;
      else
        next s \le sm4;
      end if;
   else
      next_s \le sm7;
   end if;
when sm7 =>
                                      -- Estado 7
   if FH="00" then
      if UD='1' then
         next_s <= sm1;</pre>
      else
         next_s <= sm5;</pre>
      end if;
   elsif FH="01" then
      if UD='1' then
         next s \le sm2;
         next_s <= sm8;</pre>
      end if;
   elsif FH="10" then
      if UD='1' then
         next s \leq sm8;
      else
         next s \le sm6;
      end if;
```

Figura 6.5. (continuación) Transiciones de estados

```
elsif FH="11" then
      if UD='1' then
         next_s <= sm9;</pre>
      else
         next s \le sm4;
      end if;
   else
      next s \leq sm7;
   end if;
when sm8 =>
                                     -- Estado 8
   if FH="00" then
      if UD='1' then
         next_s <= sm1;</pre>
      else
         next_s \le sm7;
      end if;
   elsif FH="01" then
      if UD='1' then
         next_s <= sm2;</pre>
      else
         next s \le sm6;
      end if;
   elsif FH="10" then
      if UD='1' then
         next s \le sm1;
      else
         next s \le sm7;
      end if;
   elsif FH="11" then
      if UD='1' then
         next_s \le sm10;
      else
         next_s \le sm9;
      end if;
   else
      next s \le sm8;
   end if;
                                   -- Estado 9
when sm9=>
   if FH="00" then
      if UD='1' then
         next_s <= sm1;</pre>
      else
         next_s \le sm7;
      end if;
   elsif FH="01" then
      if UD='1' then
         next_s <= sm2;</pre>
      else
         next_s <= sm8;</pre>
      end if;
```

Figura 6.5. (continuación) Transiciones de estados

```
elsif FH="10" then
            if UD='1' then
               next_s <= sm1;</pre>
            else
               next s \leq sm8;
            end if;
         elsif FH="11" then
            if UD='1' then
               next s \leq sm8;
            else
               next_s \le sm4;
            end if;
         else
            next s \leq sm9;
         end if;
      when sm10 =>
                                            -- Estado 10
         if FH="00" then
            if UD='1' then
               next_s <= sm1;</pre>
            else
               next s \le sm7;
            end if;
         elsif FH="01" then
            if UD='1' then
               next s \le sm2;
            else
               next s \le sm8;
            end if;
         elsif FH="10" then
            if UD='1' then
               next_s <= sm1;</pre>
            else
               next s \leq sm8;
            end if;
         elsif FH="11" then
            if UD='1' then
               next s \le sm4;
            else
               next s \le sm8;
            end if;
         else
            next s \leq sm10;
         end if;
      when others => next s <= sm0;
   end case;
end process;
```

Figura 6.5. (continuación) Transiciones de estados

En la Figura 6.6 se observa el código de las salidas de estados al motor.

```
process (pres S)
  begin
     case pres S is
         when sm0 => motor <= "0000";
         when sm1 => motor <= "1000";
         when sm2 => motor <= "1100";
         when sm3 => motor <= "0100";
         when sm4 => motor <= "0110";
         when sm5 => motor <= "0010";
         when sm6 => motor <= "0011";
         when sm7 => motor <= "0001";
         when sm8 => motor <= "1001";
         when sm9 => motor <= "1010";
         when sm10 => motor <= "0101";
         when others => motor <= "0000";
     end case;
   end process;
  MOT<=motor;
   led<=motor;</pre>
end behavioral;
```

Figura 6.6. Salidas de estados

ACTIVIDAD COMPLEMENTARIA:

El alumno deberá realizar las modificaciones pertinentes para poder girar el motor las vueltas necesarias que representen los dígitos de su número de cuenta, se deben combinar los giros horario, anti horario y detenido.

Práctica 7.

DISEÑO DEL CONTROL DE SENSORES ULTRASÓNICO

OBJETIVO:

El alumno aprenderá a diseñar mediante la utilización de atributos a señales ('HIGH) y tipos de variables (UNSIGNED) el control de un sensor ultrasónico (HC-SR04).

ESPECIFICACIONES:

Diseñar un circuito controlador utilizando un FPGA que se encargue de calcular la distancia de un obstáculo por medio de un sensor ultrasónico (HC-SR04), y observar los resultados de distancia por medio de 2 displays de 7 segmentos. La figura 7.1 muestra el diagrama a bloques del sistema.

DIAGRAMA DE BLOQUES:




Figura 7.1. Diagrama a bloques del control para el sensor ultrasónico

Las siguientes figuras muestran el código del control para el sensor ultrasónico, que estará contenido en el archivo sónicos. El código fue separado, para su mejor comprensión, de acuerdo con el diagrama a bloques mostrado.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity sonicos is
   Port (clk: in STD LOGIC;
         sensor disp: out STD LOGIC;
         sensor eco: in STD LOGIC;
         anodos: out STD LOGIC VECTOR (3 downto 0);
         segmentos: out STD LOGIC VECTOR (7 downto 0));
end sonicos;
architecture Behavioral of sonicos is
   signal cuenta: unsigned(16 downto 0) := (others => '0');
   signal centimetros: unsigned(15 downto 0) := (others => '0');
   signal centimetros unid: unsigned(3 downto 0) := (others => '0');
   signal centimetros dece: unsigned(3 downto 0) := (others => '0');
   signal sal unid: unsigned(3 downto 0) := (others => '0');
   signal sal dece: unsigned(3 downto 0) := (others => '0');
   signal digito: unsigned(3 downto 0) := (others => '0');
   signal eco_pasado: std_logic := '0';
   signal eco sinc: std logic := '0';
   signal eco nsinc: std logic := '0';
   signal espera: std logic:= '0';
   signal siete seg cuenta: unsigned(15 downto 0) := (others => '0');
begin
   anodos(1 downto 0) <= "11";
   siete seg: process(clk)
   begin
      if rising edge(clk) then
         if siete seg cuenta(siete seg cuenta'high) = '1' then
            digito <= sal unid;
            anodos (3 downto 2) <= "01";
         else
            digito <= sal dece;</pre>
            anodos(3 downto 2) <= "10";
         siete_seg_cuenta <= siete_seg_cuenta +1;</pre>
      end if;
   end process;
```

Figura 7.2. Código para la entidad y arquitectura de sonicos

La Figura 7.3 se observa el código de la señal Trigger.

```
Trigger:process(clk)
begin
   if rising_edge(clk) then
       if espera = '0' then
        if cuenta = 500 then
            sensor_disp <= '0';
            espera <= '1';
            cuenta <= (others => '0');
        else
            sensor_disp <= '1';
            cuenta <= cuenta+1;
        end if;</pre>
```

Figura 7.3. Código del bloque generador de disparo (Trigger)

La Figura 7.4 se observa el código de los bloques calculador de distancia y contador de pulsos.

```
elsif eco pasado = '0' and eco sinc = '1' then
         cuenta <= (others => '0');
         centimetros <= (others => '0');
         centimetros unid <= (others => '0');
         centimetros dece <= (others => '0');
      elsif eco pasado = '1' and eco sinc = '0' then
         sal unid <= centimetros_unid;</pre>
         sal dece <= centimetros_dece;</pre>
      elsif cuenta = 2900-1 then
         if centimetros unid = 9 then
            centimetros unid <= (others => '0');
            centimetros dece <= centimetros dece + 1;</pre>
         else
            centimetros unid <= centimetros unid + 1;</pre>
         end if;
         centimetros <= centimetros + 1;</pre>
         cuenta<= (others => '0');
         if centimetros = 3448 then
            espera <= '0';
         end if;
      else
         cuenta <= cuenta + 1;
      end if;
         eco pasado<= eco sinc;
         eco sinc <= eco nsinc;
      eco_ nsinc <= sensor eco;
   end if;
end process;
```

Figura 7.4 Código del bloque calculador de distancia y del bloque contador de pulsos

La figura 7.5 muestra el código para la decodificación de datos a dos displays de siete segmentos; este código está diseñado para utilizar displays de ánodo común.

```
Decodificador: process (digito)
   begin
      if
             digito=X"0" then segmentos <= X"81";</pre>
      elsif digito=X"1" then segmentos <= X"F3";</pre>
      elsif digito=X"2" then segmentos <= X"49";</pre>
      elsif digito=X"3" then segmentos <= X"61";</pre>
      elsif digito=X"4" then segmentos <= X"33";
      elsif digito=X"5" then segmentos <= X"25";
      elsif digito=X"6" then segmentos <= X"05";</pre>
      elsif digito=X"7" then segmentos <= X"F1";
      elsif digito=X"8" then segmentos <= X"01";</pre>
      elsif digito=X"9" then segmentos <= X"21";
      elsif digito=X"a" then segmentos <= X"11";</pre>
      elsif digito=X"b" then segmentos <= X"07";</pre>
      elsif digito=X"c" then segmentos <= X"8D";</pre>
      elsif digito=X"d" then segmentos <= X"43";
      elsif digito=X"e" then segmentos <= X"0D";</pre>
      else
          segmentos<= X"1D";</pre>
      end if;
   end process;
end Behavioral;
```

Figura 7.5 Código del Bloque Decodificador BCD-7 Segmentos.

ACTIVIDAD COMPLEMENTARIA:

El Alumno deberá realizar las modificaciones pertinentes para poder detectar una distancia exacta propuesto por el profesor de un objeto, cuando sea detectada deberá poner la letra S (Stop) en un display de 7 segmentos, la cual indica que no puede acercarse más o chocara con el objeto.

Práctica 8.

DISEÑO DE UN TRANSMISOR PARA COMUNICACIÓN SERIAL

OBJETIVO:

Demostrar a los estudiantes mediante el diseño de un módulo transmisor (TX), empleado en comunicaciones de tipo serial UART (*Universal Asyncrhonous Receiver Transmitter*), la utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un procesador para aplicaciones electrónicas en envío de información.

ESPECIFICACIONES:

Utilizando un FPGA y un switch de 4 posiciones, diseñar un módulo Transmisor serial, el cual sea capaz de leer el valor binario del switch, procesarlo en el FPGA y posteriormente enviarlo a una computadora personal, en donde el dato deberá estar en formato hexadecimal. La conexión entre el FPGA y la computadora deberá realizarse empleando un circuito convertidor USB TTL-Serial. La figura 8.1 muestra el diagrama de bloques del sistema.

DIAGRAMA DE BLOQUES:




Figura 8.1. Diagrama de bloques para la comunicación serial

Un FPGA es un dispositivo lógico programable, el cual posee la característica de no contar con una arquitectura fija como en el caso de un procesador. Dicha característica trae consigo la posibilidad de diseñar arquitecturas reconfigurables en donde la cantidad de puertos o módulos periféricos puede ser establecida de acuerdo a las especificaciones de diseño. Así, el diseño de un módulo TX de comunicación UART puede ser elaborado y configurado para realizar tareas específicas consumiendo el mínimo de recursos posible. La figura 8.2 muestra los bloques funcionales del sistema Transmisor, donde las señales se muestran como flechas de color azul, mientras que las terminales físicas se muestran en color rojo. Cada bloque funcional corresponde a un proceso que deberá ejecutarse dentro de la arquitectura.

BLOQUES FUNCIONALES:




Figura 8.2. Bloques funcionales del sistema transmisor serial

La figura 8.3 muestra la parte entidad del sistema transmisor de comunicación serial. Las terminales físicas corresponden al reloj maestro del FPGA de 50 MHz, cuatro bits de un switch, un LED testigo y la línea de transmisión (TX_WIRE).

Figura 8.3. Entidad del sistema Transmisor Serial TX

La figura 8.4 muestra la parte declaratoria de la arquitectura del módulo **TX.** en donde se declaran todas las señales involucradas en los diferentes procesos del sistema de transmisión.

```
architecture behaivoral OF TX IS
  signal conta : INTEGER := 0;
  signal valor : INTEGER := 70000;
  signal INICIO: STD LOGIC;
  signal dato : STD LOGIC VECTOR(7 DOWNTO 0);
  signal PRE : INTEGER RANGE 0 TO 5208 := 0;
  signal INDICE: INTEGER RANGE 0 TO 9 := 0;
  signal BUFF : STD LOGIC VECTOR(9 DOWNTO 0);
  signal Flag : STD LOGIC := '0';
  signal PRE val: INTEGER range 0 to 41600;
  signal baud : STD_LOGIC_VECTOR(2 DOWNTO 0);
  signal i
                 : INTEGER range 0 to 4;
  signal pulso : STD LOGIC:='0';
  signal conta2: integer range 0 to 49999999 := 0;
  signal dato bin: STD LOGIC VECTOR(3 DOWNTO 0);
  signal hex val: STD LOGIC VECTOR(7 DOWNTO 0):= (others => '0');
```

Figura 8.4. Parte declaratoria en la arquitectura del sistema transmisor serial

La figura 8.5 muestra el proceso "TX_divisor" asociado al bloque funcional "Divisor 1 Hz". Éste se encarga de generar una señal denominada "pulso", la cual indica al siguiente proceso cuando es que debe preparar el dato que será transmitido. La configuración mostrada envía un dato cada segundo.

```
begin
   TX_divisor : process(reloj)
   begin
    if rising_edge(reloj) then
        contador<=contador+1;
        if (contador < 140000) then
            pulso <= '1';
        else
            pulso <= '0';
        end if;
        end process TX_divisor;</pre>
```

Figura 8.5. Proceso Tx_divisor del sistema transmisor serial

La figura 8.6 muestra el proceso "Tx_prepara", en él se implementa al bloque "Prepara comunicación". Este proceso se encarga de generar un arreglo que contiene 2 datos a transmitir en formato ASCII. Por default se envía el carácter '0', seguido de un salto de línea.

```
TX_prepara : process(reloj, pulso)
   type arreglo is array (0 to 1) of STD LOGIC VECTOR(7 downto 0);
   variable asc dato : arreglo := (X"30", X"0A");
begin
   asc dato(0):=hex val;
   if (pulso='1') then
      if rising edge(reloj) then
         if (conta=valor) then
             conta <= 0;
             INICIO <= '1';</pre>
             Dato <= asc dato(i)</pre>
             if (i = 1) then
                i <= 0;
             else
                i <= i + 1;
             end if;
         else
             conta <= conta+1;</pre>
            inicio <= '0';
         end if;
      end if;
   end if;
end process TX_prepara;
```

Figura 8.6. Proceso TX_prepara del sistema transmisor serial

La figura 8.7 presenta el código del proceso "TX_envia", correspondiente a la descripción del bloque funcional "Envía dato". Dicho proceso es el encargado de generar la velocidad de transmisión "*Baudrate*" y colocar los datos previamente preparados para ser enviados a través de la línea de transmisión.

```
TX envia : process(reloj,inicio,dato)
begin
   if(reloj'EVENT and reloj = '1') then
      if(Flag = '0' and INICIO = '1') then
         Flag<= '1';
         BUFF(0) <= '0';
         BUFF(9) <= '1';
         BUFF(8 DOWNTO 1) <= dato;
      end if;
      if(Flag = '1') then
         if(PRE < PRE val) then
            PRE <= PRE + 1;
         else
            PRE<= 0;
         end if;
         if (PRE = PRE val/2) then
            TX WIRE <= BUFF(INDICE);
            if(INDICE < 9) then
               INDICE <= INDICE + 1;</pre>
            else
               Flag <= '0';
               INDICE <= 0;
            end if;
         end if;
      end if;
   end if;
end process TX envia;
```

Figura 8.7. Proceso TX envia del sistema transmisor serial

Finalmente, la figura 8.8 muestra la última parte de la arquitectura del sistema transmisor serial, en donde se realiza la lectura y decodificación del valor binario leído en el switch, para su correspondiente transformación al código ASCII que será transmitido. Así mismo, se presenta la selección de la velocidad de transmisión mediante la señal "baud" dentro de una lista sensible.

```
LED <= pulso;
   dato bin<=SW;
  baud<="011";
  with (dato bin) select
     hex val \leq X"30" when "0000",
                 X"31" when "0001",
                 X"32" when "0010",
                 X"33" when "0011",
                 X"34" when "0100",
                 X"35" when "0101",
                 X"36" when "0110",
                 X"37" when "0111",
                 X"38" when "1000",
                 X"39" when "1001",
                 X"41" when "1010",
                 X"42" when "1011",
                 X"43" when "1100",
                 X"44" when "1101",
                 X"45" when "1110",
                 X"46" when "1111",
                 X"23" when others;
  with (baud) select
     PRE val <= 41600 when "000", -- 1200 bauds
                 20800 when "001", -- 2400 bauds
                 10400 when "010", -- 4800 bauds
                  5200 when "011", -- 9600 bauds
                  2600 when "100", -- 19200 bauds
                                  -- 38400 bauds
                  1300 when "101",
                  866 when "110", -- 57600 bauds
                  432 when others; --115200 bauds
end architecture behaivoral;
```

Figura 8.8. Código para manipulación de periféricos y selector de velocidad dentro de la arquitectura del sistema transmisor serial

ACTIVIDAD COMPLEMENTARIA:

El alumno diseñará un sistema capaz de enviar el valor del switch en forma binaria, es decir cuatro caracteres, uno por bit leído. La forma en que la secuencia de texto que deberá ser visualizado en la computadora es: **Valor binario=XXXX**, donde XXXX representa el número de 4 bits.

Práctica 9.

DISEÑO DE UN RECEPTOR PARA COMUNICACIÓN SERIAL

OBJETIVO:

Demostrar a los estudiantes mediante el diseño de un módulo receptor (RX), usado en comunicaciones de tipo serial UART (*Universal Asyncrhonous Receiver Transmitter*), la utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un procesador para aplicaciones electrónicas de recepción de información. Mostrar su aplicación en el control de dispositivos periféricos desde una terminal remota.

ESPECIFICACIONES:

Utilizando un FPGA y 8 LEDS, diseñar un sistema receptor serial, el cual sea capaz de recibir un carácter ASCII del teclado de una computadora, procesarlo en el FPGA y posteriormente mostrar su código binario en los 8 LEDS. La conexión entre el FPGA y la computadora deberá realizarse empleando un circuito convertidor USB TTL-Serial. La figura 9.1 muestra el diagrama de bloques del sistema.

DIAGRAMA DE BLOQUES:




Figura 9.1. Diagrama de bloques para la comunicación serial.

Al igual que el sistema transmisor, su contraparte receptora resulta útil de ser implementada en un dispositivo FPGA, dadas las características de reconfiguración de éste. Aunado a ello y a la capacidad de emplear recursos de hardware mínimos, un módulo RX en la comunicación UART permite a su vez una amplia gama de aplicaciones electrónicas y de cómputo.

Es importante resaltar que en este punto, será posible observar que la implementación de este sistema será más simple que en el caso del transmisor, en donde gran parte de la lógica que establece la velocidad de transmisión es idéntica.

La figura 9.2 muestra los bloques funcionales del sistema Receptor, donde las señales se muestran como flechas de color azul, mientras que las terminales físicas se muestran en color rojo.

BLOQUES FUNCIONALES:




Figura 9.2. Bloque funcional del sistema receptor serial

La figura 9.3 muestra la parte entidad del sistema receptor de comunicación serial. Las terminales físicas corresponden al reloj maestro del FPGA de 50 MHz, 8 LEDS y la línea de recepción (RX_WIRE).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity RX is
   port( reloj : IN STD_LOGIC;
        LEDS : OUT STD_LOGIC_VECTOR(7 downto 0);
        RX_WIRE : IN STD_LOGIC);
end entity;
```

Figura 9.3. Entidad del sistema receptor serial RX

La figura 9.4 muestra la parte declaratoria de la arquitectura del módulo **RX**, en donde se declaran todas las señales involucradas en el proceso de recepción del dato proveniente de la computadora.

```
architecture behaivoral OF RX IS
  signal BUFF: STD_LOGIC_VECTOR(9 downto 0);
  signal Flag: STD_LOGIC := '0';
  signal PRE: INTEGER RANGE 0 TO 5208 := 0;
  signal INDICE: INTEGER RANGE 0 TO 9 := 0;
  signal PRE_val: INTEGER range 0 to 41600;
  signal baud: STD_LOGIC_VECTOR(2 downto 0);
```

Figura 9.4. Parte declaratoria en la arquitectura del sistema receptor serial

La figura 9.5 presenta el código del proceso "RX_dato", correspondiente a la descripción del bloque funcional "Recibe dato". Dicho proceso es el encargado de generar la velocidad de transmisión "*Baudrate*" y recibir los bits asociados al dato proveniente de la terminal física RX_WIRE, para posteriormente ser transferido a los 8 LEDS.

```
begin
   RX dato : process(reloj)
   begin
   if (reloj'EVENT and reloj = '1') then
      if (Flag = '0' and RX WIRE = '0') then
         Flag<= '1';
         INDICE <= 0;</pre>
         PRE <= 0;
      end if;
      if (Flag = '1') then
         BUFF(INDICE) <= RX WIRE;
          if(PRE < PRE val) then
             PRE \leftarrow PRE + 1;
         else
             PRE <= 0;
         end if;
         if(PRE = PRE_val/2) then
             if(INDICE < 9) then
                INDICE <= INDICE + 1;</pre>
             else
                if (BUFF(0) = '0' \text{ and } BUFF(9) = '1') then
                   LEDS <= BUFF(8 DOWNTO 1);
                else
                   LEDS <= "00000000";
                end if;
                Flag <= '0';
             end if;
          end if;
         end if;
      end if;
   end process RX dato;
```

Figura 9.5. Proceso RX_Dato del sistema receptor serial

Finalmente, la figura 9.6 muestra la última parte de la arquitectura del sistema receptor serial, en donde se selecciona la velocidad de recepción.

```
baud<="011";
with (baud) select

PRE_val <= 41600 when "000", -- 1200 bauds
20800 when "001", -- 2400 bauds
10400 when "010", -- 4800 bauds
5200 when "011", -- 9600 bauds
2600 when "100", -- 19200 bauds
1300 when "101", -- 38400 bauds
866 when "110", -- 57600 bauds
432 when others; --115200 bauds
end architecture behaivoral;
```

Figura 9.6. Código para selección de velocidad del sistema receptor serial

ACTIVIDAD COMPLEMENTARIA:

El alumno diseñará un sistema capaz de realizar el control de acciones sobre periféricos conectados al FPGA. El control deberá realizarse seleccionando cuatro diferentes caracteres del teclado de la computadora para ejecutar las siguientes tareas:

- 1) Corrimiento de LEDS
- 2) Leer el estado del dipswitch y mostrarlo en 4 leds
- 3) Contador binario de 0 a 9
- 4) PWM en un LED

Práctica 10.

DISEÑO DE UN GENERADOR DE VIDEO VGA

OBJETIVO:

El alumno aprenderá los principios de la señalización para generar video en formato VGA, así como su implantación en un FPGA.

ESPECIFICACIONES:

Utilizando un FPGA, un cable y pantalla VGA, se programará el controlador de video VGA, con la finalidad de proyectar una imagen estática.

Como se observa en el diagrama de bloques de la figura 10.1, el sistema tiene una entrada de reloj, y cinco salidas h_sync, v_sync, R, G y B.

DIAGRAMA DE BLOQUES:




Figura 10.1. Diagrama de bloques del sistema adaptador de video VGA

Como se observa en el diagrama de bloques funcionales de la figura 10.2, el sistema cuenta con cuatro bloques funcionales.

DIAGRAMA DE BLOQUES FUNCIONALES:




Figura 10.2. Diagrama de bloques funcionales del sistema controlador de video VGA

INTRODUCCIÓN.

El VGA es un estándar de gráficos hecho por IBM en la década de los 80s. VGA es un adaptador gráfico de video, con una resolución de 640x480.

Una señal de vídeo VGA contiene 5 señales activas:

- Dos para sincronizar video: Sincronización horizontal (h_sync) y Sincronización vertical (v_sync).
- Tres para asignar color: Rojo (R), Verde (G), Azul (B).

El formato VGA permite que se vean imágenes y video en un monitor, el video desplegará la emulación de movimiento con imágenes mostradas a una determinada velocidad. Las imágenes deben estar contenidas en un cuadro visible de 640x480 pixeles, que a su vez debe estar dentro de otro cuadro más grande (un margen invisible de derecha a izquierda y de arriba hacia abajo) de 800 pixeles x 525 líneas.

parte VISIBLE Es una linea horizontal de 800 pixeles Pulso 2*800= 1600 ciclos antes de que se vea BP V 33 33+2=35 parte 480 525 lineas 35+480=515 VISIBLE FP V 10 515+10=525 BP Pulso Horizontal 16 ciclos: 640 784+16=800 96+48=144 640+144=784 800 ciclos

En la figura 10.3 se muestra gráficamente cómo se compone un cuadro de imagen VGA.

Figura 10.3. Ciclos y líneas de formato VGA 640x480

Los datos que se requieren para programar el controlador son:

- Frecuencia de actualización; 60hz. Resolución: 640x480 pixeles. Reloj: 25MHz.
- Parámetros Horizontales=> PulsoH=96, BPH=48, PH=640, FPH=16 (pixeles)
- Parámetros Verticales=> PulsoV=2, BPV=33, PV=480, FPV=10 (líneas)

DESARROLLO.

La figura 10.4 muestra la entidad del sistema de señalización VGA.

Figura 10.4. Entidad del sistema de adaptador de video VGA

Se requiere generar una frecuencia de 25 MHz, la cual se obtendrá a partir del reloj principal de la tarjeta de desarrollo. En la figura 10.5 se observa el código de un divisor para obtener la frecuencia anteriormente mencionada a partir de un reloj de 50 MHz.

```
relojpixel: process (clk50MHz) is
begin
   if rising_edge(clk50MHz) then
      reloj_pixel <= not reloj_pixel;
   end if;
end process relojpixel; -- 25mhz</pre>
```

Figura 10.5. Divisor de frecuencia del sistema adaptador de video VGA

Para controlar los tiempos horizontales y las líneas verticales, se requiere de dos contadores, uno horizontal y el otro vertical. El primero va de 0 a 800 y el segundo de 0 a 525. La figura 10.6 muestra el código correspondiente a los procesos requeridos.

```
contadores : process (reloj_pixel) -- H_periodo=800, V_periodo=525
begin
  if rising_edge(reloj_pixel) then
    if h_count<(h_period-1) then
        h_count<=h_count+1;
    else
        h_count<=0;
        if v_count<(v_period-1) then
            v_count<=v_count+1;
    else
        v_count<=0;
    end if;
    end if;
    end process contadores;</pre>
```

Figura 10.6. Procesos de contadores del sistema Adaptador de Video VGA

```
senial hsync : process (reloj pixel) --h pixel+h fp+h pulse= 784
begin
   if rising edge(reloj pixel) then
      if h count>(h pixels + h fp) or
         h count>(h pixels + h fp + h pulse) then
         h sync<='0';
      else
         h sync<='1';
      end if;
   end if;
end process senial hsync;
senial vsync : process (reloj_pixel) --vpixels+v_fp+v_pulse=525
                         --checar si se en parte visible es 1 o 0
begin
   if rising edge(reloj pixel) then
      if v count>(v pixels + v fp) or
         v count>(v pixels + v fp + v pulse) then
         v sync<='0';</pre>
      else
         v sync<='1';</pre>
      end if;
   end if;
end process senial vsync;
coords pixel: process(reloj pixel)
begin
                        --asignar una coordenada en parte visible
  if rising edge (reloj pixel) then
      if (h count < h pixels) then
         column <= h count;
      end if;
      if (v count < v pixels) then
         row <= v count;</pre>
      end if;
   end if;
end process coords pixel;
```

Figura 10.6. (continuación) Procesos de contadores del sistema adaptador de video VGA

Para visualizar el cuadro de imagen en el monitor VGA, se requiere programar en que renglón y columna inicia y finaliza.

La figura 10.7, muestra las dos condiciones que se requieren para el despliegue de la imagen:

- 1.- Que el habilitador de pintura esté en el espacio visible.
- 2.- Colocar en la coordenada, el color asignado.

Si la cuenta horizontal (h_count) es menor que 640 y si al mismo tiempo el contador horizontal (v_count) es menor que 480, significa que estamos en el espacio visual y activamos la bandera de habilitación de despliegue (display_ena=1).

```
generador imagen: process(display ena, row, column)
begin
   if (display ena = '1') then
      if ((row > 300 \text{ and } row < 350) \text{ and}
         (column>350 and column<400)) then
         red <= (others => '1');
         green<=(others => '0');
         blue <= (others => '0');
      elsif ((row > 300 and row <350) and
              (column>450 and column<500)) then
         red <= (others => '0');
         green<=(others => '1');
         blue<=(others => '0');
      elsif ((row > 300 and row <350) and
              (column>550 and column<600)) then
         red <= (others => '0');
         green<=(others => '0');
         blue <= (others => '1');
         red <= (others => '0');
         green <= (others => '0');
         blue <= (others => '0');
      end if;
   else
      red<= (others => '0');
      green <= (others => '0');
      blue<= (others => '0');
   end if;
end process generador imagen;
```

Figura 10.7. Proceso de generación de imagen del sistema Adaptador de Video VGA

Para pintar se tiene 3 colores rojo, verde y azul (en inglés Red, Green, Blue). Cuando: RGB= 1,0,0 el color es Rojo, si RGB= 0,1,0 el color que desplegará será verde, si RGB=0,0,1 será Azul, si RGB=1,1,1 el color es blanco y si RGB es 0,0,0 el color será negro.

La figura 10.8 muestra el proceso habilitador de visualización del sistema Adaptador de Video VGA.

```
display_enable: process(reloj_pixel) --- h_pixels=640; y_pixeles=480
begin
   if rising_edge(reloj_pixel) then
       if (h_count < h_pixels AND v_count < v_pixels) THEN
            display_ena <= '1';
       else
            display_ena <= '0';
       end if;
   end if;
end process display_enable;</pre>
```

Figura 10.8. Proceso habilitador de visualización del sistema adaptador de video VGA

Se requiere dar valores a las constantes para el manejo del formato VGA, que se declaran dentro de un "generic", la figura 10.8, muestra un ejemplo de estos valores.

Figura 10.9. Constantes dentro de un GENERIC del sistema adaptador de video VGA

Las declaraciones y operaciones de las constantes tipo señal adicionales, se muestra en figura 10.10.

```
--Contadores

constant h_period : integer := h_pulse + h_bp + h_pixels + h_fp;

constant v_period : integer := v_pulse + v_bp + v_pixels + v_fp;

signal h_count : integer range 0 to h_period - 1 := 0;

signal v_count : integer range 0 to v_period - 1 := 0;
```

Figura 10.10. Declaraciones y operaciones de las constantes tipo señal

ACTIVIDAD COMPLEMENTARIA:

El alumno unirá los distintos procesos en uno solo y mostrará sus resultados en un monitor.

Práctica 11.

EMULADOR DE DISPLAY 7 SEGMENTOS EN MONITOR

OBJETIVO:

El alumno diseñara un emulador de display de 7 segmentos empleando un FPGA y un monitor VGA.

ESPECIFICACIONES:

Utilizando un FPGA, un cable y un monitor con entrada VGA, se diseñará un sistema digital en el que su entrada sea un número binario de cuatro bits y su salida sea la visualización de ese número en un display de 7segmentos en un monitor.

La figura 11.1 muestra el diagrama de bloques del sistema y la figura 11.2 muestra los bloques funcionales requeridos en el sistema Emulador de Display 7 Segmentos en Monitor.

DIAGRAMA DE BLOQUES:




Figura 11.1. Diagrama de bloques del sistema emulador de display 7 segmentos en monitor

DIAGRAMA DE BLOQUES FUNCIONALES:




Figura 11.2. Bloques funcionales del sistema emulador de display 7 segmentos en monitor

La entidad del sistema emulador de display 7 segmentos en monitor se muestra en la figura 11.3.

```
port( clk50MHz: in std_logic;
    red: out std_logic_vector (3 downto 0); -- al monitor
    green: out std_logic_vector (3 downto 0);
    blue: out std_logic_vector (3 downto 0);
    h_sync: out std_logic;
    v_sync: out std_logic;
    dipsw: in std_logic_vector(3 downto 0); -- numeros para
    A,B,C,D,E,F,G: out std_logic ); -- decodificador
end entity mivga;
```

Figura 11.3. Entidad del sistema emulador de display 7 segmentos en monitor

Se requiere un caso por cada número que se desee visualizar en el monitor, cada caso corresponderá a un cuadro de imagen diferente. Todos los casos se deben declarar en el proceso generador de imagen. La figura 11.4 muestra la declaración de constantes.

```
constant cero:
                std logic vector(6 downto 0):="0111111"; --GFEDCBA
constant uno: std_logic_vector(6 downto 0):="0000110";
constant dos: std_logic vector(6 downto 0):="1011011";
constant tres: std logic vector(6 downto 0):="1001111";
constant cuatro: std logic vector(6 downto 0):="1100110";
constant cinco: std logic vector(6 downto 0):="1101101";
constant seis: std logic vector(6 downto 0):="1111101";
constant siete: std logic vector(6 downto 0):="0000111";
constant ocho: std_logic_vector(6 downto 0):="11111111";
constant nueve: std logic vector(6 downto 0):="1110011";
constant r1:std logic vector(3 downto 0):=(others => '1');
constant r0:std logic vector(3 downto 0):=(others => '0');
constant g1:std logic vector(3 downto 0):=(others => '1');
constant g0:std logic vector(3 downto 0):=(others => '0');
constant b1:std logic vector(3 downto 0):=(others => '1');
constant b0:std logic vector(3 downto 0):=(others => '0');
-- variable a,b,c,d,e,f: std logic;
signal conectornum:std logic vector(6 downto 0);
                                                  -- coneccion del
                                    -- decodificador con image gen
```

Figura 11.4. Declaración de constantes del sistema emulador de display 7 segmentos en monitor

El decodificador BCD a 7 segmentos se declara dentro de la arquitectura, como se muestra en la figura 11.5.

```
with dipsw select conectornum <= --decodificador para los números
  "0111111" when "0000",
  "0000110" when "0001",
  "1011011" when "0011",
  "11001101" when "0100",
  "1101101" when "0101",
  "1111101" when "0110",
  "0000111" when "0111",
  "1111111" when "1000",
  "1110011" when "1000",
  "1110011" when others;</pre>
```

Figura 11.5. Código decodificador de 7 segmentos del sistema emulador de display 7 segmentos en monitor

Respecto al display de 7 segmentos, la figura 11.6 muestra la asignación de cada segmento con sus respectivas coordenadas.




Figura 11.7. Asignación de cada segmento con sus respectivas coordenadas

Por ejemplo, para que aparezca el numero '1' deberá activarse el segmento B (color: verde) y C (color: rojo). La figura 11.8, muestra el código para visualizar los números uno y dos.

```
when uno=>
   if ((row > 210 \text{ and } row < 240) \text{ and}
       (column>140 and column<150)) then -- B verde
          <= (others => '0');
      green <= (others => '1');
      blue <= (others => '0');
   elsif ((row > 250 and row <280) and
          (column>140 and column<150)) then -- C rojo
            <= (others => '1');
      green <= (others => '0');
      blue <= (others => '0');
                                              -- fondo
            <= (others => '0');
      red
      green <= (others => '0');
      blue <= (others => '0');
   end if;
when dos=>
   if ((row > 200 \text{ and } row < 210) \text{ and}
       (column>110 and column<140)) then -- A azul
            <= (others => '0');
      green <= (others => '0');
      blue <= (others => '1');
   elsif ((row > 210 and row <240) and
          (column>140 and column<150)) then -- B verde
      red
            <= (others => '0');
      green <= (others => '1');
      blue <= (others => '0');
```

Figura 11.8. Código para visualizar los números uno y dos en un monitor

```
elsif ((row > 280 and row <290) and
       (column>110 and column<140)) then -- D blanco
        <= (others => '1');
  red
  green <= (others => '1');
  blue <= (others => '1');
elsif ((row > 250 and row <280) and
       (column>100 and column<110)) then -- E cian
        <= (others => '0');
   green <= (others => '1');
  blue <= (others => '1');
elsif ((row > 240 and row <250) and
       (column>110 and column<140)) then -- G violeta
        <= (others => '1');
  red
   green <= (others => '0');
  blue <= (others => '1');
                                         -- fondo
else
        <= (others => '0');
  red
   green <= (others => '0');
  blue <= (others => '0');
end if;
```

Figura 11.8. (continuación) Código para visualizar los números uno y dos en un monitor

Para visualizar el número nueve se deben activar los bloques A, B, C, F y G. La figura 11.9 muestra el código requerido.

```
when nueve=>
   if ((row > 200 \text{ and } row < 210) \text{ and}
       (column>110 and column<140)) then
                                             -- A azul
            <= (others => '0');
      green <= (others => '0');
      blue <= (others => '1');
   elsif ((row > 210 and row <240) and
          (column>140 and column<150)) then -- B verde
          <= (others => '0');
      red
      green <= (others => '1');
     blue <= (others => '0');
   elsif ((row > 250 and row <280) and
          (column>140 and column<150)) then -- C rojo
            <= (others => '1');
      green <= (others => '0');
      blue <= (others => '0');
   elsif ((row > 210 and row <240) and
          (column>100 and column<110)) then -- F amarillo
            <= (others => '1');
      red
      green <= (others => '1');
            <= (others => '0');
      blue
```

Figura 11.9. Código para visualizar el número nueve en un monitor

Figura 11.9. (continuación) Código para visualizar el número nueve en un monitor

ACTIVIDAD COMPLEMENTARIA:

En esta práctica se mostró como codificar para que se emulen los números 1, 2 y 9 en la pantalla VGA. El alumno implementará además los números 0, 3, 4, 5, 6, 7 y 8.

Práctica 12.

EMULADOR DE CONTADORES EN UN MONITOR

OBJETIVO:

El alumno aprenderá el diseño de contadores mediante un FPGA y con visualización en un monitor VGA.

ESPECIFICACIONES:

Utilizando un FPGA, un cable VGA y un monitor, diseñar un contador que cuente del cero al nueve. Cuando el conteo llegue a su límite, el contador deberá reiniciarse. La figura 12.1 muestra el diagrama de bloques y la figura 12.2 muestra los bloques funcionales del sistema emulador de contadores en un monitor.

DIAGRAMA DE BLOQUES:




Figura 12.1. Diagrama de bloques del sistema emulador de contadores en un monitor

DIAGRAMA DE BLOQUES FUNCIONALES:




Figura 12.2 Diagrama de bloques del sistema emulador de contadores en un monitor

El proceso del divisor de frecuencia se muestra en la figura 12.3, donde puede observarse la entrada de reloj de 50 mHz y a su salida la señal de reloj "clklow" a muy baja frecuencia.

```
process(clk50mhz)
begin
  if (clk50mhz'event and (clk50mhz ='1')) then
      conteo<=conteo+1;
  if (conteo=1) then
      conteo<=0;
      clklow<=not(clklow);
  end if;
end if;
end process;</pre>
```

Figura 12.3. Divisor de frecuencia del sistema emulador de contadores en un monitor

La figura 12.4 muestra la declaración de constantes y la máquina de estados requerida para la obtención del contador de cuatro bits.

```
subtype state is std logic vector (3 downto 0);
   signal present state, next state: state;
   constant state0: state:= "0000";
   constant state1: state:= "0001";
   constant state2: state:= "0010";
  constant state3: state:= "0011";
   constant state4: state:= "0100";
   constant state5: state:= "0101";
   constant state6: state:= "0110";
  constant state7: state:= "0111";
  constant state8: state:= "1000";
  constant state9: state:= "1001";
  constant state10: state:= "1010";
   constant state11: state:= "1011";
   constant state12: state:= "1100";
   constant state13: state:= "1101";
   constant state14: state:= "1110";
   constant state15: state:= "1111";
begin
```

Figura 12.4. Máquina de estados para contador de 4 bits

```
contal: process(clklow)
begin
   if rising edge(clklow) then
       if (reset='1') then
          present state <= state0;</pre>
          present_state<= next_state;</pre>
       end if;
   end if;
end process;
conta2: process(present state)
begin
   case present state is
       when state0=>
          next state<= state1;</pre>
       when state1=>
          next state<= state2;</pre>
       when state2=>
          next state<= state3;</pre>
       when state3=>
          next state<= state4;</pre>
       when state4=>
          next state<= state5;</pre>
       when state5=>
          next state<= state6;</pre>
       when state6=>
          next state<= state7;</pre>
       when state7=>
          next_state<= state8;</pre>
       when state8=>
          next state<= state9;</pre>
       when state9=>
          next state<= state10;</pre>
       when state10=>
          next state<= state11;</pre>
       when state11=>
          next state<= state12;</pre>
       when state12=>
          next state<= state13;</pre>
       when state13=>
          next state<= state14;</pre>
       when state14=>
          next state<= state15;</pre>
       when state15=>
          next state<= state0;</pre>
       when others=>
          next_state<= state0;</pre>
   end case;
   count <= present_state;</pre>
end process;
```

Figura 12.4. (continuación) Máquina de estados para contador de 4 bits

ACTIVIDAD COMPLEMENTARIA:

Diseñar un contador binario descendente con visualización en un monitor VGA. Cuando el contador llegue a su límite de cuenta, éste deberá reiniciarse.

Práctica 13.

CAPTURA DE IMÁGENES DE CÁMARA DIGITAL

OBJETIVOS:

El alumno aplicará los conocimientos y las habilidades obtenidas en el manejo de la señalización VGA, para definir una unidad de control de una cámara digital. Aprenderá además la señalización requerida en el almacenamiento de imágenes digitales en un FPGA.

INTRODUCCIÓN.

La cámara digital OV7670 captura imágenes de 640x480 pixeles. Opera a 3.3 V, aunque cuenta con un regulador que permite polarización de hasta 5V. El formato de salida de video, por defecto es el YUV (4:2:2), aunque puede generar RGB 4:2:2 y RGB565/555/444. El protocolo de comunicación con la cámara es el SCCB, compatible con el protocolo de comunicación I2C (*Inter Integrated Circuits*). La cámara incluye un módulo para el control del color, de la saturación, del tinte, de gama, y de realzado de bordes, entre otros. Éstos deben ser configurados escribiendo los valores adecuados en los registros correspondientes.

La cámara opera por default en formato YUV 4:2:2 de 640x480. De la señal entregada por la cámara, solamente se recupera la componente de luminancia y esta componente alimenta a un monitor con entrada VGA, y dependiendo de la capacidad del FPGA es la cantidad de bits que define la componente de luminancia.

La imagen que entrega la cámara es almacenada en una memoria de doble puerto (escritura y lectura) dentro del FPGA. La figura 13.1 muestra la cámara OV7670 y el kit de desarrollo.



Figura 13.1. Fotografía de la Cámara OV7670 [8]

ESPECIFICACIONES:

Utilizando una cámara digital, un FPGA y un monitor con entrada VGA, almacenar las imágenes dentro del FPGA con el fin de mostrarlas en un monitor. La figura 13.2 muestra el diagrama de bloques del sistema de Captura de Imágenes de Cámara Digital.

DIAGRAMA DE BLOQUES:




Figura 13.2. Diagrama de bloques de sistema captura de imágenes de cámara digital

El diagrama a bloques funcionales del sistema captura de imágenes de cámara digital es mostrado en la figura 13.3.

BLOQUES FUNCIONALES:




Figura 13.3. Diagrama a bloques del sistema captura de imágenes de cámara digital

Como puede observarse en el diagrama, se requiere diseñar cinco bloques funcionales dentro del FPGA. A cada uno lo llamaremos módulo, siendo los más importantes los de Captura_pixel y VGA_controller.

El módulo Captura_pixel, se encarga de capturar la información YUV de cada pixel. Entonces, se separa la componente de luminancia. Se calcula una dirección de memoria para almacenar únicamente esta componente de luminancia correspondiente a cada pixel.

El módulo llamado VGA_controller, se encarga de generar las señales de sincronía para el monitor VGA. Genera las direcciones de memoria para lectura de los valores de pixel: sólo luminancia. Los valores de pixel son enviados al hw_image_generator el cual genera la señal RGB para el monitor VGA.

La figura 13.4 muestra las terminales de la cámara, su tipo y descripción de cada una de ellas.

Pin	Type	Description
VDD	Supply	Power supply
GND	Supply	Ground level
SIOC	input	SCCB clock
SIOD	input/output	SCCB data
VSYNC	output	Vertical synchronization
HREF	output	Horizontal synchronization
PCLK	output	Pixel clock
XCLK	input	System clock
D0-D7	output	Video paralell output
RESET	input	Reset (active low)
PWDN	input	Power down (acive high)

Figura 13.4. Definición de terminales de la cámara OV7670 [8]

La figura 13.5 muestra el diagrama de tiempos de las señales de sincronización recibidas por la cámara digital.




Figura 13.5. Diagrama de tiempos de las señales de sincronización recibidas por la cámara [8]

La señal "VSYNC" es indicativa de cada cuadro de imagen. La señal "HREF" enmarca la información de cada pixel.

La cámara entrega, por defecto, una señal YCbCr en formato 4.2.2. Este formato implica que se envía completo el plano "Y" en tanto que los planos de color Cb y Cr se envían submuestreados en un factor de dos. La figura 13.6 ilustra este formato. En esta figura se observa que por cada pixel es enviada una pareja de componentes CbY ó una la pareja CrY. Cada componente requiere de un byte para su representación.

La frecuencia de reloj con la cual, la cámara entrega datos, en formato YCbCr, es el doble de la frecuencia con la que se alimenta la cámara.




Figura 13.6. Formato de señales entregada por la cámara

La figura 13.7 muestra a detalle el diagrama de tiempos con la cual la cámara envía bytes de datos. Nótese que la cámara opera en el flanco negativo de la señal de reloj.




Figura 13.7. Diagrama de tiempos de las señales de salida de la cámara OV7670 [8]

Adicionalmente, se debe mencionar que la cámara debe alimentarse con una señal de reloj de 25MHz, debido a que provee 30 cuadros por segundo.

Dado que no se va enviar datos a la cámara, las señales de comunicación **SIOD** y **SIOC** pueden dejarse abiertas o bien, en "1".

La cámara viene pre configurada para proveer una salida en formato YUV 4:2:2, en particular, cada línea de imagen se suministra en la secuencia Y, V, Y, U.

Cada componente de color está compuesto por un byte. Se sigue el formato "little endian", es decir, el bit menos significativo D(0) es enviado primero y el bit más significativo D(7) es enviado al final.

La figura 13.8 muestra la entidad del sistema Captura de imágenes de cámara digital en un FPGA.

```
port( clk50MHz: in std_logic; --for this example is 50MHz
     red: out std logic vector (3 downto 0);
     green: out std logic vector (3 downto 0);
     blue: out std logic vector (3 downto 0);
     n sync: out std logic;
     n blank: out std logic;
     h sync: out std_logic;
     v sync: out std logic;
     sio_c: out std_logic:='0';
     sio d: out std logic:='0';
     pwdn: out std logic:='0';
     resetcamera: out std logic:='1';
     xclk: out std logic;
     pclk: in std logic;
     vsync: in std logic;
     href: in std logic;
      sample:in std logic vector (7 downto 0) );
```

Figura 13.8. Entidad del sistema captura de imágenes de cámara digital

Las constantes usadas en el programa corresponden a las constantes que se requieren para manipular el monitor con entrada de puerto VGA. La figura 13.9 muestra la declaración de dichas constantes.

Figura 13.9. Declaración de constantes.

Se diseñará un módulo VRAM, con el fin de tener dos puertos síncronos de acceso. Ambos puertos tienen relojes independientes. La finalidad de tener dos puertos es para evitar el diseño de una cola para las peticiones de acceso (lectura y escritura) a un chip RAM. El código de la memoria es mostrado en la figura 13.10.

```
wrvram:process (clken) -- sección de escritura
begin
   if rising_edge(clken)then
       memory(wraddr)<=data;
   end if;
end process wrvram;

rdvram: process (reloj_pixel) --sección de lectura
begin
   if falling_edge(reloj_pixel) then
       pixel<=memory(rdaddress);
   end if;
end process rdvram;</pre>
```

Figura 13.10. Código del módulo de memoria VRAM

La razón de esta memoria está en que la cámara maneja su propia señalización para enviar datos. Esta señalización es diferente de la que requiere el monitor VGA, por lo tanto, se requiere de un búfer que reciba datos de la cámara y que luego, pase los datos al monitor. El búfer diseñado para este proyecto tiene un doble puerto, cada uno con su propia señalización de reloj. Así, hay un puerto de escritura y hay un puerto de lectura.

La figura 13.11 muestra la carta ASM con la información de la cámara y como se generan direcciones de memoria para almacenar los datos y la figura 13.12 muestra el código del módulo Captura_pixel.




Figura 13.11. Carta ASM del módulo captura_pixel

```
captura pixel:process (pclk)
   variable scanrow : integer range 0 to v pixels:=0;
begin
   if rising edge(pclk) then
      case state is
         when e0=>
            if vsync='1' then
                state<=e1;
            end if;
         when e1=>
            if vsync='0' then
                state<=e2;
             end if;
         when e2=>
            if href='1' then
                state<=e3;
            end if;
         when e3=>
            data<=sample(7 downto 4);</pre>
            state<=e4;
         when e4=>
            clkEn<='1';
            state<=e5;
         when e5=>
            data<=sample(7 downto 4);</pre>
            clkEn<='0'; wrAddr<=wrAddr+1;</pre>
             state<=e6;
         when e6=>
            clkEn<='1';</pre>
             if href='1' then
                state<=e5;
             else
                state<=e7;
             end if;
         when e7=>
            clkEn<='0';
            wrAddr<=wrAddr+1;
             if scanrow<v_pixels-1 then
                scanrow:=scanrow+1;
                state<=e2;
             else
                scanrow:=0;
                wrAddr<=0;
                state<=e0;
             end if;
      end case;
   end if;
end process captura pixel;
```

Figura 13.12. Código del módulo captura_pixel

La figura 13.13 muestra el código requerido para el generador de imagen.

```
generador imagen: process(display ena, row, column, pixel)
begin
   if(display ena = '1') then
      if ((row > 300 \text{ and } row < 350) \text{ and}
          (column>350 and column<400)) then
         red <= (others => '1');
         green<=(others => '0');
         blue<=(others => '0');
      elsif ((row > 300 and row <350) and
              (column>450 and column<500)) then
         red <= (others => '0');
         green<=(others => '1');
         blue <= (others => '0');
      elsif ((row > 300 and row <350) and
              (column>550 and column<600)) then
         red <= (others => '0');
         green<=(others => '0');
         blue<=(others => '1');
      elsif (row<v pixels and column<h pixels) then
         red<= pixel;</pre>
         green<= pixel;
         blue<= pixel;
      else
         red <= (others => '0');
         green<= (others => '0');
         blue <= (others => '0');
      end if;
   else
      red<= (others => '0');
      green <= (others => '0');
      blue<= (others => '0');
   end if;
end process generador imagen;
```

Figura 13.13. Código del módulo generador de imagen

Finalmente, la unión de todos los códigos antes mencionados se muestra en la figura 13.14.

```
library ieee;
use ieee.std logic 1164.all;
USE ieee.numeric std.all;
entity OV7670 is
 generic(
              --constantes para monitor vga en 640x480
    constant h pulse : integer:=96; --horiztonal sync pulse width in pixels
    constant h bp : integer:=48; --horiztonal back porch width in pixels
    constant h pixels: integer:=640; --horiztonal display width in pixels
    constant h fp : integer:=16;--horiztonal front porch width in pixels
    constant v pulse : integer:=2; --vertical sync pulse width in rows
    constant v bp : integer:=33; --vertical back porch width in rows
    constant v pixels: integer:=480; --vertical display width in rows
    constant v fp : integer:=10 --vertical front porch width in rows
  port( clk50MHz: in std_logic; --for this example is 50MHz
         -- reset : in std logic; -- to monitor
                                        --for monitoring frecuency
         --pixel clk: out std logic;
         red: out std logic vector (3 downto 0);
         green: out std logic vector (3 downto 0);
         blue: out std logic vector (3 downto 0);
         n sync: out std logic;
         n blank: out std logic;
         h sync: out std logic;
         v sync: out std logic;
         sio c: out std logic:='0';
                                        -- to camera
         sio d: out std logic:='0';
         pwdn: out std logic:='0';
         resetcamera: out std logic:='1';
         xclk: out std_logic;
         pclk: in std logic;
                                        -- from camera
         vsync: in std logic;
        href: in std logic;
         sample:in std logic vector (7 downto 0) );
   end entity OV7670;
architecture behavioral of OV7670 is
   --Contadores
   signal h period: integer := h pulse + h bp + h pixels + h fp;
   signal v period: integer := v pulse + v bp + v pixels + v fp;
   signal h count: integer range 0 to h period := 0;
   signal v count: integer range 0 to v period - 1 := 0;
   --vram
   type matrix is array (0 to 307199) of std logic vector (3 downto 0);
   signal memory: matrix;
   signal memorysize : integer:=h pixels*v pixels;
   signal pixel: std logic vector( 3 downto 0);
   --pixel capture - vram
   signal data: std logic vector( 3 downto 0);
   signal wrclk: std logic;
   --pixel capture: internal signals
   type states is (e0,e1,e2,e3,e4,e5,e6,e7);
   signal state: states:=e0;
   signal wraddr: integer range 0 to h pixels*v pixels:=0;
   signal clken: std logic:='0';
```

Figura 13.14. Código final del sistema captura de imágenes de cámara digital

```
--Reloj de pixel
   signal reloj pixel: STD LOGIC:='0';
   --vga controller - vram
   signal rdaddress: integer:=0;
   --vga_controller - hw_image_generator
   signal display ena: std logic; --display enable ('1' = display time,
'0' = blanking time)
   signal column: integer;
                             --horizontal pixel coordinate
   signal row: integer;
                              --vertical pixel coordinate
begin
   div25MHz: process (clk50MHz) is
   begin
      if rising edge(clk50MHz) then
         reloj pixel <= not reloj pixel;</pre>
   end process div25MHz;
   -- Reloj a la camara
   XCLK<=reloj pixel;
   -- Controlador del monitor
   Contadores: process (reloj pixel)
   begin
      if rising edge(reloj pixel) then
         if h count<(h period-1) then
            h count<=h_count+1;
         else
            h count <= 0;
            if v count<(v period-1) then
               v count<=v count+1;</pre>
            else
               v count <= 0;
            end if;
         end if;
      end if;
   end process Contadores;
   rdAddress <= column + (row * h pixels);
   senial_hsync : process (h_count)
   begin
      --if rising edge(reloj pixel) then
         if h count>(h pixels + h fp) or
            h count>(h pixels + h fp + h pulse) then
            h sync<='0';
         else
            h sync<='1';
         end if;
      --end if;
   end process senial hsync;
```

Figura 13.14. (continuación) Código final del sistema captura de imágenes de cámara digital

```
senial_vsync : process (v_count)
begin
   --if rising_edge(reloj_pixel) then
      if v_count>(v_pixels + v_fp) or
         v count>(v pixels + v fp + v pulse) then
         v sync<='0';</pre>
         v sync<='1';</pre>
      end if;
   --end if;
end process senial vsync;
coords pixel col: process(h count)
begin
   if (h count < h pixels) then
      column <= h count;</pre>
   end if;
end process coords pixel col;
coords pixel row: process(v count)
begin
   if (v count < v pixels) then
      row <= v count;
   end if;
end process coords pixel row;
generador imagen: process(display ena, row, column,pixel)
begin
   if(display ena = '1') THEN
                                       --display time
      if ((row > 300 \text{ and } row < 350)) and
          (column>350 and column<400)) THEN
         red <= (others => '1');
         green<=(others => '0');
         blue <= (others => '0');
      elsif ((row > 300 and row <350) and
              (column>450 and column<500)) then
         red <= (others => '0');
         green<=(others => '1');
         blue<=(others => '0');
      elsif ((row > 300 and row <350) and
              (column>550 and column<600)) then
         red <= (others => '0');
         green<=(others => '0');
         blue <= (others => '1');
      elsif (row<v_pixels and column<h pixels) then
      --yuv: solo luminancia
         red <= pixel;</pre>
         green <= pixel;</pre>
         blue <= pixel;
      else
```

Figura 13.14. (continuación) Código final del sistema captura de imágenes de cámara digital

```
red <= (others => '0'); --es el fondo
         green <= (others => '0');
         blue <= (others => '0');
      end if;
   else
                                   --blanking time
      red <= (others => '0');
      green <= (others => '0');
      blue <= (others => '0');
   end if;
end process generador imagen;
captura pixel: process (pclk)
   --variable memorysize : integer := h_pixels*v_pixels;
   variable scanrow
                     : integer range 0 to v_pixels:=0;
begin
   if rising_edge(pclk) then
      case state is
         when e0 =>
            if vsync='1' then
               state <=e1;
            end if;
         when e1 =>
            if vsync='0' then
               state <=e2;
            end if;
         when e2 =>
            if href='1' then
               state <=e3;
            end if;
         when e3 =>
            data<=sample(7 downto 4);</pre>
            state <=e4;
         when e4 =>
            clkEn<='1';
            state<=e5;
         when e5 =>
            data<=sample(7 downto 4);</pre>
            clkEn<='0';
            wrAddr<=wrAddr+1;
            state<=e6;
         when e6 =>
            clkEn<='1';
            if href='1' then
               state<=e5;
            else
               state<=e7;
            end if;
         when e7 =>
            clkEn<='0';
            wrAddr<=wrAddr+1;</pre>
            if scanrow<v pixels-1 then
               scanrow:=scanrow+1;
               state<=e2;
```

Figura 13.14. (continuación) Código final del sistema captura de imágenes de cámara digital

Figura 13.14. (continuación) Código final del sistema captura de imágenes de cámara digital

ACTIVIDADES COMPLEMENTARIAS:

El alumno investigará:

- 1. El funcionamiento de los sistemas de captura de imágenes BAYER, FOVEON X3.
- 2. El modelo de color YUV.
- 3. Cuántos detectores de luz de color rojo, de color verde y de color azul hay en el ojo humano.
- 4. El alumno investigará el tamaño de imagen que captura la cámara de su teléfono celular.
- 5. El significado de binarización de imágenes.

BIBLIOGRAFÍA

1.- NE. Chávez.

<u>Tutorial para prácticas en lenguaje VHDL</u> Facultad de Ingeniería, UNAM. 2013.

2.- NE. Chávez, MS. Guevara, V. Flores. <u>Prácticas de Diseño Digital Moderno</u> Facultad de Ingeniería, UNAM. 2017.

3.- J. Savage, G. Vázquez, NE. Chávez. <u>Diseño de Microprocesadores</u> Facultad de Ingeniería, UNAM. 2016.

4.-Pong. P.

FPGA prototyping by VHDL examples. *Wiley Inters*cience, pp. 163-182. 2015.

5.-Wilson. P. <u>Design Recipes for FPGAs.</u> Newnes, Oxford, pp. 209-228. 2015

6.-Pong P. Chu.

<u>VGA Controller I: Graphic</u>

Wiley Online Library. 2015

7.-Ultrasonic Ranging Module HC - SR04

ElecFreaks

Tech Support: services@elecfreaks.com.

https://cdn.sparkfun.com/datasheets/Sensors/Proximity/HCSR04.pdf.

8.-Cámara. sensor OV7670

Omni Vision Technology Inc.

Advanced Information. Preliminary Datasheet. OV7670/OV7171CMOS VGA (640x480) CAMERA CHIP TM with Omni Pixel® Technology. USA: Omni Vision Technologies, Inc. (2005-10) [2016-07].

9.-Altera Corporation

User configurable logic data book

Altera Corporation. Santa Clara. 2015.

10.-Xilinx ISE (Integrated Synthesis Environment)

ISE Design Suite: WebPACK Edition.

Xilinx Corporation. 2015.

11.-Coelho, David R.

The VHDL handbook

Kluwer Academic Publishers. Boston. 2011.

12.-Pardo, F. y Boluda, J. A.

VHDL. Lenguaje para síntesis y modelado de circuitos. 3ª edición.

Alfaomega. México. 2011.

13.-Rodríguez Andina, J. J., de la Torre Arnanz, E. y Valdés Peña, M. D. <u>FPGAs Fundamentals, Advanced Features, and Applications in Industrial Electronics</u> CRC Press. Boca Raton. 2017