

Universidade Federal da Fronteira Sul Curso de Ciência da Computação **UFFS** Campus Chapecó

Famílias Lógicas

Prof. Luciano L. Caimi Icaimi@uffs.edu.br



Sumário

- Integração
- Encapsulamento
- Tecnologias
- Características Elétricas
- Circuitos Digitais CMOS

Níveis de Integração



Os **níveis de integração** referem-se ao número de portas lógicas que o CI contém.

SSI (Small Scale Integration) – Integração em pequena escala: São os CI com menos de 12 portas lógicas.

MSI (Medium Scale Integration) – Integração em média escala: Corresponde aos CI que têm entre 12 a 99 portas lógicas

LSI (Large Scale Integration) – Integração em grande escala: Corresponde aos CI que têm entre 100 a 9 999 portas lógicas.


VLSI (**V**ery **L**arge **S**cale **I**ntegration) – Integração em muito larga escala: Corresponde aos CI que têm entre 10 000 a 99 999 portas lógicas.

ULSI (**U**ltra **L**arge **S**cale **I**ntegration) – Integração em escala ultra larga: Corresponde aos CI que têm 100 000 ou mais portas lógicas.

Encapsulamento



Encapsulamento de Cis:



Encapsulamentos mais comuns para Cls:

- (a) DIP (dual-in-line package) de 24 pinos;
- (b) envoltório de cerâmica flexível de 14 pinos;
- (c) envoltório montado sobre a superfície (surface-mount).

Encapsulamento



Existem três tipos básicos de cápsulas de circuitos integrados em **SMT** (*Surface Mount Technology*):

SOIC – *Small-Outline Integrated Circuit* – é semelhante a um DIP em miniatura e com os pinos dobrados.



PLCC – *Plastic-Leaded Chip Carrier* – tem os terminais dobrados para debaixo do corpo.





LCCC – Leadless Ceramic Chip Carrier – não tem pinos. No seu lugar existem uns contactos metálicos moldados na cápsula cerâmica.






CI 4011 DIGITAL - POSSUI 4 PORTAS LÓGICAS NAND INTERNAS











Encapsulamento


Circuitos Integrados comerciais











74LS32 – OR 2 entradas 74LS86 – XOR 2 entradas 74LS73A – Flip-Flop JK 74LS74A – Flip-Flop D

. . .

Classificação Quanto à Tecnologia Interna:

- BIPOLAR
- MOS



Os circuitos integrados digitais estão agrupados em famílias lógicas.

Famílias lógicas **bipolares**:

- **RTL** *Resistor Transistor Logic* Lógica de transistor e resistência.
- DTL Díode Transistor Logic Lógica de transistor e diodo.
- TTL Transistor Transistor Logic Lógica transistor-transistor.
- **HTL** *High Threshold Logic* Lógica de transistor com alto limiar.
- ECL Emitter Coupled Logic Lógica de emissores ligados.
- I²L Integrated-Injection Logic Lógica de injeção integrada.

Famílias lógicas MOS (Metal - Óxido - Semicondutor)

- CMOS Complementary MOS MOS de pares complementares
- NM Atualmente as famílias lógicas TTL e CMOS PM são as mais usadas.



A família TTL é principalmente reconhecida pelo fato de ter duas séries que começam pelos números **54** para os componentes de uso militar e **74** para os componentes de uso comercial.

TTL 74L de Baixa Potência

TTL 74H de Alta Velocidade

TTL 74S Schottky

TTL 74LS Schottky de Baixa Potência (LS-TTL)

TTL 74AS Schottky Avançada (AS-TTL)

TTL 74ALS- TTL Schottky Avançada de Baixa Potência

Séries CMOS:

4000/14000 (foram as primeiras séries da família CMOS)

74C (compatível, pino a pino e função por função, com os dispositivos TTL)

74HC (CMOS de Alta Velocidade)

74HCT (os dispositivos 74HCT - CMOS de Alta Velocidade - podem ser alimentados diretamente por saídas de dispositivos UFFS - Universidade Federal da Fronteira Sul - Circuitos Digitais - 2015/01

Características elétricas



Família Lógica TTL

Faixas de tensão correspondentes aos níveis lógicos de entrada:

- Entre 2 e 5 Volt, nível lógico 1
- Entre 0,8V e 2V o componente não reconhece os níveis lógicos 0 e
 1, devendo portanto, ser evitada em projetos de circuitos digitais.
- Entre 0 e 0,8 Volt, nível lógico 0

Faixas de tensão correspondentes aos níveis lógicos de saída:

- Entre 2,4 e 5 Volt, nível lógico 1
- Entre 0,3 e 0,5 Volt, nível lógico 0


Família Lógica CMOS

- Faixa de alimentação que se estende de 3V a 15V ou 18V, dependendo do modelo.
- A família CMOS possui também uma determinada faixa de tensão para representar los possui também uma determinada faixa de tensão para representar los possuitos de la companidade del la companidade de la companidade del companidade de



7400 e 5400

		SN5400		SN7400				
		MIN	NOM	MAX	MIN	NOM	MAX	UNIT
Vcc	Supply voltage	4.5	5	5.5	4.75	5	5.25	٧
VIH	High-level input voltage	2			2			V
VIL	Low-level input voltage			0.8			0.8	V
ЮН	High-level output current			-0.4			-0.4	mA
ЮL	Low-level output current			16			16	mA
TA	Operating free-air temperature	-55		125	0		70	°C




UFFS - Universidade Federal da Fronteira Sul - Circuitos Digitais - 2015/01




7400 e 5400

	TEST CONDITIONS‡		SN5400		SN7400					
PARAMETER			MIN	TYP§	MAX	MIN	TYP§	MAX	UNIT	
VIK	V _{CC} = MIN,	Ij= -12 mA				-1.5			-1.5	V
Voн	V _{CC} = MIN,	V _{IL} = 0.8 V,	I _{OH} = -0.4 mA	2.4	3.4		2.4	3.4		V
VOL	V _{CC} = MIN,	V _{IH} = 2 V,	I _{OL} = 16 mA		0.2	0.4		0.2	0.4	V
l _l	V _{CC} = MAX,	V _I = 5.5 V				1			1	mA
lн	V _{CC} = MAX,	V _I = 2.4 V				40			40	μА
IΙL	V _{CC} = MAX,	V _I = 0.4 V				-1.6			-1.6	mA
los¶	V _{CC} = MAX			-20		-55	-18		-55	mA
ССН	V _{CC} = MAX,	V _I = 0 V			4	8	·	4	8	mA
l _{CCL}	V _{CC} = MAX,	V _I = 4.5 V			12	22		12	22	mA





7400 e 5400



switching characteristics, V_{CC} = 5 V, T_A = 25°C (see Figure 1)


PARAMETER	FROM (INPUT)	TO (OUTPUT)			SN5400 SN7400		UNIT
	(INFOT)	(0011-01)		MIN	TYP	MAX	
t _{PLH}	A or B	v	D 400 O 45 - F		11	22	ns
tpHL		f	R _L = 400 Ω C _L = 15 pF		7	15	

Formados a partir de uma rede
 Pull-Up (ligada a VCC) e uma rede
 Pull-Down (ligada ao terra);


 A PUN é formada a partir de transistores P-MOS

•A rede PDN é formada a partir de transistores N-MOS

- •As redes PUN e PDN são complementares
 - PMOS ↔ NMOS
 - Séries Para le lo Fronteira Sul Circuitos Digitais 2015/01







 Transistor P-MOS - Normalmente Fechado

Gate: 0 → S to D - Close


(fechado)

Gate: 1 → S to D - Open (aberto)


 Transistor N-MOS - Normalmente Aberto

UFFS Craeta de Foral de Fonteta Sul Dircuito Ogli de 1915/08 De rto









Qual porta lógica está representada?



Construção de circuitos CMOS a partir das Expressões Booleanas (Método I)

- Cada variável na equação Booleana corresponde a um transistor P-MOS na PUN e um transistor NMOS na PDN;
- Desenhar a PUN baseada na equação booleana:
 - operações AND em série
 - operações OR em paralelo
- Inverter cada variável da equação na descrição da porta para cada transistor da PUN
- Desenhar a PDN usando transistor NMOS
 - O que está paralelo na PUN vira

Construção de circuitos CMOS a partir dass Expressões Booleanas (Método II)

- Cada variável na equação Booleana corresponde a um transistor P-MOS na PUN e um transistor N-MOS na PDN;
- · Fazer o complemento da equação booleana;
- Com a nova equação, desenhar a PDN usando **N-MOS**
 - operações AND em série
 - operações OR em paralelo
- Nomear a porta de cada transistor da PDN com sua variável
- Desenhar a PUN usando transistor P-MOS

O que está paralelo na PDN vira série - Universidade Federal da Fronteira Sul - Circuitos Digitais - 2015/01


Construção de circuitos CMOS a partir das Expressões Booleanas

- Ambos os métodos levam a mesma implementação CMOS;
- Entre os métodos temos implicitamente o teorema de Demorgan;
- O método II é especialmente fácil para equações que terminam com uma porta NOT (NAND ou NOR);



Exemplo 1 (Método I)

$$F = A \cdot C + B$$
serie




(1) Desenhar a PUN - Pull-Up Network



Exemplo 1 (Método I)

$$F = A \cdot C + B$$
serie




2) Nomear as entradas com variáveis complementadas



Exemplo 1 (Método I)

$$F = A \cdot C + B$$
serie

3) Desenhar a Pull-Down Network de forma complementar






Exemplo 1 (Método I)


$$F = A \cdot C + B$$
serie

Desenhar a Pull-Down Network de forma complementar







Exemplo 1 (Método I)




Nomear a saída







Α	В	С	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1





Exemplo 2 (Método II)

$$F = A \cdot \overline{C} + B$$

$$\overline{F} = A \cdot \overline{C} + B$$

$$\overline{F} = \overline{A \cdot \overline{C} \cdot \overline{B}}$$


$$\overline{F} = (\overline{A} + C) \cdot \overline{B}$$

Vdd

O resultado final é exatamente o mesmo circuito CMOS



$$F = (\overline{A} \cdot D) + (\overline{B} \cdot (A + \overline{C}))$$






$$F = (\overline{A} \cdot D) + (\overline{B} \cdot (A + \overline{C})) (\overline{A} - \overline{A}) - \overline{B} - \overline{B}$$

$$A - \overline{A} - \overline{B}$$

$$C - \overline{A}$$




$$F = (\overline{A} \cdot D) + (\overline{B} \cdot (A + \overline{C}))$$






$$F = (\overline{A} \cdot D) + (\overline{B} \cdot (A + \overline{C}))$$





$$F = (E + \overline{D}) \cdot (\overline{A} \cdot D + \overline{B} \cdot (A + \overline{C}))$$





$$F = (A \cdot \overline{C}) + B$$