

UNIVERSIDADE FEDERAL DA FRONTEIRA SUL CURSO DE CIÊNCIA DA COMPUTAÇÃO ORGANIZAÇÃO DE COMPUTADORES



- 1. Suponha um sistema computacional com um espaço de endereçamento de 1 Mcélulas, possuindo cada uma um endereço de 20 bits (2²⁰= 1M). A cache associada a este sistema possui um tamanho de 8192 bytes (ou 8 KBytes), divididos em 512 linhas (ou quadros), com 16 bytes de dados cada linha. Pergunta-se (justifique suas respostas mostrando os cálculos realizados):
 - a) Quantos blocos existem na memória principal?
 - b) Qual é a proporção de armazenamento entre a memória principal (MP) e a memória cache?
 - c) Considerando a implementação da política de mapeamento direto, como fica a divisão do endereço na sua implementação:
 - c1) do ponto de vista da memória
 - c2) do ponto de vista da cache
 - c3) qual a linha de destino do endereço de memória 0xB3C02?
 - c4) considerando 3 bits de LRU e escrita em ambas, qual o overhead da implementação destas políticas (map. direto, LRU e escrita em ambas)?
 - d) Considerando a implementação da política de mapeamento associativo por conjuntos, onde as 512 linhas estão agrupadas em 64 conjuntos, como fica a divisão do endereço na sua implementação:
 - d1) do ponto de vista da memória principal
 - d2) do ponto de vista da cache
 - d3) qual o conjunto de destino do endereço de memória 0xB3C02?
 - d4) considerando 3 bits de LRU e escrita em no retorno, qual o overhead da implementação destas políticas (map. associativo por conjuntos, LRU e escrita no retorno)?
- Supondo uma memória cachê composta de 4 linhas utilizando uma política de mapeamento associativo. Tendo em vista a sequência de acessos a MP mostrada abaixo, onde a primeira linha mostra o número do acesso e a segunda linha mostra o bloco da MP acessado. Responda as questões apresentadas.

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21
В3	B5	B15	ВЗ	ВЗ	B5	B5	B15	ВЗ	В7	В7	В7	В7	В9	В7	ВЗ	B5	В9	В9	B11	B12

a) Preencha as tabelas abaixo mostrando qual bloco da memória principal encontra-se nas linhas da memória cache depois da ocorrência dos acessos 3, 8, 11, 15 e 21, considerando as políticas de substituição indicadas (como exemplo é apresentado o conteúdo da cache depois do primeiro acesso):

FIFO:

Linha / Acesso	1	3	8	11	15	21
L0	В3					
L1	-					
L2	-					
L3	-					

LFU:

Linha / Acesso	1	3	8	11	15	21
L0	В3					
L1	-					
L2	-					
L3	-					

LRU:

Linha / Acesso	1	3	8	11	15	21
L0	В3					
L1	-					
L2	-					
L3	-					

3. Com base na figura abaixo que descreve um sistema MP/Cache e sabendo que se utiliza mapeamento direto, responda, justificando todas as questões:

<u> </u>	
21	000000000
32	000000001
E8	000000010
	•••
F2	111111111

Rótulo	Cel 0	Cel 1	Cel 2	Cel 3	
01					Q0
01					Q0 $Q1$
•••					
•••					
•••					
11					Q29
00					Q29 Q30 Q31
11					Q31

a) Qual a divisão do endereço deste sistema do ponto de vista da cache?

- b) Qual a quantidade de células da memória principal e da memória cache?
- c) A qual linha da memória cache está destinado o endereço da memória principal 101110110?
- d) Qual o endereço de memória que encontra-se na 1ª célula da linha Q29 da memória cache?
- e) Considerando a política de mapeamento direto é possível ter 2 rótulos idênticos em linhas distintas da cache?