

Universidade Federal da Fronteira Sul Curso de Ciência da Computação Campus Chapecó



Arquitetura do Conjunto de Instruções e Formato de Representação das Instruções

Prof. Luciano L. Caimi lcaimi@uffs.edu.br





11010101001010001010111001000010

- A instrução de máquina é um conjunto de bits contendo dois campos:
 - Código da Operação (opcode): o que a instrução faz Exemplos: add; lw; jump; beq
 - Operandos (operand): onde estão os dados a serem manipulados exemplos: constante; registrador, memória





Classes de instruções



Instruções lógicas e aritméticas

ADD, SUB, AND, XOR, etc...

Instruções de desvio condicional

• BNE, BEQ, BLT, etc...

Instruções de desvio incondicional

• JUMP, CALL, etc...

Instruções de movimentação de dados

MOV, LOAD, STORE, etc...

Instruções de controle

NOP, EN_INT,





As instruções assembly são definidas a partir da sua sintaxe e semântica

A sintaxe refere-se ao conjunto de regras que regem a formação do "texto".

A semântica refere-se ao significado ou a interpretação deste "texto".


sintaxe Semântica push op; pilha $_{topo} \leftarrow (op)$ onde: () indica acesso a memória





```
.data
txt_1 ascii "Organização de Computadores"
var_A word -40
cnt equ 5 # comentário
```

```
.text
main:
        addi
                 a4,s0,cnt
        add
                 a5,a4,a5
                 L2
L3:
        lw
                 a5, -20(s0)
        slli
                 a5,a5,2
        addi
                 a4,s0,-16
                 a5,-20(s0)
        lw
        1i
                 a5,99
        ble
                 a4,a5, L3
L2:
                 a4,-20(s0)
        lw
        li
                 a5,99
```





```
1
     main:
               addi
                        sp, sp, -1232
 2
 3
                        s0,1228(sp)
               SW
 4
              addi
                        s0, sp, 1232
                        zero, -20(s0)
 5
 6
                        .L2
     .L3:
 7
               lw
                        a5, -20(s0)
 8
               slli
                        a5, a5, 2
9
10
              addi
                        a4, s0, -16
              add
11
                        a5, a4, a5
                        a4, -404(a5)
12
               lw
               lw
                        a5, -20(s0)
13
              slli
                        a5, a5, 2
14
              addi
15
                        a3, s0, -16
              add
                        a5.a3.a5
16
               lw
                        a5, -804(a5)
17
               add
                        a4, a4, a5
18
               lw
                        a5, -20(s0)
19
              slli
20
                        a5, a5, 2
               addi
                        a3.s0.-16
21
22
               add
                        a5, a3, a5
23
               SW
                        a4, -1204(a5)
24
               lw
                        a5, -20(s0)
              addi
25
                        a5, a5, 1
26
               SW
                        a5, -20(s0)
27
      .L2:
28
               Lw
                        a4, -20(s0)
29
               li
                        a5,99
              ble
                        a4, a5, .L3
30
              li
                        a5,0
31
               mν
                        a0, a5
32
33
               lw
                        s0, 1228(sp)
               addi
34
                        sp, sp, 1232
35
              jr
                        ra
```

```
00000000 <main>:
    0:
            b3010113
                             addi x2 x2 -1232
                             sw x8 1228 x2
    4:
            4c812623
            4d010413
                             addi x8 x2 1232
    8:
            fe042623
                             sw x0 -20 x8
    c:
    10:
            0500006f
                             ial x0 80 <L2>
00000014 <L3>:
                             lw x15 -20 x8
            fec42783
    14:
                             slli x15 x15 2
    18:
            00279793
            ff040713
                             addi x14 x8 -16
    1c:
            00f707b3
    20:
                             add x15 x14 x15
                             lw x14 -404 x15
    24:
            e6c7a703
            fec42783
                             lw x15 -20 x8
    28:
            00279793
                             slli x15 x15 2
    2c:
            ff040693
                             addi x13 x8 -16
    30:
            00f687b3
                             add x15 x13 x15
    34:
    38:
            cdc7a783
                             lw x15 -804 x15
            00f70733
    3c:
                             add x14 x14 x15
            fec42783
                             lw x15 -20 x8
    40:
    44:
            00279793
                             slli x15 x15 2
                             addi x13 x8 -16
    48:
            ff040693
    4c:
            00f687b3
                             add x15 x13 x15
    50:
            b4e7a623
                             sw x14 -1204 x15
    54:
            fec42783
                             lw x15 -20 x8
    58:
            00178793
                             addi x15 x15 1
    5c:
            fef42623
                             sw x15 -20 x8
00000060 <L2>:
            fec42703
                             lw x14 -20 x8
    60:
            06300793
                             addi x15 x0 99
    64:
                             bge x15 x14 -84 <L3>
    68:
            fae7d6e3
    6c:
            00000793
                             addi x15 x0 0
                             addi x10 x15 0
            00078513
    70:
    74:
            4cc12403
                             lw x8 1228 x2
    78:
            4d010113
                             addi x2 x2 1232
                             jalr x0 x1 0
    7c:
            00008067
```






Classificação quanto ao tipo de armazenamento interno:

- Arquitetura de Pilha
- Arquitetura de Acumulador
- Arquitetura de Registradores de Propósito Geral
 - arquitetura register-memory
 - arquitetura load-store (register-register)
- Arquitetura Memória-Memória (obsoleto)





Classificação quanto ao tipo de armazenamento interno:



UFFS – Universidade Federal da Fronteira Sul – Organização de Computadores









Exemplo: C = A + B

Pilha

Push A


Push B

Add

Pop C

Pilha

```
Pop op; (op) ← topo
Push op; topo ← (op)
Add ; topo ← topo + topo<sub>-1</sub>
Sub ; topo ← topo - topo<sub>-1</sub>
Mul ; topo ← topo * topo<sub>-1</sub>
Div ; topo ← topo / topo<sub>-1</sub>
```













Exemplo: C = A + B

Acumulador

Load A

Add B

Store C

Movmw op; w ← (op)


Movwm op; (op) ← w

Add op; w ← w + (op)

Sub op; w ← w - (op)

Mul op; w ← w * (op)

Div op; w ← w / (op)











Exemplo: C = A + B


Registrador (register-memory)

Load R1, A

Add R1, B

Store C, R1

```
Load R, op ; R \leftarrow (op)
Store op, R ; (op) \leftarrow R
Add R, op ; R \leftarrow R + (op)
Sub R, op ; R \leftarrow R - (op)
Mul R, op ; R \leftarrow R * (op)
Div R, op ; R \leftarrow R / (op)
```











Exemplo: C = A + B

Registrador (load-store)


Load R1, A


Load R2, B

Add, R3, R1, R2

Store C, R3

```
Load R, op ; R ← (op)
Store op, R ; (op) ← R
Add rd,rs1,rs2 ; rd ← rs1 + rs2
Sub rd,rs1,rs2 ; rd ← rs1 - rs2
Mul rd,rs1,rs2 ; rd ← rs1 * rs2
Div rd,rs1,rs2 ; rd ← rs1 / rs2
```













```
Pop op; (op) ← topo
Push op; topo ← (op)
Add ; topo ← topo + topo<sub>-1</sub>
Sub ; topo ← topo - topo<sub>-1</sub>
Mul ; topo ← topo * topo<sub>-1</sub>
Div ; topo ← topo / topo<sub>-1</sub>
```



```
Pilha
```

```
op; (op) \leftarrow topo
             Push op; topo \leftarrow (op)
             Add
                         ; topo ← topo + topo<sub>-1</sub>
             Sub
                         ; topo ← topo - topo<sub>-1</sub>
Pilha
             Mul
                         ; topo ← topo * topo<sub>-1</sub>
                        ; topo ← topo / topo<sub>-1</sub>
             Div
contr.
                 Ula
Mem.
```






Pilha:

$$S = (A - C) * D$$

$$(C - B)$$



Pilha

```
Pop op; (op) ← topo
Push op; topo ← (op)
Add ; topo ← topo + topo<sub>-1</sub>
Sub ; topo ← topo - topo<sub>-1</sub>
Mul ; topo ← topo * topo<sub>-1</sub>
Div ; topo ← topo / topo<sub>-1</sub>
```










Pilha:

$$S = (A - C) * D$$

$$(C - 5)$$



Pilha

```
Pop op; (op) ← topo
Push op; topo ← (op)
Add ; topo ← topo + topo<sub>-1</sub>
Sub ; topo ← topo - topo<sub>-1</sub>
Mul ; topo ← topo * topo<sub>-1</sub>
Div ; topo ← topo / topo<sub>-1</sub>
```



```
Movmw op; w ← (op)

Movwm op; (op) ← w

Add op; w ← w + (op)

Sub op; w ← w - (op)

Mul op; w ← w * (op)

Div op; w ← w / (op)
```



```
Movmw op; w \leftarrow (op)
           Movwm op; (op) \leftarrow w
            Add
                     op; w \leftarrow w + (op)
            Sub
                     op; w \leftarrow w - (op)
            Mul
                     op; w \leftarrow w * (op)
                     op; w \leftarrow w / (op)
            Div
  mux
Mem.
```





$$S = (A - C) * D$$

$$(C - B)$$

```
Movmw op; w ← (op)


Movwm op; (op) ← w

Add op; w ← w + (op)

Sub op; w ← w - (op)

Mul op; w ← w * (op)

Div op; w ← w / (op)
```











$$S = (A - C) * D$$

$$(C - 5)$$

```
Movmw op; w ← (op)


Movwm op; (op) ← w

Add op; w ← w + (op)

Sub op; w ← w - (op)

Mul op; w ← w * (op)

Div op; w ← w / (op)
```







Load-Store

```
Load op, R ; R \leftarrow (op)
Store op, R ; (op) \leftarrow R
Add rd, rs1, rs2; rd \leftarrow rs1 + rs2
Sub rd, rs1, rs2; rd \leftarrow rs1 - rs2
Mul rd, rs1, rs2; rd \leftarrow rs1 * rs2
Div rd, rs1, rs2; rd \leftarrow rs1 / rs2
```



Load-Store

```
Load op, R; R \leftarrow (op)
         Store op, R ; (op) \leftarrow R
         Add rd,rs1,rs2; rd \leftarrow rs1 + rs2
         Sub rd, rs1, rs2; rd \leftarrow rs1 - rs2
         Mul rd,rs1,rs2; rd \leftarrow rs1 * rs2
 B.R.
         Div rd,rs1,rs2 ; rd ← rs1 / rs2
contr
Mem.
```







Load-Store

$$S = (A - C) * D$$

$$(C - B)$$

```
Load op, R ; R ← (op)


Store op, R ; (op) ← R

Add rd,rs1,rs2 ; rd ← rs1 + rs2

Sub rd,rs1,rs2 ; rd ← rs1 - rs2

Mul rd,rs1,rs2 ; rd ← rs1 * rs2

Div rd,rs1,rs2 ; rd ← rs1 / rs2
```









Load-Store

$$S = (A - C) * D$$

$$(C - 5)$$

```
Load op, R ; R ← (op)


Store op, R ; (op) ← R

Add rd,rs1,rs2 ; rd ← rs1 + rs2

Sub rd,rs1,rs2 ; rd ← rs1 - rs2

Mul rd,rs1,rs2 ; rd ← rs1 * rs2

Div rd,rs1,rs2 ; rd ← rs1 / rs2
```







Exercício:

1) Considerando a equação:

$$S = (A^2 - (C + B)) * (D - B)$$
A

- a) Defina um conjunto de instruções (ISA) com armazenamento interno tipo pilha para implementar a equação
- b) Apresente o programa assembly utilizando o ISA definido acima para a equação





Exercício:

1) Considerando a equação:

$$S = (A^2 - (C + B)) * (D - B)$$
A

- a) Defina um conjunto de instruções (ISA) com armazenamento interno tipo acumulador para implementar a equação
- b) Apresente o programa assembly utilizando o ISA definido acima para a equação





Load-Store (Register/Register) - (0, 3) **VANTAGENS**

- simples;
- codificação de comprimento fixo para instruções;
- modelo simples de geração de códigos;
- as instruções gastam um número de clocks semelhantes.

acessos a memória

DESVANTAGENS

- para uma determinada tarefa, requer-se um número maior de instruções, com relação as arquiteturas cujas instruções possuem referências à memória;
- algumas instruções são pequenas, ocasionando desperdício de bits na codificação.





Amazenamento Interno

Register/Memory - (1, 2)

VANTAGENS

- pode-se acessar o dado sem o uso da instrução LOAD;
- o formato das instruções proporciona uma fácil decodificação e produz uma boa densidade.

DESVANTAGENS

- os operandos não são equivalentes, pois um operando fonte é destruído em uma operação binária;
- a codificação de um número de registro, e de um endereço de memória em cada instrução, pode restringir o número de registradores;
- os clocks por instrução variam pela localização do operando.

 UFFS Universidade Federal da Fronteira Sul Organização de Computadores





Memory/Memory - (3, 3)

VANTAGENS

- Programas mais compactos (menos linhas de código);
- não gasta registradores para armazenamentos temporários.

DESVANTAGENS

- grande variação do comprimento da instrução, especialmente para instruções de três operandos;
- grande variação no trabalho por instrução;
- geração de gargalo nos acessos à memória,









► Tipos de Ordenação de dados

Refere-se a ordem que os dados são armazenas dos na memória. Imagine o valor hexa 0x3AF2 a ser armazenado a partir do endereço 0x50

LITTLE ENDIAN

o endereço de um dado (0x50) é o endereço do byte menos significativo (0xF2).

BIG ENDIAN

o endereço de um dado (0x50) é o endereço do byte mais significativo (0x3A).





11010101001010001010111001000010

- A instrução de máquina é um conjunto de bits contendo dois campos:
 - Código da Operação (opcode): o que a instrução faz Exemplos: add; lw; jump; beq
 - Operandos (operand): onde estão os dados a serem manipulados exemplos: constante; registrador, memória





Quantidade de operandos:

- 3 operandos SUB R1,R2,R3
- 2 operandos MOV R1,R2
- 1 operando ADD R1
- 0 operandos NOP

Modos de Endereçamento: como interpretar o campo operando no que diz respeito a onde se encontra o dado utilizado pela instrução





Modo de endereçamento

Modo Imediato:

- o dado a ser manipulado está indicado no próprio campo operando da instrução;
- Utilizadas na inicialização de variáveis e ponteiros; operações com constantes e desvios;
- Vantagem: poucos acessos a memória;
- Desvantagem: limitação do campo operando restringe o valor máximo manipulado.

Exemplo: JMP Op; Cl > Op; C.Op. = Ah Instrução: A35h





► Modo de endereçamento

Modo Direto

- O valor contido no campo operando indica o endereço de memória onde se localiza o dado a ser manipulado.
- Pode ser o endereço inicial do dado na memória;
- Um dos formatos naturais de implementar as variáveis do programa. Cada variável representa um endereço de memória;

Exemplo: LDA Op; W ≈ (Op); C.Op. = 7h Instrução: 735h










Modo Indireto

- O campo operando representa uma célula de memória, entretanto o valor contido neste endereço não é o dado e sim o endereço onde o dado se encontra;
- Utilizado na implementação de ponteiros;

```
Exemplo: LDAI Op; W ≈ ((Op)) ; C.Op. = 9h
Instrução: 92Dh
```







► Modo de endereçamento

Direto por Registrador

- O campo operando representa o número do registrador onde o dado se encontra;
- Vantagens:
 - acesso aos registradores é mais rápida que o acesso a memória;
 - número menor de bits para endereçar registradores;
- Principal modo de endereçamento nas arquiteturas RISC;

Exemplo: ADD R1 W > W + R1; C.Op. = 8h Instrução: 805h





Modo de endereçamento

Indireto por Registrador

- O operando (registrador) aponta para o ende-reço de memória onde o dado se encontra;
- Pode ser implementado de várias maneiras; os modos a seguir são casos especiais deste modo:
 - Indireto
 - Base+deslocamento





► Modo de endereçamento

Modo por Base + Deslocamento

- Neste modo o registrador base aponta para o início de um bloco e o deslocamento informa qual é o deslocamento dentro daquele bloco.
- O endereço onde o dado se encontra é obtido:
 - a partir da soma entre o valor contido no registrador base e no deslocamento
 - a partir da concatenação entre o valor contido no registrador base e no deslocamento.





C_Q



Quantidade de Operandos

3 Operandos

$$(Op1) \leftarrow (Op2) \text{ operação } (Op3)$$
 ADD Op1, Op2, Op3; $(Op1) \leftarrow (Op2) + (Op3)$ SUB Op1, Op2, Op3; $(Op1) \leftarrow (Op2) - (Op3)$ MUL Op1, Op2, Op3; $(Op1) \leftarrow (Op2) * (Op3)$ DIV Op1, Op2, Op3; $(OP1) \leftarrow (Op2) * (Op3)$

Op1

Op2

Instrução é completa (não sobrescreve valor);

 Quantidade de operandos pode limitar o espaço de endereçamento ou valor representado.





2 Operandos

```
Op1
                   (Op1) ← (Op1) operação (Op2)
ADD Op1, Op2; (Op1) \leftarrow (Op1) + (Op2)
SUB Op1, Op2; (Op1) \leftarrow (Op1) - (Op2)
  MUL Op1, Op2; (Op1) \leftarrow (Op1) * (Op2)
  DIV Op1, Op2; (Op1) \leftarrow (Op1) / (Op2)
```

C.Op.

- Instrução não é completa;
- Instrução MOV deve ser implementada.

MOV Op1, Op2; (Op1) \leftarrow (Op2)





Quantidade de Operandos

1 Operando

```
W ← W operação (Op)
ADD Op;
             W \leftarrow W + (Op)
SUB Op; W \leftarrow W - (Op)
MUL Op; W \leftarrow W * (Op)
DIV Op; W \leftarrow W / (Op)
LDA Op; W \leftarrow (Op)
       Op (Op) \leftarrow W
STR
```

- Utilização de um registrador especial; As operações ocorrem entre o operando e este registrador;
- Instruções LDA e STR devem ser implementadas; UFFS – Universidade Federal da Fronteira Sul – Organização de Computadores





Quantidade de Operandos

0 Operandos

Utilizado em casos em que a própria instrução indica o dado/operando manipulado, ou quando a instrução não exige dado ou operando;

Exemplos: NOP ; no operation

CLRW ; $W \leftarrow 0$

