

PLANO DE ENSINO

ESCOLA: Escola Politécnica

DISCIPLINA: Fundamentos de Sistemas Computacionais

CÓDIGO: 98800-04 **CRÉDITOS:** 04 **SEMESTRE:** 2026/02

CARGA HORÁRIA: Total: 60 hs (X) Presencial () On-line () Extensionista

CARGA HORÁRIA DE TRABALHO DISCENTE EFETIVO: Total: 08 h

PROFESSOR (ES)

NOME	E-MAIL
Iaçanã Ianiski Weber	iacana.weber@pucrs.br
Fabiano Passuelo Hessel	fabiano.hessel@pucrs.br

EMENTA:

Estudo dos sistemas de numeração. Introdução a um sistema computacional básico: entrada e saída, unidade de processamento e memória. Apresentação da relação software-hardware: conceito de operação com o processador, linguagem de montagem, compiladores, montadores, ligadores e carregadores. Estudo de circuitos combinacionais e otimização de representações Booleanas: portas lógicas e formas algébricas. Exploração de problemas básicos: definição de caminho crítico e tipos de conflitos em processadores pipeline. Apresentação dos princípios e padrões subjacentes a sistemas de entrada e saída em sistemas computacionais. Estudo de conceitos relativos à hierarquia de memória, com foco no papel da memória cache. Estudo de conceitos básicos de multiprocessamento. Avaliação de desempenho de arquiteturas de computadores.

OBJETIVOS DE APRENDIZAGEM/COMPETÊNCIAS:

O cumprimento da disciplina busca dar ao aluno, ao final do semestre, condições de:

1. Apropriar-se dos conceitos teóricos e práticos mais importantes relacionados a fundamentos de sistemas computacionais;
2. Compreender as características de circuitos digitais combinacionais e circuitos digitais sequenciais, juntamente com sua análise nos níveis de abstração lógico e de transferência entre registradores;
3. Conhecer a relação hardware/software, com base no funcionamento de processadores e sua relação com ferramentas de programação como linguagem de montagem, montadores, ligadores e carregadores;
4. Entender as diferentes formas para implementação de sistemas de entrada e saída, seu papel e influência em sistemas computacionais;
5. Compreender conceitos associados à hierarquia de memória, memórias cache, multiprocessamento e avaliação de desempenho.

CONTEÚDOS:

UNIDADE: 01

CONTEÚDO: Introdução aos sistemas digitais

- 1.1 Sistemas de numeração
 - 1.1.1 Bases numéricas, conversão entre bases
 - 1.1.2 Representação de dados, números sinalizados, não sinalizados e ponto fixo
- 1.2 Funções primitivas e tabelas-verdade
- 1.3 Circuitos combinacionais
- 1.4 Circuitos sequenciais

UNIDADE: 02

CONTEÚDO: Funcionamento do processador

- 2.1 A interface externa de um processador

- 2.2 Organização interna, bloco de dados e unidade de controle
 - 2.2.1 Registradores de trabalho e de controle
- 2.3 A interface hardware/software
 - 2.3.1 Formatos de instruções e modos de endereçamento
 - 2.3.2 Linguagem de montagem e código de máquina
- 2.4 Processo de montagem, ligação, carga e execução

UNIDADE: 03

CONTEÚDO: Sistemas de entrada e saída

- 3.1 Interface entre programa/processador/dispositivos
 - 3.1.1 Envio de comandos de entrada e saída
 - 3.1.2 Controladores de dispositivos
- 3.2 Modos de transferência
 - 3.2.1 Modo programado (espera ocupada, polling e interjeição)
 - 3.2.2 Modo não programado (interrupção e DMA)

UNIDADE: 04

CONTEÚDO: Introdução a gerência de memória e arquiteturas paralelas

- 4.1 Hierarquia de memória
- 4.2 Memórias cache, MMU e TLB
 - 4.2.1 Conceitos características e organização
 - 4.2.2 Mapeamento de endereços e atualização (direto, associativo)
- 4.3 Arquiteturas para processamento paralelo
 - 4.3.1 Motivação para exploração de paralelismo
 - 4.3.2 Medidas de desempenho, complicadores

PROCEDIMENTOS METODOLÓGICOS:

A disciplina está organizada em 4 unidades. As unidades iniciais (01 e 02) concentram o estudo de conceitos relacionados à sistemas digitais e funcionamento de um processador utilizando aulas expositivas, práticas laboratoriais e referências. As unidades finais (03 e 04) apresentam um foco na exploração dos conceitos sobre sistemas de entrada e saída, gerência de memória e arquiteturas paralelas utilizando aulas expositivas, exercícios e referências.

AVALIAÇÃO:

A avaliação é realizada através de duas provas e trabalhos práticos envolvendo os conteúdos da disciplina. O Cálculo do G1 é feito da seguinte forma:

$$G1 = (P1 \times 0,4) + (P2 \times 0,4) + (TP \times 0,2)$$

Onde:

P1: Prova 1, abrange conteúdo das unidades 01 e 02;

P2: Prova 2, abrange conteúdo das unidades 02, 03 e 04;

TP: Trabalhos práticos realizados durante o semestre.

BIBLIOGRAFIA BÁSICA:

1. FLOYD, T. L. Sistemas Digitais: fundamentos e aplicações. 9 ed. Porto Alegre: Bookman, 2007. 888p. (ou anterior/posterior)
2. PATTERSON, D. e HENESSY, J. L.; Organização e projeto de computadores: a interface hardware/software, 4a Edição, Elsevier, 2014 (ou anterior/posterior)
3. STALLINGS, W. Arquitetura e Organização de Computadores, 8a edição, Prentice Hall, 2012, 624p (ou anterior/posterior)

BIBLIOGRAFIA COMPLEMENTAR:

1. TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Sistemas Digitais: princípios e aplicações. 11 ed. São Paulo: Pearson Prentice Hall, 2011. 840p. (ou anterior/posterior)

REFERÊNCIAS ADICIONAIS:**SOFTWARE DE APOIO:**

1. [Logisim-evolution](#): software educacional para projeto e simulação de circuitos lógicos digitais. É livre, de código aberto e multiplataforma.
2. [RARS](#) (RISC-V Assembler, Simulator and Runtime): monta e simula a execução de programas em linguagem de montagem RISC-V. Seu objetivo principal é ser um ambiente de desenvolvimento eficaz para quem está começando com RISC-V.

CRONOGRAMA DE AULAS:

Cronograma detalhado abaixo (também disponível no Moodle):

O cronograma pode sofrer alterações ao longo do semestre. A versão atualizada deve ser consultada no [SARC](#).

#	Dia	Data	Descrição	Atividade	Recursos
1	TER	04/08/2026	Apresentação da disciplina: objetivos, ementa, avaliação, cronograma e canais.	Aula	
2	QUI	06/08/2026	Sistemas de numeração: representação posicional, conversões (dec/bin/hex), noções de magnitude e ordem.	Aula	
3	TER	11/08/2026	Representação fracionária de ponto fixo.	Aula	
4	QUI	13/08/2026	Exercícios de numeração e representação: complementos (2's complement), intervalos, overflow, conversão bin $\leftrightarrow$ hex, interpretação de words/bytes, representação fracionária.	Aula	
5	TER	18/08/2026	Portas lógicas e sinais digitais: tabelas-verdade, propriedades de AND/OR/NOT/XOR, NAND/NOR, níveis lógicos e introdução a temporização (delay, glitches).	Aula	
6	QUI	20/08/2026	Exercícios de portas lógicas: projeto por tabela-verdade.	Aula	
7	TER	25/08/2026	Operações bit-a-bit: máscaras, shifts, bitfields, set/clear/toggle, testes de bit.	Aula	
8	QUI	27/08/2026	Exercícios: operações bit-a-bit, máscaras, shifts, bitfields, set/clear/toggle, testes de bit.	Aula	
9	TER	01/09/2026	Circuitos combinacionais: implementar e testar somadores, comparadores e multiplexadores no Logisim.	Aula	Retirar notebook
10	QUI	03/09/2026	Circuitos sequenciais: latch/flip-flop, registradores, contadores, noção de clock e sincronismo.	Aula	
11	TER	08/09/2026	Circuitos sequenciais: latch/flip-flop, registradores, contadores, noção de clock e sincronismo.	Aula	Retirar notebook
12	QUI	10/09/2026	Desenvolvimento do Trabalho Prático.	Trabalho	Retirar notebook
13	TER	15/09/2026	Exercícios de circuitos sequenciais.	Aula	
14	QUI	17/09/2026	Introdução à Arquitetura de Computadores: ISA vs. microarquitetura, datapath/control, memória e E/S. Conectar com RISC-V (visão geral do RV32I).	Aula	
15	TER	22/09/2026	RISC-V: acesso à memória e dados – registradores, load/store, alinhamento, endianness, arrays/structs (conceitual).	Aula	Retirar notebook
16	QUI	24/09/2026	Assembly RISC-V: operações bitwise e controle de fluxo – branches, jumps, comparação assinada vs. não-assinada. Padrões: loops, if/else, switch (quando aplicável).	Aula	Retirar notebook
17	TER	29/09/2026	Exercícios de introdução à arquitetura e assembly.	Aula	
18	QUI	01/10/2026	PROVA 1 (P1)	Prova	

#	Dia	Data	Descrição	Atividade	Recursos
19	TER	06/10/2026	Funções em RISC-V: calling convention, stack frame, passagem de parâmetros, retorno e preservação de registradores.	Aula	
20	QUI	08/10/2026	RISC-V: chamadas de sistema (syscall/ecall) e interação com ambiente de execução.	Aula	
—	TER	13/10/2026	Feriado	—	
21	QUI	15/10/2026	Exercícios de assembly.	Aula	Retirar notebook
22	TER	20/10/2026	Formato de instruções (1/2).	Aula	
23	QUI	22/10/2026	Formato de instruções (2/2).	Aula	
24	TER	27/10/2026	Exercícios de formato de instrução.	Aula	
25	QUI	29/10/2026	CALL e toolchain: compilador, assembler, linker, loader. ELF (visão), seções, símbolos, relocação (alto nível).	Aula	
26	TER	03/11/2026	Exercícios de CALL.	Aula	
27	QUI	05/11/2026	Hierarquia de memória: registradores, cache, RAM, armazenamento. Localidade temporal/espacial e métricas (hit rate, miss penalty).	Aula	
28	TER	10/11/2026	Caches (1): mapeamento direto.	Aula	
29	QUI	12/11/2026	Caches (2): mapeamento associativo.	Aula	
30	TER	17/11/2026	Caches (3): mapeamento conjunto-associativo.	Aula	
31	QUI	19/11/2026	Exercícios de hierarquia de memória/cache.	Aula	
32	TER	24/11/2026	Dúvidas pré-P2.	Aula	
33	QUI	26/11/2026	PROVA 2 (P2)	Prova	
34	TER	01/12/2026	PROVA DE SUBSTITUIÇÃO	Prova de Substituição	
35	QUI	03/12/2026	Reserva técnica.	Aula	
—	TER	08/12/2026	Prova G2	Prova de G2	
—	QUI	10/12/2026	Reserva técnica.	Aula	