

## SCUOLA DI INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE

# Progetto Reti Logiche 2023/2024

#### **Angelo Prete**

angelo2.prete@mail.polimi.it 10767149

#### Introduzione

Il componente realizzato si occupa di elaborare una sequenza in memoria andando a sostituire alle celle con valori pari a 0, che possono essere interpretati come valori mancanti, l'ultimo valore valido la cui credibilità viene decrementata man mano. Il componente potrebbe essere utilizzato, ad esempio, per correggere letture assenti di sensori, che spesso indicano valori assenti con 0.

Il componente presenta i seguenti ingressi e uscite

```
std_logic
std_logic_vector(15 downto 0)
std_logic_vector(7 downto 0)
std_logic
std_logic
                         std_logic – std_logic –
                                         i clk
                                                                     o_done
                                         i_rst
                                                              o_mem_addr
                         std_logic =
                                                              o mem data
                                         i start
std logic vector(15 downto 0) =
                                         i_add
                                                                o_mem_we
 std_logic_vector(9 downto 0) =
                                         i k
                                                                o mem en
 std_logic_vector(7 downto 0)
                                         i_mem_data
```

descritti con più dettaglio nei paragrafi successivi.

#### Collegamento a memoria RAM

Il componente deve essere collegato a una memoria RAM che rispetta la seguente interfaccia

```
entity ram is
    port
    (
        clk : in std_logic;
        we : in std_logic;
        en : in std_logic;
        addr : in std_logic_vector(15 downto 0);
        di : in std_logic_vector(7 downto 0);
        do : out std_logic_vector(7 downto 0)
    );
end ram:
```

In particolare, deve essere collegata al componente realizzato come in tabella

Segnale	RAM	Componente	Dimensione
Enable	en	o_mem_en	1 bit
Write enable	we	o_mem_we	1 bit
Address	addr	o_mem_addr	16 bits
Data in	di	i_mem_data	8 bits
Data out	do	o_mem_data	8 bits

e RAM e componente stesso devono condividere il segnale di clock.

#### Descrizione funzionamento

Funzionamento modulo:

- 1. Vengono forniti in input l'indirizzo di partenza, il numero di coppie (divise in valore e credibilità) di celle da processare e un segnale di start (dopo l'eventuale segnale di reset)
- 2. Il modulo inizia a processare i dati in memoria, come descritto nel seguente pseudocodice

```
input: indirizzo di partenza a, numero di iterazioni k
a_f \leftarrow a + 2 * k (indirizzo finale da processare più uno)
d_l \leftarrow 0 (ultimo dato letto diverso da 0)
c_l \leftarrow 0 ultima credibilità
RAM (memoria RAM rappresentata come un vettore)
while a \neq a_f do
  d \leftarrow \text{RAM}[a]
  if d \neq 0 then
      d_1 \leftarrow d
     \text{RAM}[a+1] \leftarrow 31
      c_l \leftarrow 31
  else
      RAM[a] \leftarrow d_l
      c_l \leftarrow \max((c_l - 1), 0)
      RAM[a+1] \leftarrow c_l
  end
  a \leftarrow a + 2
end
```

3. Finita l'operazione, il componente lo segnala ponendo **o\_done** alto e aspetta che venga portato basso il segnale **o\_start**.

#### Esempio funzionamento

#### Architettura


Data la semplicità del componente, non si è ritenuto necessario dividerlo in più entities. Il risultato finale è una singola entity, la cui architettura realizza una macchina a stati tramite due processi.

#### Macchina a stati finiti (entity project reti logiche)

La macchina a stati finiti dell'architecture del componente è una macchina di Mealy. Internamente, le transizioni della FSM sono sul fronte di salita del clock.

È composta da 6 stati, sono quindi necessari 3 flip flop per memorizzare lo stato corrente. Ogni stato ha uno specifico compito:

- **STATE\_IDLE**: Quando la FSM è in attesa di iniziare una nuova computazione, si trova in questo stato. È possibile arrivare qui a seguito del reset asincrono o della fine di una computazione.
- STATE\_ACTIVE: In questo stato la FSM decide se processare una nuova coppia di indirizzi di memoria, a seguito di un controllo sull'indirizzo da processare, oppure teminare la computazione. Se l'indirizzo da processare non è l'ultimo, si preparano i segnali di memoria per leggere il dato all'indirizzo corrente.
- STATE\_WAIT\_START\_LOW: Arriviamo in questo stato quando gli indirizzi da processare sono finiti, la macchina segnala questo ponendo il segnale o\_done alto e aspetta che i\_start venga abbassato a 0, evento seguito dal ritorno nello stato di idle.
- STATE\_WAIT\_WORD\_READ: Questo stato serve per permettere alla memoria di fornire il dato richiesto negli stati precedenti; infatti, da specifica, la memoria ha un delay di 2 nanosecondi solo al termine dei quali può fornire il dato richiesto.
- STATE\_ZERO\_WORD\_CHECK\_AND\_WRITE: Il dato è finalmente disponibile: se è uguale a 0 bisogna sovrascriverlo (comunicandolo opportunamente alla RAM) con l'ultimo dato diverso da 0 e spostarsi nello stato di scrittura della credibilità decrementata, altrimenti, scriviamo nell'indirizzo successivo in RAM il massimo valore di credibilità (31) e torniamo nello stato active.
- STATE\_WRITE\_DECREMENTED\_CRED: Siamo in questo stato se abbiamo letto un valore pari a 0 in memoria. Scriviamo in memoria quindi un valore di credibilità decrementato rispetto al precedente (o 0 se l'ultima credibilità era già pari a 0 stesso).



Processo 1: Clock e reset asincrono

Processo 2: Scelta stati e scritture in memoria

Modulo 2

## Risultati sperimentali

#### Sintesi

### Simulazioni

Il componente è stato sottoposto a testbeches scritti a mano per verificare gli edge-cases e testbeches casuali per verificare il corretto funzionamento su vari range di memoria.

#### Testbench 1

Il primo testbench è

**Testbench 2** 

**Testbench 3** 

## Conclusioni