NHẬP MÔN MẠCH SỐ

Chương 5 – phần 1


Mạch tổ hợp: Mạch tính toán số học

Tổng quan

Chương này sẽ học về:


- Một số mạch logic tổ hợp thông dụng
- Thiết kế các mạch logic tổ hợp phức tạp sử dụng các mạch logic tổ hợp thông dụng

Phân biệt mạch tổ hợp và tuần tự



MẠCH TỔ HỢP

 Ngô ra sẽ thay đổi lập tức khi ngô vào thay đổi



MẠCH TUẦN TỰ

- Ngõ ra sẽ thay đổi phụ thuộc vào ngõ vào và trạng thái trước đó.
- Mạch có tính chất nhớ

Nội dung

- 1. Mạch cộng (Carry Ripple (CR) Adder)
- 2. Mạch cộng nhìn trước số nhớ (Carry Look-Ahead (CLA) Adder)
- 3. Mạch cộng/ mạch trừ
- 4. Đơn vị tính toán luận lý (Arithmetic Logic Unit)
- 5. Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)
- 6. Mạch đồn kênh (Multiplexer)/ Mạch chia kênh (Demultiplexer)
- 7. Mạch tạo Parity/ Mạch kiểm tra Parity
- 8. Mạch so sánh (Comparator)

Nội dung


- 1. Mạch cộng (Carry Ripple (CR) Adder)
- 2. Mạch cộng nhìn trước số nhớ (Carry Look-Ahead (CLA) Adder)
- 3. Mạch cộng/ mạch trừ
- 4. Đơn vị tính toán luận lý (Arithmetic Logic Unit)
- 5. Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)
- 6. Mạch dồn kênh (Multiplexer)/ Mạch chia kênh (Demultiplexer)
- 7. Mạch tạo Parity/ Mạch kiểm tra Parity
- 8. Mạch so sánh (Comparator)



1. Mạch cộng Carry Ripple (CR)


Mạch cộng bán phần (Half Adder)

Cộng 2 số 1 bit có 4 trường hợp



X	y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


Mạch cộng 1 bit có tổng và số nhớ như thế này được gọi là mạch cộng bán phần (HA)



Sơ đồ mạch


Mạch cộng nhị phân song song

- Cộng những số có 2 hoặc nhiều bit
 - Cộng từng cặp bit bình thường
 - Nhưng ở vị trí cặp bit i, có thể có carry-in từ bit i-1



Bộ cộng toàn phần (FA)

- 3 ngõ vào (2 ngõ vào cho 2 số 1-bit cần tính tổng,
 và 1 ngõ vào cho số nhớ đầu vào (carry-in))
- 2 ngõ ra (1 ngõ ra cho tổng và 1 cho số nhớ đầu ra (carry-out))




Bảng sự thật


Augend bit input	Addend bit input	Carry bit input	Sum bit output	Carry bit output
Α	В	CIN	S	C _{OUT}
0	0	0		
0	0	1	1/1951	V-00
0	1	0		
0	1	1	5.62 H	
1	0	0		
1	0	1	632	1.8
1	1	0		
1	1	1	78 1	E 85

Bảng sự thật

Augend bit input	Addend bit input	Carry bit input	Sum bit output	Carry bit output
Α	В	C _{IN}	S	C _{OUT}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



$$S_i = x_i \oplus y_i \oplus c_i$$




$$c_{i+1} = x_i y_i + x_i c_i + y_i c_i$$

$$c_i = c_{IN} \qquad c_{i+1} = c_{OUT}$$


$$S_i = x_i \oplus y_i \oplus c_i$$

$$c_{i+1} = x_i y_i + x_i c_i + y_i c_i \quad c_i = c_{IN}$$


$$c_{i+1} = c_{OUT}$$



Sơ đồ mạch





Ký hiệu



Ký hiệu khác

Sử dụng lại HA






Sơ đồ mạch FA sử dụng lại HA

11

10

Mạch cộng Carry Ripple (CR)


 Sơ đồ biểu diễn mạch cộng 4 bit song song sử dụng full adder



Mạch cộng Carry Ripple

- Mạch FA bắt đầu với việc cộng các cặp bit từ LSB đến MSB
 - Nếu carry xuất hiện ở vị trí bit i, nó được cộng thêm vào phép cộng ở vị trí bit thứ i+1
- Việc kết hợp như vậy thường được gọi là mạch cộng Carry-Ripple
 - vì carry được "ripple" từ FA này sang các FA kế tiếp
 - Tốc độ phép cộng bị giới hạn bởi quá trình truyền số nhớ

Mạch cộng Carry Ripple



- Mỗi FA có một khoảng trễ (delay), giả sử là Δt
- Độ trễ phụ thuộc vào số lượng bit
 - Carry-out ở FA đầu tiên C₁ có được sau Δt
 - Carry-out ở FA đầu tiên C₂ có được sau 2∆t
 - $=> C_n$ được tính toán sau $\mathbf{n}\Delta t$

Mô hình carry look ahead (CLA) thường được sử dụng để cải thiện tốc độ




2. Mạch cộng nhìn trước số nhớ Carry Look-Ahead (CLA) Adder

Hiệu năng

- Tốc độ của mạch bị giới hạn bởi độ trễ lớn nhất dọc theo đường nối trong mạch
 - Độ trễ lớn nhất được gọi là critical-path-delay
 - Đường nối gây ra độ trễ đó gọi là critical path

- Cải thiện tốc độ mạch cộng bằng cách
 - Tại mỗi tầng (stage), ta sẽ xác định nhanh giá trị
 carry-in ở tầng cộng trước đó sẽ có giá trị 0 hay 1
- → giảm critical-path-delay



- Hàm xác định carry-out ở lần cộng thứ i $c_{i+1} = x_i y_i + x_i c_i + y_i c_i = x_i y_i + (x_i + y_i) c_i$
- Đặt $g_i = x_i y_i$ và $p_i = x_i + y_i = c_{i+1} = g_i + p_i c_i$
 - $ightharpoonup g_i = 1$ khi cả x_i và y_i đều bằng 1, không quan tâm c_i
 - ❖ g được gọi là hàm generate, vì carry-out luôn được generate ra khi g=1
 - $ho_i = 1$ khi $x_i = 1$ hoặc $y_i = 1$; carry-out $= c_i$
 - p được gọi là hàm propagate, vì carry-in = 1 được propagate (truyền) ở tầng cộng thứ i

Xác định carry-out của mạch cộng n bit

$$\begin{aligned} c_n &= g_{n-1} + p_{n-1} c_{n-1} \\ \text{M\`a} & c_{n-1} = g_{n-2} + p_{n-2} c_{n-2} \\ \\ c_n &= g_{n-1} + p_{n-1} (g_{n-2} + p_{n-2} c_{n-2}) \\ \\ c_n &= g_{n-1} + p_{n-1} g_{n-2} + p_{n-1} p_{n-2} c_{n-2} \end{aligned}$$

Tiếp tục khai triển đến lần cộng đầu tiên

$$c_{n} = g_{n-1} + p_{n-1}g_{n-2} + p_{n-1}p_{n-2}g_{n-3} + \dots + p_{n-1}p_{n-2} \dots p_{1}g_{0} + p_{n-1}p_{n-2} \dots p_{1}p_{0}c_{0}$$

Số nhớ sinh ra ở lần cộng thứ n-2 và được truyền qua các lần cộng còn lại

 $c_{n} = g_{n-1} + p_{n-1}g_{n-2} + p_{n-1}p_{n-2}g_{n-3} + \dots + p_{n-1}p_{n-2} \dots p_{1}g_{0} + p_{n-1}p_{n-2} \dots p_{1}p_{0}c_{0}$

Số nhớ sinh ra ở lần cộng cuối cùng

> Số nhớ sinh ra ở lần cộng thứ n-3 và được truyền qua các lần cộng còn lại

Số nhớ sinh ra ở lần cộng thứ 1 và được truyền qua các lần cộng còn lại

Số nhớ đầu vào c_0 được truyền qua tất cả các lần cộng

• Ví dụ: Trường hợp cộng 4 bit


$$C_1 = G_0 + P_0.C_0$$

$$C_2 = G_1 + P_1.G_0 + P_1.P_0.C_0$$

$$C_3 = G_2 + P_2.G_1 + P_2.P_1.G_0 + P_2.P_1.P_0.C_0$$

$$C_4 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 P_2 \cdot P_1 \cdot G_0 + P_3 P_2 \cdot P_1 \cdot P_0 \cdot C_0$$

Mạch cộng Carry Ripple - critical path



Tổng quát, độ trễ **2n+1** cổng đối với mạch cộng Carry Ripple **n-bit**

Mạch cộng CLA - critical path

$$C_1 = G_0 + P_0.C_0$$

 $C_2 = G_1 + P_1.G_0 + P_1.P_0.C_0$


Độ trễ 3 cổng đối với C₁

Độ trễ 3 cổng đối với C₂


Độ trễ 3 cổng đối với C_n

Độ trễ tổng cộng cho mạch cộng CLA n-bit là độ trễ 4 cổng

- gi, pi: độ trễ 1 cổng
- Ci: độ trễ 2 cổng
- Độ trễ 1 cộng còn lại là do tính tổng s



Mạch cộng CLA



Cấu trúc của một tầng của mạch cộng CLA

Giới hạn của mạch cộng CLA

Biểu thức tính carry trong mạch cộng CLA

$$\mathbf{c_n} = \mathbf{g_{n-1}} + \mathbf{p_{n-1}} \mathbf{g_{n-2}} + \mathbf{p_{n-1}} \mathbf{p_{n-2}} \mathbf{g_{n-3}} + \dots + \mathbf{p_{n-1}} \mathbf{p_{n-2}} \dots \mathbf{p_1} \mathbf{g_0} + \mathbf{p_{n-1}} \mathbf{p_{n-2}} \dots \mathbf{p_1} \mathbf{p_0} \mathbf{c_0}$$

CLA là giải pháp tốc độ cao (2 level AND-OR)

Độ phức tạp tăng lên nhanh chóng khi n lớn

 Vấn đề Fan-in có thể hạn chế tốc độ của mạch cộng CLA




3 Adder/ Subtractor


Mạch cộng/ trừ

• X,Y là 2 số không dấu n-bit

Phép cộng: S = X + Y




Phép trừ: D = X - Y= X + (-Y)= X + (Bù 2 của Y)= X + (Bù 1 của Y) + 1= X + Y' + 1




Mạch trừ

 Mạch cộng Carry Ripple có thể được dùng để xây dựng mạch trừ Carry Ripple bằng cách đảo Y và đặt số nhớ đầu tiên là 1



Tràn (Arithmetic Overflow)

- Overflow là khi kết quả của phép toán vượt quá số bit biểu diễn phần giá trị
 - n bit biểu diễn được số từ -2^{n-1} đến $+2^{n-1}-1$
 - Overflow luôn luôn cho ra 1 kết quả sai



=> Mạch để xác định có overflow hay không

Ví dụ về arithmetic overflow

• Với số 4 bit, 3 bit giá trị và 1 bit dấu

Overflow không xuất hiện khi cộng 2 số trái dấu

Arithmetic overflow

 Overflow có thể phát hiện được (từ ví dụ ở slide trước)

Overflow =
$$c_3\overline{c_4} + \overline{c_3}c_4$$

Overflow = $c_3 \oplus c_4$

Với n bit

Overflow =
$$c_{n-1} \oplus c_n$$

 Mạch cộng/ trừ có thể bổ sung mạch kiểm tra overflow với 1 cổng XOR


Ví dụ

- Thiết kế một mạch cộng/ trừ với 2 ngõ điều khiển ADD và SUB
 - ADD = 1: mạch cộng 2 số trong 2 thanh ghi A và B
 - SUB = 1: mạch thực hiện phép trừ số B-A

Chú ý:

Trong một lúc chỉ một trong hai ngõ ADD, SUB bằng 1

Ví dụ





4 Arithmetic Logic Unit (ALU)

ALU

- ALUs có thể thực thi nhiều toán tử và hàm logic khác nhau
 - Các toán tử và hàm được xác định bởi một mã ngõ vào

74x381				
5 6 7 15 3 4 1 2 19 18 17	S0 S1 S2 CIN A0 B0 A1 B1 A2 B2 A3 B3	G P F0 F1 F2	9 11 12	
			l	

Inputs		S	
S2	S 1	S0	Function
0	0	0	F = 0000
0	0	1	F = B - A - 1 + Cin
0	1	0	F = A - B - 1 + Cin
0	1	1	F = A + B + Cin
1	0	0	F = A B
1	0	1	F = A + B
1	1	0	F = A * B
1	1	1	F = 1111



Any question?