


□Chi tiết của từng cổng

- Keep gate / Forget gate
 - Chịu trách nhiệm duy trì dữ liệu trong Information cell.
 - Nó nhận được cùng một dữ liệu đầu vào và trạng thái của mạng, và sau đó nó tính toán số lượng dữ liệu hiện tại cần được ghi nhớ.









Write gate/ Input gate

- Có trách nhiệm nhập dữ liệu mới vào ô nhớ.
- Giống như Keep gate, nó nhận được cùng một dữ liệu đầu vào và trạng thái như RN.
- Tuy nhiên, nó cũng nhận được dữ liệu đầu ra của RN từ bước thời gian gần nhất.
- Write gate sử dụng các input để xác định lượng dữ liệu đầu ra sẽ được ghi vào information cell.





$$i_t = \sigma \left(W_i \cdot [h_{t-1}, x_t] + b_i \right)$$

$$\tilde{C}_t = \tanh(W_C \cdot [h_{t-1}, x_t] + b_C)$$






Read gate/ Output gate

- Giống như các cổng khác, nó nhận được các input và trạng thái từ mạng.
- Read Gate đọc một giá trị từ infromation cell và giá trị này được hiểu là tín hiệu giữa -1 và 1.
- Dữ liệu đầu vào và trạng thái sau đó được sử dụng để xác định lượng tín hiệu sẽ được gửi đến RN.







Read gate



$$C_t = f_t * C_{t-1} + i_t * \tilde{C}_t$$






$$o_t = \sigma (W_o [h_{t-1}, x_t] + b_o)$$
$$h_t = o_t * \tanh (C_t)$$






$$f_t = \sigma\left(W_f \cdot [h_{t-1}, x_t] + b_f\right)$$



previous cell state
forget gate output


 $i_t = \sigma \left(W_i \cdot [h_{t-1}, x_t] + b_i \right)$ $\tilde{C}_t = \tanh(W_C \cdot [h_{t-1}, x_t] + b_C)$



- c. previous cell state
- forget gate output
- input gate output
- candidate

- $C_t = f_t * C_{t-1} + i_t * \tilde{C}_t$
- $o_t = \sigma \left(W_o \left[h_{t-1}, x_t \right] + b_o \right)$

$$h_t = o_t * \tanh(C_t)$$



- C₁₋₁ previous cell state
- forget gate output
- input gate output
- č_t candidate
- new cell state
- output gate output
- h hidden state

