



DEVAIS SISTEM TELEKOMUNIKASI

**Ultra-Low Power 900 MHz IF LNA Using Bias Optimization
and Inductive Source Degeneration**

Anggota Kelompok :

- **Anindya Putri Defana (2306238826)**
- **Annisa Sheryl Tabina (2306266716)**
- **Drina Shahada (2306247383)**

DEPARTEMEN TEKNIK ELEKTRO

FAKULTAS TEKNIK UNIVERSITAS INDONESIA

PROGRAM STUDI TEKNIK ELEKTRO

DEPOK

Mei 2026

ABSTRAK

Perkembangan perangkat wearable, Internet of Things (IoT), dan sistem komunikasi berdaya rendah meningkatkan kebutuhan terhadap RF receiver yang mampu bekerja dengan konsumsi daya rendah tanpa mengorbankan performa noise dan sensitivitas. Low Noise Amplifier (LNA) merupakan blok awal pada receiver yang berperan penting dalam memperkuat sinyal lemah serta menentukan performa sistem secara keseluruhan, terutama pada parameter gain, noise figure, linearitas, stabilitas, dan konsumsi daya.

Penelitian ini membahas pengembangan desain dual-stage inverter-based intermediate frequency LNA pada frekuensi 900 MHz berdasarkan desain referensi ultra-low power. Modifikasi dilakukan dengan menurunkan nilai V_{bias} pada kedua stage menjadi 0.26 V serta menerapkan inductive source degeneration melalui optimasi nilai induktor $L_3 = 18$ nH dan $L_4 = 16$ nH. Hasil simulasi menunjukkan bahwa improved schematic mampu mempertahankan gain sebesar 12.207 dB, memperbaiki input matching dengan $S_{11} = -26.703$ dB, memperbaiki output matching dengan $S_{22} = -21.482$ dB, menurunkan noise figure menjadi 0.520 dB, meningkatkan linearitas dengan $IIP_3 = -12.496$ dBm, serta menjaga stabilitas rangkaian dengan $K = 5.647$. Namun, konsumsi daya meningkat dari 114.3 μ W menjadi 159.306 μ W dan nilai S_{12} mengalami degradasi menjadi -33.731 dB. Dengan demikian, desain yang diusulkan berhasil meningkatkan sebagian besar performa RF utama, tetapi masih memiliki trade-off pada efisiensi daya dan reverse isolation.

Kata Kunci : Low Noise Amplifier, IF LNA, Inverter-Based LNA, Inductive Source Degeneration, Bias Optimization, Ultra-Low Power, RF Receiver, 900 MHz

ABSTRACT

The development of wearable devices, Internet of Things (IoT), and low-power communication systems has increased the need for RF receivers that can operate with low power consumption without compromising noise performance and sensitivity. A Low Noise Amplifier (LNA) is the first block in a receiver and plays an important role in amplifying weak signals while determining the overall system performance, particularly in terms of gain, noise figure, linearity, stability, and power consumption.

This paper discusses the development of a dual-stage inverter-based intermediate frequency LNA operating at 900 MHz based on an ultra-low-power reference design. The proposed modification is carried out by reducing the V_{bias} of both stages to 0.26 V and applying inductive source degeneration through the optimization of inductor values, namely $L_3 = 18$ nH and $L_4 = 16$ nH. Simulation results show that the improved schematic is able to maintain a gain of 12.207 dB, improve input matching with $S_{11} = -26.703$ dB, improve output matching with $S_{22} = -21.482$ dB, reduce the noise figure to 0.520 dB, improve linearity with $IIP_3 = -12.496$ dBm, and maintain circuit stability with $K = 5.647$. However, the power consumption increases from 114.3 μ W to 159.306 μ W, while S_{12} degrades to -33.731 dB. Therefore, the proposed design successfully improves most of the main RF performance parameters, although it still presents trade-offs in power efficiency and reverse isolation.

Keywords : Low Noise Amplifier, IF LNA, Inverter-Based LNA, Inductive Source Degeneration, Bias Optimization, Ultra-Low Power, RF Receiver, 900 MHz.

DAFTAR ISI

ABSTRAK.....	1
ABSTRACT.....	2
DAFTAR ISI.....	3
DAFTAR GAMBAR.....	5
BAB 1	
PENDAHULUAN.....	1
1.1 Latar Belakang.....	1
1.2 Permasalahan Desain Referensi.....	2
1.3 Usulan Perancangan.....	3
1.4 Tujuan dan Batasan Makalah.....	4
1.4.1 Tujuan.....	4
1.4.2 Batasan Masalah.....	4
BAB 2	
DASAR TEORI.....	6
2.1. Low Noise Amplifier pada RF Receiver.....	6
2.1.1. Peran LNA pada sistem RF Receiver.....	6
2.1.2. Parameter Utama Performa LNA.....	7
2.1.3. Trade-Off Ultra Low Power LNA.....	8
2.2. Inverter-Based Low Noise Amplifier.....	9
2.2.1. Struktur Dasar Inverter-Based LNA.....	9
2.2.2. Prinsip Kerja Inverter-Based LNA.....	10
2.2.3. Keunggulan dan Kelemahan Inverter-Based LNA.....	11
2.3. Induktor.....	12
2.3.1 Matching Network pada Rangkaian RF.....	12
2.3.3 Bias Optimization pada LNA.....	14
2.3.4 Keterkaitan Matching Network dan Bias Optimization.....	15
2.4. Inductive Source Degeneration.....	16
2.4.1 Konsep Dasar Inductive Source Degeneration.....	16
2.4.2 Pengaruh terhadap Impedansi Input dan Matching.....	17
2.4.3 Pengaruh terhadap Linearitas, Stabilitas, dan Noise.....	19
2.4.4 Trade-off Penggunaan Inductive Source Degeneration.....	20
BAB 3	
PERANCANGAN RANGKAIAN RF.....	22
3.1. Desain Rancangan RF Referensi pada Paper.....	22
3.1.1. \Deskripsi Rangkaian dan Spesifikasi Komponen Referensi.....	22
3.1.2. Hasil Simulasi.....	24
3.2. Desain Rancangan RF Referensi pada ADS.....	27
3.2.1. Realisasi dan Penyesuaian Rangkaian Referensi pada ADS.....	27

3.2.2. Hasil Simulasi.....	29
3.3. Desain Rangkaian RF yang Diusulkan.....	31
3.3.1 Konsep Pengembangan Rangkaian.....	31
3.3.2 Arah Optimasi dan Target Perbaikan.....	33
3.4. Metode Simulasi.....	34
3.4.1. Konfigurasi dan Parameter Simulasi.....	34
3.4.2. Prosedur Evaluasi Simulasi.....	35
BAB 4	
HASIL SIMULASI DAN ANALISIS.....	36
4.1. Hasil Simulasi Rangkaian Skematik dan Analisis Performa RF.....	36
4.1.1. Rangkaian Improved Schematic.....	36
4.1.2. Hasil Simulasi & Analisis Gain S21.....	37
4.1.3. Hasil Simulasi & Analisis Input dan Output Matching (S11 & S22).....	38
4.1.4. Hasil Simulasi & Analisis Reverse Isolation (S12).....	39
4.1.5. Hasil Simulasi & Analisis Noise Figure.....	40
4.1.6. Hasil Simulasi & Analisis Linearitas IIP3.....	41
4.1.7. Hasil Simulasi & Analisis Stability Factor (K).....	42
4.1.8. Hasil Simulasi & Analisis Power Consumption.....	42
4.2. Analisis Trade-off Desain.....	43
4.2.1. Perbandingan Performa Desain Referensi dan Improved Schematic	43
4.2.2. Parameter yang Mengalami Peningkatan.....	44
4.2.3. Parameter yang Mengalami Penurunan.....	45
4.2.4. Evaluasi Keberhasilan Improvement.....	45
BAB 5	
KESIMPULAN.....	46
5.1. Kesimpulan.....	46
5.2. Saran.....	47

DAFTAR GAMBAR

Gambar 2.1. Posisi LNA sebagai blok awal pada RF receiver.....	6
Gambar 2.2 Inverter-Based LNA.....	9
Gambar 2.3. L-Match Impedance Matching Circuit.....	12
Gambar 2.4. Contoh konfigurasi impedance matching network.....	14
Gambar 2.5. Contoh biasing circuit pada LNA menggunakan bias tee.....	15
Gambar 2.6. Contoh inductively-degenerated cascode LNA.....	17
Gambar 2.7. Schematic and small-signal equivalent circuit.....	19
Gambar 2.8. Cascode LNA dengan inductive source degeneration.....	20
Gambar 3.1 Skematik Rangkaian Referensi Paper.....	23
Gambar 3.2 Hasil simulasi pre-layout dan post-layout pada paper.....	25
Gambar 3.3 Stability factor Kf dan B1f post-layout pada paper.....	26
Gambar 3.4 Rangkaian RF referensi pada ADS.....	28
Gambar 3.5 Hasil simulasi S-parameter rangkaian referensi pada ADS.....	29
Gambar 3.6 Hasil simulasi noise figure dan stability factor pada ADS.....	30
Gambar 3.7 Hasil simulasi IIP3, OIP3, dan power dissipation pada ADS.....	30
Gambar 3.8 Ilustrasi konsep inductive source degeneration pada transistor.....	33
Gambar 3.9 Test bench simulasi LNA pada paper.....	34
Gambar 4.1 Improved ADS Schematic.....	37
Gambar 4.2 Hasil Simulasi S-Parameter.....	38
Gambar 4.3 Hasil Simulasi S-Parameter.....	39
Gambar 4.4 Hasil Simulasi S-Parameter.....	40
Gambar 4.5 Hasil Simulasi plot noise figure.....	41
Gambar 4.6 Hasil Harmonic balance (IIP3).....	42
Gambar 4.7 Hasil simulasi plot stability factor K.....	43
Gambar 3.7 Hasil Simulasi Power Consumption.....	44

DAFTAR TABEL

Tabel 3.1 Spesifikasi Komponen Rangkaian paper.....	24
Tabel 3.2 Perbandingan hasil performa pre-layout dan post-layout.....	27
Tabel 3.3 Perbandingan hasil ADS referensi dan post-layout.....	31
Tabel 4.1 Comparison between reference pre-layout result and improved schematic performance.....	45

BAB 1

PENDAHULUAN

1.1 Latar Belakang

Perkembangan Internet of Things (IoT), wearable device, dan sistem komunikasi nirkabel meningkatkan kebutuhan terhadap receiver RF dengan konsumsi daya rendah dan performa noise yang baik. Salah satu blok terpenting pada receiver RF adalah Low Noise Amplifier (LNA), yang berfungsi memperkuat sinyal lemah pada tahap awal penerimaan sehingga sangat mempengaruhi gain, noise figure (NF), linearitas, dan sensitivitas sistem.

Berbagai topologi LNA telah dikembangkan untuk aplikasi ultra-low-power, salah satunya inverter-based LNA yang mampu menghasilkan penguatan tinggi dengan konsumsi daya rendah melalui penggunaan pasangan transistor CMOS komplementer. Penelitian sebelumnya [1] merancang dual-stage inverter-based IF LNA 900 MHz berbasis TSMC CMOS 40 nm dengan konsumsi daya 112.9 μ W, gain 10.2 dB, dan noise figure 4.66 dB.

Meskipun desain tersebut telah menunjukkan performa low-power yang baik, masih terdapat peluang optimasi pada parameter noise figure, linearitas, dan efisiensi daya. Selain itu, peningkatan gain yang terlalu tinggi dapat menurunkan linearitas, sedangkan penurunan konsumsi daya secara agresif dapat memperburuk performa noise dan stabilitas rangkaian.

Pada penelitian ini dilakukan optimasi terhadap desain referensi melalui penurunan tegangan bias pada kedua stage serta penerapan inductive source degeneration. Pendekatan tersebut digunakan untuk menekan konsumsi daya, meningkatkan stabilitas dan linearitas, serta memperbaiki input matching tanpa mengubah arsitektur utama dual-stage IF LNA. Optimasi dilakukan untuk memperoleh trade-off performa yang lebih baik antara gain, noise figure, linearitas, stabilitas, dan konsumsi daya pada IF LNA 900 MHz untuk aplikasi wearable dan ultra-low-power RF receiver.

1.2 Permasalahan Desain Referensi

Desain referensi yang digunakan dalam makalah ini adalah dual-stage inverter-based IF LNA 900 MHz untuk aplikasi low-power RF receiver. Rangkaian ini dirancang untuk memperoleh keseimbangan antara penguatan, noise figure, stabilitas, dan konsumsi daya. Beberapa permasalahan utama pada desain referensi dapat dirangkum sebagai berikut.

1. Noise figure masih dapat diturunkan

Nilai noise figure 4.66 dB masih cukup baik untuk IF LNA, tetapi belum optimal untuk meningkatkan sensitivitas receiver. Karena LNA berada pada tahap awal penerimaan sinyal, noise yang muncul pada blok ini akan memengaruhi performa sistem secara keseluruhan.

2. Linearitas rangkaian masih terbatas

Nilai IIP3 sebesar -17.21 dBm menunjukkan bahwa kemampuan rangkaian dalam menangani sinyal input besar atau interferer masih terbatas. Linearitas yang rendah dapat menyebabkan distorsi intermodulasi, terutama ketika sinyal RF bercampur dengan gangguan dari kanal lain.

3. Output matching masih berpeluang diperbaiki

Nilai S22 sebesar -14.92 dB menunjukkan bahwa pencocokan impedansi pada sisi output belum sebaik input matching. Sementara itu, S11 sebesar -24.18 dB menunjukkan input matching sudah relatif baik. Dengan demikian, evaluasi lebih diarahkan pada peningkatan output matching dan keseimbangan parameter lainnya.

4. Performa menurun setelah efek parasitik diperhitungkan

Hasil post-layout menunjukkan adanya degradasi performa dibandingkan kondisi pre-layout. Gain mengalami penurunan, noise figure memburuk, dan linearitas tetap menjadi keterbatasan. Hal ini menunjukkan bahwa performa LNA tidak hanya dipengaruhi oleh topologi rangkaian, tetapi juga oleh parasitik komponen, layout, dan interkoneksi pada frekuensi RF.

5. Konsumsi daya rendah perlu tetap dipertahankan

Nilai power consumption 112.9 μ W merupakan keunggulan utama desain referensi karena termasuk kategori ultra-low power. Namun, pada desain LNA,

peningkatan gain, penurunan noise figure, perbaikan matching, dan peningkatan linearitas sering menimbulkan trade-off terhadap konsumsi daya dan kompleksitas rangkaian.

Dengan demikian, desain referensi sudah memenuhi fungsi dasar sebagai IF LNA berdaya rendah, tetapi masih memiliki ruang perbaikan pada noise figure, linearitas, output matching, serta ketahanan performa terhadap efek parasitik post-layout. Permasalahan tersebut menjadi dasar evaluasi sebelum membahas rancangan yang dikembangkan pada subbab berikutnya.

1.3 Usulan Perancangan

Berdasarkan permasalahan pada desain referensi, makalah ini mengusulkan pengembangan rangkaian dual-stage inverter-based IF LNA 900 MHz dengan tetap mempertahankan arsitektur utama dari rangkaian awal. Perancangan tidak difokuskan pada perubahan topologi secara menyeluruh, tetapi pada optimasi beberapa parameter yang berpengaruh terhadap performa RF, terutama noise figure, matching, linearitas, stabilitas, dan konsumsi daya.

Usulan perancangan dilakukan melalui dua modifikasi utama, yaitu:

1. Penurunan tegangan bias pada kedua stage

Nilai V_{bias} pada kedua stage diturunkan menjadi 0.26 V. Modifikasi ini bertujuan untuk mengatur titik kerja transistor agar rangkaian tetap sesuai dengan karakteristik ultra-low power. Namun, karena perubahan bias dapat memengaruhi gain, noise, dan matching, penyesuaian parameter rangkaian tetap diperlukan agar performa RF tidak menurun secara signifikan.

2. Penerapan inductive source degeneration

Modifikasi berikutnya adalah penambahan induktor pada terminal source transistor. Teknik ini digunakan untuk membantu meningkatkan linearitas, stabilitas, dan pencocokan impedansi. Pada rancangan yang diusulkan, nilai induktor hasil optimasi adalah $L_3 = 18$ nH dan $L_4 = 16$ nH.

Secara umum, rancangan yang diusulkan tetap mengacu pada desain referensi, tetapi dilakukan penyesuaian pada bias dan elemen source degeneration untuk memperoleh

trade-off performa yang lebih baik. Perubahan ini diharapkan dapat memperbaiki beberapa parameter utama LNA, khususnya input/output matching, noise figure, linearitas, dan stabilitas, tanpa menghilangkan karakteristik low-power dari desain awal.

1.4 Tujuan dan Batasan Makalah

1.4.1 Tujuan

Tujuan dari makalah ini adalah sebagai berikut:

1. Mengevaluasi desain referensi IF LNA 900 MHz
2. Mengidentifikasi parameter yang masih dapat diperbaiki
3. Mengusulkan pengembangan rangkaian RF
4. Menganalisis hasil simulasi rangkaian usula
5. Menilai keberhasilan dan trade-off desain usulan

1.4.2 Batasan Masalah

Agar pembahasan lebih fokus, makalah ini memiliki beberapa batasan sebagai berikut:

1. **Frekuensi kerja difokuskan pada 900 MHz**
Analisis hanya dilakukan pada rangkaian intermediate frequency LNA dengan frekuensi kerja utama 900 MHz.
2. **Topologi utama tidak diubah secara menyeluruh**
Rangkaian yang dianalisis tetap berbasis dual-stage inverter-based LNA, sehingga perubahan hanya difokuskan pada optimasi bias dan penambahan elemen source degeneration.
3. **Analisis dilakukan pada level simulasi skematik**
Pembahasan difokuskan pada hasil simulasi rangkaian skematik, bukan pada fabrikasi chip atau pengujian hardware.
4. **Parameter performa dibatasi pada parameter RF utama**
Parameter yang dianalisis meliputi gain S21, input matching S11, output matching S22, reverse isolation S12, noise figure, IIP3, stability factor K, dan power dissipation.
5. **Efek post-layout belum menjadi fokus utama**
Pengaruh parasitik layout, area chip, dan proses fabrikasi hanya dibahas

sebagai keterbatasan dan saran pengembangan, bukan sebagai analisis utama.

6. **Perbandingan dilakukan terhadap desain referensi**

Hasil improved schematic dibandingkan dengan parameter desain referensi untuk melihat peningkatan performa maupun trade-off yang muncul.

1.5 Sistematika Penulisan

Makalah ini disusun ke dalam lima bab utama agar pembahasan lebih terarah dan sistematis.

BAB 1 PENDAHULUAN membahas latar belakang perancangan, permasalahan pada desain referensi, usulan pengembangan rangkaian, tujuan, batasan, serta sistematika penulisan makalah.

BAB 2 DASAR TEORI menjelaskan teori pendukung yang berkaitan dengan Low Noise Amplifier, parameter performa LNA, inverter-based LNA, matching network, bias optimization, dan inductive source degeneration.

BAB 3 PERANCANGAN RANGKAIAN RF membahas desain rangkaian referensi, evaluasi awal, rancangan rangkaian yang diusulkan, serta metode simulasi yang digunakan.

BAB 4 HASIL DAN ANALISIS SIMULASI menyajikan hasil simulasi rangkaian skematik, perbandingan performa antara desain referensi dan desain usulan, serta analisis kritis terhadap parameter yang meningkat maupun yang masih menjadi trade-off.

BAB 5 KESIMPULAN DAN SARAN berisi kesimpulan dari hasil perancangan dan simulasi, serta saran pengembangan untuk optimasi lebih lanjut.


BAB 2

DASAR TEORI

2.1. Low Noise Amplifier pada RF Receiver

2.1.1. Peran LNA pada sistem RF Receiver

Low Noise Amplifier (LNA) merupakan salah satu blok utama pada sistem **Radio Frequency (RF) receiver**. LNA umumnya ditempatkan pada tahap awal setelah antenna atau filter masukan. Posisi ini membuat LNA berperan penting dalam memperkuat sinyal RF yang masih sangat lemah sebelum diproses oleh blok berikutnya, seperti mixer, intermediate frequency stage, atau baseband processing.



Gambar 2.1. Posisi LNA sebagai blok awal pada RF receiver

Pada sistem komunikasi nirkabel, sinyal yang diterima antenna biasanya memiliki level daya kecil karena mengalami redaman selama proses propagasi. Selain itu, sinyal tersebut juga dapat bercampur dengan noise dan interferensi dari lingkungan. Oleh karena itu, sinyal perlu diperkuat sejak tahap awal agar tetap dapat diproses dengan baik oleh receiver.

LNA tidak hanya berfungsi sebagai penguat sinyal, tetapi juga sebagai blok yang menentukan kualitas awal sinyal pada sistem penerima. Karena berada pada bagian depan receiver, performa LNA sangat memengaruhi sensitivitas sistem secara keseluruhan. Dalam referensi desain yang digunakan, LNA dijelaskan sebagai blok awal receiver RF yang menentukan noise figure dan sensitivitas sistem, terutama untuk aplikasi wearable, IoT, dan wireless sensor system.

2.1.2. Parameter Utama Performa LNA

Performa LNA tidak dapat dinilai hanya dari besar penguatan sinyal. Dalam sistem RF, LNA harus mampu menghasilkan penguatan yang cukup, menjaga noise tetap rendah, memiliki pencocokan impedansi yang baik, bekerja secara linear, stabil, serta efisien dari sisi konsumsi daya. Oleh karena itu, beberapa parameter utama perlu digunakan dalam evaluasi desain.

Parameter utama pada LNA meliputi:

1. **Gain atau S_{21}**

Gain menunjukkan kemampuan LNA dalam memperkuat sinyal dari input menuju output. Pada analisis S-parameter, gain umumnya direpresentasikan oleh S_{21} . Nilai S_{21} yang cukup diperlukan agar sinyal lemah dari antena dapat diperkuat sebelum masuk ke tahap berikutnya.

2. **Noise Figure atau NF**

Noise figure menunjukkan besarnya noise tambahan yang diberikan oleh rangkaian. Nilai NF yang rendah sangat penting karena LNA berada pada tahap awal receiver. Noise yang muncul pada stage pertama akan sangat memengaruhi noise total sistem.

3. **Input dan output matching atau S_{11} dan S_{22}**

S_{11} menunjukkan kualitas pencocokan impedansi pada sisi input, sedangkan S_{22} menunjukkan pencocokan impedansi pada sisi output. Nilai S_{11} dan S_{22} yang semakin negatif menunjukkan refleksi sinyal yang semakin kecil, sehingga transfer sinyal menjadi lebih baik.

4. **Reverse isolation atau S_{12}**

S_{12} menunjukkan kebocoran sinyal dari output kembali ke input. Nilai S_{12} yang kecil diperlukan untuk mengurangi umpan balik yang tidak diinginkan dan menjaga kestabilan rangkaian.

5. **Linearitas atau IIP3**

Linearitas menunjukkan kemampuan rangkaian mempertahankan bentuk sinyal tanpa distorsi berlebihan. Salah satu parameter yang digunakan adalah **Input Third-Order Intercept Point (IIP3)**. Nilai IIP3 yang lebih

tinggi menunjukkan bahwa rangkaian lebih mampu menangani sinyal besar atau interferer.

6. **Stability factor atau K**

Stabilitas menunjukkan kemampuan rangkaian untuk bekerja tanpa mengalami osilasi. Pada desain RF, rangkaian umumnya dinilai stabil apabila memiliki $K > 1$ pada rentang frekuensi yang dianalisis.

7. **Power dissipation**

Power dissipation menunjukkan konsumsi daya DC dari rangkaian. Parameter ini penting pada LNA untuk aplikasi wearable, IoT, biomedical, dan portable receiver karena perangkat tersebut umumnya menggunakan sumber daya terbatas.

2.1.3. Trade-Off Ultra Low Power LNA

Desain LNA berdaya rendah memiliki tantangan karena setiap parameter saling memengaruhi. Peningkatan gain dapat membantu memperkuat sinyal lemah, tetapi gain yang terlalu tinggi dapat menurunkan linearitas dan meningkatkan risiko distorsi. Sebaliknya, penurunan konsumsi daya dapat mendukung efisiensi energi, tetapi dapat menurunkan arus kerja transistor sehingga memengaruhi transkonduktansi, gain, noise figure, dan stabilitas rangkaian.

Beberapa trade-off utama dalam desain LNA adalah sebagai berikut:

- **Gain vs linearitas**

Gain yang terlalu tinggi dapat memperbesar distorsi nonlinear, sehingga linearitas perlu tetap diperhatikan.

- **Power consumption vs noise figure**

Konsumsi daya rendah biasanya dicapai dengan menurunkan arus kerja, tetapi hal ini dapat memperburuk performa noise jika tidak diimbangi dengan optimasi rangkaian.

- **Matching vs bandwidth**

Matching yang sangat baik pada satu frekuensi dapat membuat respons rangkaian menjadi lebih sempit, sehingga perlu disesuaikan dengan frekuensi kerja yang ditargetkan.

- **Stabilitas vs penguatan**

Penguatan yang tinggi harus tetap dikontrol agar rangkaian tidak mengalami osilasi.


- **Performa RF vs efisiensi daya**

Peningkatan performa RF sering membutuhkan penyesuaian bias atau komponen tambahan, yang dapat memengaruhi konsumsi daya dan kompleksitas rangkaian.

2.2. Inverter-Based Low Noise Amplifier

2.2.1. Struktur Dasar Inverter-Based LNA

Inverter-based LNA merupakan salah satu topologi low noise amplifier yang menggunakan pasangan transistor NMOS dan PMOS seperti pada inverter CMOS, namun dioperasikan sebagai penguat sinyal RF. Pada topologi ini, transistor NMOS dan PMOS bekerja secara bersamaan untuk memperkuat sinyal input sehingga menghasilkan efisiensi daya yang lebih baik dibandingkan beberapa topologi konvensional.



Gambar 2.2 Inverter-Based LNA

Struktur dasar inverter-based LNA terdiri dari transistor PMOS yang terhubung ke tegangan supply (V_{DD}) dan transistor NMOS yang terhubung ke ground. Sinyal input diberikan pada gate kedua transistor, sedangkan

sinyal output diambil pada node drain yang terhubung bersama. Dengan konfigurasi ini, kontribusi transkonduktansi dari NMOS dan PMOS dapat dijumlahkan sehingga gain penguat meningkat.

Topologi inverter-based banyak digunakan pada desain ultra-low-power RF receiver karena mampu menghasilkan gain yang cukup tinggi dengan konsumsi daya rendah serta area chip yang relatif kecil. Selain itu, struktur rangkaian yang sederhana membuat topologi ini cocok untuk implementasi pada teknologi CMOS modern seperti CMOS 40 nm.

2.2.2. Prinsip Kerja Inverter-Based LNA

Prinsip kerja inverter-based LNA memanfaatkan pasangan transistor NMOS dan PMOS yang aktif secara bersamaan untuk memperkuat sinyal RF. Ketika sinyal input diberikan pada gate transistor, perubahan tegangan input akan menghasilkan perubahan arus pada kedua transistor sehingga sinyal output mengalami penguatan.

Pada topologi ini, transistor NMOS dan PMOS sama-sama memberikan kontribusi transkonduktansi (gm) sehingga total transkonduktansi menjadi lebih besar dibandingkan penggunaan satu transistor saja. Hubungan tersebut dapat dinyatakan sebagai:

$$g_{m,total} = g_{m,n} + g_{m,p}$$

Peningkatan total transkonduktansi menyebabkan gain LNA menjadi lebih tinggi tanpa memerlukan arus bias yang terlalu besar. Oleh karena itu, inverter-based LNA cocok digunakan pada desain ultra-low-power karena mampu memberikan efisiensi daya yang baik dengan performa gain yang tetap memadai.

2.2.3. Keunggulan dan Kelemahan Inverter-Based LNA

Inverter-based LNA merupakan salah satu topologi yang banyak digunakan pada aplikasi ultra-low-power RF receiver karena mampu menghasilkan gain yang cukup tinggi dengan konsumsi daya yang rendah. Hal ini diperoleh melalui kontribusi transkonduktansi dari transistor

NMOS dan PMOS yang bekerja secara bersamaan. Selain memiliki struktur rangkaian yang sederhana, topologi ini juga mudah diintegrasikan pada teknologi CMOS modern.

Beberapa keunggulan inverter-based LNA adalah sebagai berikut:

- Konsumsi daya rendah sehingga cocok untuk aplikasi ultra-low-power.
- Gain relatif tinggi karena kontribusi transkonduktansi NMOS dan PMOS.
- Struktur rangkaian sederhana dan area chip lebih kecil.
- Mudah diimplementasikan pada teknologi CMOS modern.

Meskipun demikian, inverter-based LNA juga memiliki beberapa keterbatasan yang perlu diperhatikan dalam proses perancangan. Optimasi performa sering kali diperlukan untuk memperoleh keseimbangan antara gain, noise figure, dan linearitas.

Beberapa kelemahan inverter-based LNA antara lain:

- Linearitas relatif terbatas dibandingkan beberapa topologi LNA lainnya.
- Matching impedansi lebih sensitif terhadap variasi parameter rangkaian.
- Noise dari NMOS dan PMOS sama-sama berkontribusi terhadap noise total.
- Memerlukan optimasi tambahan, seperti matching network dan biasing, untuk meningkatkan performa secara keseluruhan.

Dengan mempertimbangkan kelebihan dan kekurangannya, inverter-based LNA tetap menjadi pilihan yang menarik untuk aplikasi RF berdaya rendah karena mampu memberikan kompromi yang baik antara konsumsi daya, gain, dan kompleksitas rangkaian.


2.3. Induktor

2.3.1 Matching Network pada Rangkaian RF

Matching network merupakan jaringan rangkaian yang digunakan untuk menyesuaikan impedansi antara sumber sinyal, rangkaian penguat, dan beban. Pada sistem RF, pencocokan impedansi menjadi penting karena sinyal frekuensi tinggi tidak hanya dipengaruhi oleh tegangan dan arus, tetapi juga oleh fenomena refleksi gelombang. Apabila impedansi sumber dan beban tidak sesuai, sebagian daya sinyal akan dipantulkan kembali sehingga daya yang diteruskan ke rangkaian menjadi berkurang.

Pada umumnya, sistem RF menggunakan impedansi referensi $50\ \Omega$. Oleh karena itu, input dan output rangkaian RF sering dirancang agar mendekati nilai tersebut. Pencocokan impedansi yang baik dapat membantu meningkatkan transfer daya, mengurangi refleksi sinyal, serta menjaga kestabilan respons rangkaian pada frekuensi kerja tertentu.

Salah satu bentuk dasar matching network adalah L-match network, yang tersusun dari elemen induktor dan kapasitor. Gambar 2.3 menunjukkan contoh rangkaian L-match, yaitu jaringan pencocokan impedansi yang menggunakan elemen reaktif untuk mentransformasikan impedansi sumber dan beban. Pada rangkaian tersebut, induktor dan kapasitor tidak berfungsi sebagai penguat, tetapi sebagai elemen pencocok impedansi agar daya sinyal dapat diteruskan secara lebih efektif.




Gambar 2.3. L-Match Impedance Matching Circuit

2.3.2 Pengaruh Matching terhadap Performa LNA

Pada Low Noise Amplifier, matching network biasanya diterapkan pada sisi input dan output. Input matching berfungsi menyesuaikan impedansi sumber dengan impedansi masukan LNA, sedangkan output matching berfungsi menyesuaikan impedansi keluaran LNA dengan beban atau tahap berikutnya. Pada rangkaian bertingkat, matching juga dapat diterapkan antar-stage agar sinyal dari satu tahap dapat diteruskan secara optimal ke tahap berikutnya.

Matching network memiliki pengaruh langsung terhadap parameter performa LNA, terutama S_{11} , S_{22} , gain, dan noise figure. Nilai S_{11} menunjukkan kualitas pencocokan impedansi pada sisi input, sedangkan S_{22} menunjukkan kualitas pencocokan impedansi pada sisi output. Semakin kecil refleksi sinyal, atau semakin negatif nilai S_{11} dan S_{22} dalam satuan dB, maka pencocokan impedansi dianggap semakin baik.

Selain L-match, rangkaian matching juga dapat dibuat dalam bentuk L-network, Pi-network, maupun T-network. Gambar 2.4 memperlihatkan beberapa bentuk umum jaringan pencocokan impedansi yang tersusun dari kombinasi induktor dan kapasitor. Perbedaan konfigurasi tersebut menunjukkan bahwa pemilihan bentuk matching network bergantung pada kebutuhan transformasi impedansi, bandwidth, rugi-rugi, dan karakteristik rangkaian RF yang dirancang.



Gambar 2.4. Contoh konfigurasi impedance matching network

Meskipun matching network dapat meningkatkan transfer daya dan mengurangi refleksi, desainnya tetap memiliki trade-off. Matching yang sangat baik pada satu frekuensi dapat menyebabkan respons rangkaian menjadi lebih sempit. Selain itu, penggunaan komponen pasif seperti induktor dan kapasitor dapat menimbulkan rugi-rugi serta efek parasitik pada frekuensi RF. Oleh karena itu, nilai komponen matching perlu dipilih secara hati-hati agar sesuai dengan frekuensi kerja dan target performa rangkaian.

2.3.3 Bias Optimization pada LNA

Bias optimization merupakan proses pengaturan tegangan atau arus bias untuk menentukan titik kerja transistor. Pada rangkaian LNA berbasis CMOS, bias berpengaruh terhadap arus drain, transkonduktansi, gain, noise, linearitas, dan konsumsi daya. Oleh karena itu, pemilihan bias menjadi salah satu aspek penting dalam desain LNA.

Tegangan bias menentukan kondisi operasi transistor. Jika bias terlalu rendah, arus kerja transistor dapat menurun sehingga konsumsi daya menjadi lebih kecil. Namun, penurunan arus yang berlebihan dapat menurunkan transkonduktansi (g_m), yang kemudian memengaruhi gain dan noise performance. Sebaliknya, bias yang lebih tinggi dapat meningkatkan transkonduktansi dan gain, tetapi biasanya disertai peningkatan konsumsi


daya. Konsumsi daya DC pada rangkaian dapat dinyatakan dengan persamaan berikut:

$$PDC = VDD \times IDD$$

dengan:

- PDC = konsumsi daya DC,
- VDD = tegangan suplai,
- IDD = arus total yang mengalir dari suplai.

Pada rangkaian RF, pemberian bias perlu dilakukan tanpa mengganggu jalur sinyal RF utama. Salah satu contoh konsep yang sering digunakan adalah bias tee, yaitu rangkaian yang memungkinkan sinyal RF dan tegangan DC berada pada jalur yang sama tetapi tetap memiliki fungsi terpisah. Gambar 2.5 menunjukkan contoh penggunaan bias tee untuk memberi daya pada LNA. Pada gambar tersebut, jalur DC digunakan untuk memberikan suplai atau bias, sedangkan jalur RF tetap membawa sinyal yang akan diperkuat. Prinsip ini menunjukkan bahwa biasing circuit harus dirancang agar dapat menentukan titik kerja penguat tanpa merusak respons sinyal RF.



Gambar 2.5. Contoh biasing circuit pada LNA menggunakan bias tee

2.3.4 Keterkaitan Matching Network dan Bias Optimization

Matching network dan bias optimization saling berkaitan dalam desain LNA. Perubahan bias dapat mengubah titik kerja transistor, arus drain, dan transkonduktansi. Perubahan tersebut juga dapat memengaruhi impedansi

input maupun output transistor. Akibatnya, jaringan matching yang sebelumnya sesuai dapat menjadi kurang optimal setelah bias diubah.

Sebaliknya, perubahan pada matching network juga dapat memengaruhi respons rangkaian terhadap sinyal RF. Penyesuaian nilai induktor atau kapasitor dapat memperbaiki S_{11} atau S_{22} , tetapi juga dapat mengubah gain, bandwidth, noise figure, dan stabilitas rangkaian. Oleh karena itu, optimasi matching dan bias tidak dapat dilakukan secara terpisah.

Dalam desain LNA, pencapaian performa yang baik membutuhkan keseimbangan antara beberapa parameter. Matching network diperlukan untuk mengurangi refleksi dan menjaga transfer daya, sedangkan bias optimization diperlukan untuk mengatur titik kerja transistor dan konsumsi daya. Keduanya harus dirancang secara bersamaan agar LNA dapat menghasilkan gain yang cukup, noise rendah, matching baik, stabilitas terjaga, dan konsumsi daya efisien.


2.4. Inductive Source Degeneration

2.4.1 Konsep Dasar Inductive Source Degeneration

Inductive source degeneration merupakan teknik dalam desain Low Noise Amplifier (LNA) yang menempatkan induktor pada terminal source transistor. Induktor ini umumnya disebut sebagai source degeneration inductor atau L_s . Pada rangkaian common-source atau cascode LNA, L_s dihubungkan antara terminal source transistor dan ground untuk membentuk umpan balik negatif pada sinyal kecil.

Secara prinsip, penambahan L_s membuat perubahan arus source menghasilkan tegangan balik pada terminal source. Tegangan ini akan memengaruhi tegangan efektif gate-source (V_{GS}), sehingga penguatan transistor menjadi lebih terkontrol. Dengan mekanisme tersebut, inductive source degeneration dapat membantu memperbaiki stabilitas, linearitas, dan pencocokan impedansi input pada LNA.

Gambar 2.6 memperlihatkan contoh rangkaian LNA dengan inductive source degeneration. Pada gambar tersebut, induktor L_s diletakkan pada terminal source transistor utama. Penempatan ini menunjukkan bahwa L_s bukan berada pada jalur output, melainkan pada bagian source untuk membentuk efek degenerasi. Selain L_s , rangkaian LNA juga sering dilengkapi dengan induktor gate (L_g), induktor drain (L_d), kapasitor kopling, dan jaringan bias untuk mendukung pencocokan impedansi serta operasi RF.



Gambar 2.6. Contoh inductively-degenerated cascode LNA

2.4.2 Pengaruh terhadap Impedansi Input dan Matching

Salah satu alasan utama penggunaan inductive source degeneration adalah kemampuannya dalam membantu pencocokan impedansi input. Pada LNA berbasis transistor MOS, impedansi input secara alami cenderung kapasitif karena adanya kapasitansi gate-source (C_{gs}). Kondisi ini dapat menyulitkan pencocokan impedansi terhadap sumber $50 \, \Omega$ jika tidak diberi elemen tambahan. Dengan penambahan induktor source L_s , impedansi input LNA dapat memiliki komponen resistif. Secara sederhana, impedansi input pada common-source LNA dengan inductive source degeneration dapat dituliskan sebagai:

$$Z_{in} \approx j\omega(L_g + L_s) + \frac{1}{j\omega C_{gs}} + \frac{g_m L_s}{C_{gs}}$$


dengan:

- Z_{in} = impedansi input LNA,

- L_g = induktor pada sisi gate,
- L_s = induktor source degeneration,
- C_{gs} = kapasitansi gate-source transistor,
- g_m = transkonduktansi transistor,
- ω = frekuensi sudut.

Dari persamaan tersebut, bagian $\frac{g_m L_s}{C_{gs}}$ menunjukkan adanya komponen resistif yang dipengaruhi oleh nilai L_s . Artinya, induktor source dapat membantu membentuk impedansi input yang lebih sesuai untuk proses matching. Literatur desain LNA juga menjelaskan bahwa inductive degeneration dapat memodifikasi impedansi input, meningkatkan komponen real impedansi, dan membantu stabilitas penguat.

Gambar 2.7 menunjukkan rangkaian inductive source degeneration beserta model sinyal kecil pada sisi input. Gambar ini penting karena memperlihatkan hubungan antara sumber sinyal, induktor gate, transistor, dan induktor source dalam pembentukan impedansi input. Dengan melihat model tersebut, dapat dipahami bahwa pencocokan input pada LNA tidak hanya ditentukan oleh satu komponen, tetapi oleh kombinasi L_g , L_s , C_{gs} , dan karakteristik transistor.



Gambar 2.7. Schematic and small-signal equivalent circuit

2.4.3 Pengaruh terhadap Linearitas, Stabilitas, dan Noise


Selain membantu matching, inductive source degeneration juga berpengaruh terhadap linearitas dan stabilitas LNA. Karena L_s membentuk umpan balik negatif, perubahan arus transistor menjadi lebih terkendali. Efek ini dapat mengurangi kecenderungan rangkaian mengalami distorsi nonlinear ketika menerima sinyal input dengan level lebih besar. Dengan demikian, teknik ini sering digunakan untuk memperbaiki linearitas LNA.

Dari sisi stabilitas, source degeneration membantu menurunkan sensitivitas rangkaian terhadap perubahan sinyal dan parameter transistor. Umpan balik negatif yang terbentuk dapat mengurangi potensi osilasi, terutama pada penguat RF yang bekerja pada frekuensi tinggi. Literatur menyebutkan bahwa inductive degeneration dapat meningkatkan bagian real impedansi input serta memperbaiki stabilitas penguat.

Dari sisi noise, inductive source degeneration memiliki keunggulan dibandingkan resistive degeneration. Jika source degeneration dilakukan menggunakan resistor, resistor tersebut dapat menambah thermal noise pada rangkaian. Sebaliknya, induktor ideal tidak menghasilkan noise

termal seperti resistor, sehingga lebih sesuai untuk LNA yang menuntut noise figure rendah. Namun, dalam implementasi nyata, induktor tetap memiliki rugi-rugi parasitik akibat resistansi seri dan kualitas faktor (Q) yang terbatas.

Gambar 2.8 memperlihatkan contoh penggunaan inductive source degeneration pada topologi cascode. Selain L_s , terdapat jaringan input matching dan komponen bias yang mendukung operasi transistor. Gambar ini menunjukkan bahwa source degeneration biasanya tidak berdiri sendiri, tetapi menjadi bagian dari keseluruhan struktur LNA yang mencakup matching network, biasing, dan elemen pasif lain.



Gambar 2.8. Cascode LNA dengan inductive source degeneration

2.4.4 Trade-off Penggunaan Inductive Source Degeneration

Meskipun memiliki banyak keuntungan, inductive source degeneration tetap memiliki trade-off. Penambahan L_s dapat menurunkan gain karena sebagian penguatan dikompensasi oleh efek umpan balik negatif. Namun, penurunan gain tersebut dapat diterima jika diimbangi dengan peningkatan matching, stabilitas, linearitas, atau noise performance. Salah satu literatur menyebutkan bahwa penambahan inductive source degeneration dapat menurunkan gain, tetapi dapat membantu memperoleh noise figure yang lebih rendah.

Selain itu, nilai induktor source harus dipilih dengan hati-hati. Jika nilai L_s terlalu kecil, efek matching dan degenerasi yang dihasilkan tidak signifikan.

Sebaliknya, jika nilai L_s terlalu besar, gain dapat turun terlalu jauh dan respons frekuensi rangkaian dapat bergeser. Pada frekuensi RF, induktor juga memiliki parasitik, resistansi seri, serta faktor kualitas yang memengaruhi performa aktual rangkaian.

Dengan demikian, inductive source degeneration bukan sekadar penambahan induktor pada terminal source, tetapi merupakan teknik optimasi yang memengaruhi beberapa parameter sekaligus. Nilai L_s perlu ditentukan dengan mempertimbangkan impedansi input, gain, noise figure, linearitas, stabilitas, bandwidth, dan konsumsi daya.

BAB 3

PERANCANGAN RANGKAIAN RF


3.1. Desain Rancangan RF Referensi pada Paper

3.1.1. Deskripsi Rangkaian dan Spesifikasi Komponen Referensi

Rangkaian RF referensi yang digunakan dalam makalah ini mengacu pada paper “An Ultra-Low Power 900 MHz Intermediate Frequency Low Noise Amplifier for Low-Power RF Receivers.” Paper tersebut membahas perancangan Intermediate Frequency Low Noise Amplifier (IF LNA) pada frekuensi kerja 900 MHz untuk aplikasi low-power RF receiver. Rangkaian dirancang menggunakan teknologi TSMC CMOS 40 nm dengan fokus utama pada konsumsi daya sangat rendah, sehingga sesuai untuk sistem RF berdaya rendah seperti perangkat portable, biomedical, healthcare monitoring, dan sistem komunikasi nirkabel berdaya rendah.

Topologi yang digunakan adalah dual-stage inverter-based LNA, yaitu dua tahap penguat berbasis inverter CMOS yang dikaskadekan. Pada topologi inverter-based, transistor NMOS dan PMOS bekerja secara komplementer sehingga dapat memberikan kontribusi penguatan secara bersamaan. Struktur dua stage digunakan untuk memperoleh gain total yang memadai, sedangkan pendekatan inverter-based dipilih karena mendukung operasi pada konsumsi daya rendah.

Berdasarkan skematik paper, rangkaian referensi terdiri dari input matching network, stage pertama inverter-based LNA, inter-stage matching, stage kedua inverter-based LNA, output matching network, serta jaringan bias dan suplai. Input matching network menggunakan induktor dan dua kapasitor yang membentuk T-network, sedangkan output matching network juga menggunakan kombinasi induktor dan kapasitor. Dua stage inverter-based LNA dikaskadekan dengan inter-stage matching agar sinyal dari stage pertama dapat diteruskan secara efektif ke stage kedua.



Gambar 3.1 Skematik Rangkaian Referensi Paper

Gambar 3.1 menunjukkan struktur lengkap rangkaian referensi. Pada sisi input, sinyal masuk melalui kapasitor C_1 dan C_2 , kemudian terhubung dengan induktor L_{in} sebagai bagian dari input matching network. Setelah itu, sinyal diteruskan ke stage pertama yang terdiri dari pasangan transistor P_1 dan N_1 . Stage pertama juga dilengkapi dengan elemen bias berupa R_{bias} , V_{bias} , serta resistor umpan balik R_F .

Sinyal keluaran dari stage pertama kemudian diteruskan melalui kapasitor C_4 menuju stage kedua. Stage kedua memiliki struktur serupa, yaitu pasangan transistor P_2 dan N_2 dengan jaringan bias dan umpan balik. Pada sisi output, rangkaian menggunakan kapasitor C_6 , kapasitor C_7 , dan induktor L_{out} sebagai output matching network sebelum sinyal diteruskan ke terminal output.

Spesifikasi komponen rangkaian referensi berdasarkan paper adalah sebagai berikut:


Component/variable	Value
C_1	710 fF, $Q = 797.5$
L_{in}	37.074 nH, $Q = 8.67$
C_2	1.291 pF, $Q = 897.6$
C_3	1.035 pF, $Q = 961$
R_{bias} and R_F	60 K Ω
N_1 and N_2	28 μ m/60 nm
P_1 and P_2	80 μ m/50 nm
C_4	1.211 pF, $Q = 693.5$
C_5	517.8 fF, $Q = 961$
C_6	3.1 pF, $Q = 961$
C_7	704 fF, $Q = 809$
L_{out}	32.96 nH, $Q = 11.21$

Tabel 3.1 Spesifikasi Komponen Rangkaian paper

Nilai komponen tersebut menunjukkan bahwa rangkaian referensi menggunakan elemen pasif bernilai kecil, sesuai dengan karakteristik rangkaian RF terintegrasi. Induktor L_{in} berperan pada sisi input untuk membantu pencocokan impedansi, sedangkan L_{out} digunakan pada sisi output. Kapasitor-kapasitor pada rangkaian berfungsi sebagai elemen coupling, matching, dan tuning respons frekuensi. Sementara itu, R_{bias} dan R_F digunakan untuk mendukung pemberian bias serta pengaturan karakteristik penguatan pada masing-masing stage inverter-based LNA.

3.1.2. Hasil Simulasi

Paper referensi melakukan evaluasi rangkaian melalui dua tahap simulasi, yaitu pre-layout simulation dan post-layout simulation. Simulasi pre-layout dilakukan pada skematik sebelum pengaruh layout diperhitungkan, sedangkan simulasi post-layout dilakukan setelah proses layout, design-rule check, layout-versus-schematic check, dan parasitic extraction. Pada rangkaian RF, simulasi post-layout penting karena efek parasitik seperti kapasitansi liar, coupling capacitance, dan resistansi distribusi dapat memengaruhi performa rangkaian.




Gambar 3.2 Hasil simulasi pre-layout dan post-layout pada paper

Gambar 3.2 memperlihatkan perbandingan hasil simulasi pre-layout dan post-layout untuk beberapa parameter utama, yaitu S11, S21, noise figure, dan S22. Pada grafik S21, desain pre-layout memiliki gain sekitar 12.09 dB, sedangkan hasil post-layout menunjukkan gain sekitar 10.2 dB pada frekuensi 900 MHz. Penurunan gain ini menunjukkan adanya pengaruh parasitik layout terhadap performa penguatan rangkaian.

Pada grafik noise figure, nilai post-layout meningkat dibandingkan pre-layout. Hal ini menunjukkan bahwa setelah efek parasitik diperhitungkan, performa noise mengalami degradasi. Sementara itu, grafik S11 dan S22 menunjukkan adanya perubahan titik minimum antara kondisi pre-layout dan post-layout. Paper menjelaskan bahwa perbedaan tersebut dipengaruhi oleh parasitik pada port input dan karakteristik respons S11 yang sempit, sehingga pergeseran kecil pada titik minimum dapat menghasilkan perubahan nilai parameter pada frekuensi tengah.

Selain parameter S-parameter dan noise figure, paper juga menampilkan hasil simulasi stabilitas post-layout menggunakan stability factor Kf dan B1f. Analisis stabilitas dilakukan untuk memastikan rangkaian LNA tidak mengalami osilasi pada rentang frekuensi kerja maupun di luar frekuensi utama. Secara umum, rangkaian RF dinilai stabil apabila memenuhi kriteria $K_f > 1$ dan $B1f > 0$.



Gambar 3.3 Stability factor K_f dan B_{1f} post-layout pada paper.

Gambar 3.3 menunjukkan bahwa nilai K_f dan B_{1f} memenuhi syarat stabilitas dari DC hingga 10 GHz. Hal ini menunjukkan bahwa rangkaian referensi tidak hanya dirancang untuk memperoleh gain dan konsumsi daya rendah, tetapi juga memperhatikan kestabilan operasi pada rentang frekuensi yang luas.

Paper juga menyajikan tabel perbandingan performa pre-layout dan post-layout. Tabel ini memberikan ringkasan kuantitatif mengenai perubahan performa setelah efek parasitik layout diperhitungkan.

Parameter	Pre-layout results within 2.5 MHz bandwidth	Post-layout results (R+C+CC) within 2.5 MHz bandwidth
Frequency (MHz)	900	
Area (mm ²)	0.664 (0.975 mm X 0.681 mm)	
Power dissipation (μW)	114.3	112.9
Power gain (S ₂₁ in dB)	≥ 12.08	≥ 10.21
Noise figure (dB)	≤ 4.37	≤ 4.66
S ₁₁ (dB)	≤ -19.35	≤ -24.18
S ₁₂ (dB)	≤ -44.42	≤ -33.20
S ₂₂ (dB)	≤ -14.30	≤ -14.92
Input referred IP ₃ (dBm) ^a	-19.46	-17.21
Input referred P _{1dB} (dBm) ^b	-38.54	-36.88
Stability	K _f > 1 & B _{1f} > 0 from DC to 10 GHz	K _f > 1 & B _{1f} > 0 from DC to 10 GHz

Tabel 3.2 Perbandingan hasil performa pre-layout dan post-layout

Berdasarkan Tabel, rangkaian bekerja pada frekuensi 900 MHz dengan area layout sebesar 0.664 mm². Pada hasil pre-layout, rangkaian menghasilkan power dissipation 114.3 μW, power gain ≥ 12.08 dB, noise figure ≤ 4.37 dB, S₁₁ ≤ -19.35 dB, S₁₂ ≤ -44.42 dB, S₂₂ ≤ -14.30 dB, dan input referred IP₃ -19.46 dBm.

Setelah dilakukan post-layout simulation, diperoleh power dissipation 112.9 μW, power gain ≥ 10.21 dB, noise figure ≤ 4.66 dB, S₁₁ ≤ -24.18 dB, S₁₂ ≤ -33.20 dB, S₂₂ ≤ -14.92 dB, dan input referred IP₃ -17.21 dBm. Stabilitas rangkaian tetap memenuhi kriteria K_f > 1 dan B_{1f} > 0 dari DC hingga 10 GHz.

Perbandingan tersebut menunjukkan bahwa beberapa parameter mengalami perubahan setelah layout diperhitungkan. Gain menurun dari sekitar 12.08 dB menjadi 10.21 dB, sedangkan noise figure meningkat dari 4.37 dB menjadi 4.66 dB. Nilai S₁₂ juga mengalami degradasi dari -44.42 dB menjadi -33.20 dB, yang menunjukkan penurunan reverse isolation. Namun, nilai S₁₁ dan S₂₂ tetap berada pada nilai negatif yang menunjukkan


pencocokan impedansi masih berjalan dengan baik. Konsumsi daya juga tetap sangat rendah, yaitu sekitar 112.9 μW pada hasil post-layout.

3.2. Desain Rancangan RF Referensi pada ADS

3.2.1. Realisasi dan Penyesuaian Rangkaian Referensi pada ADS

Setelah rangkaian referensi pada paper dianalisis, rangkaian tersebut direalisasikan ulang menggunakan Advanced Design System (ADS). Tujuan dari realisasi ini adalah memperoleh model simulasi yang dapat digunakan untuk mengevaluasi performa rangkaian referensi sebelum dilakukan pengembangan desain.

Rangkaian pada ADS tetap mengacu pada topologi utama paper, yaitu dual-stage inverter-based IF LNA 900 MHz. Struktur rangkaian terdiri dari input matching network, stage pertama inverter-based LNA, inter-stage matching, stage kedua inverter-based LNA, output matching network, serta jaringan bias dan suplai. Nilai komponen pasif seperti kapasitor, induktor, dan resistor dibuat mengikuti spesifikasi pada paper. Port input dan output menggunakan impedansi referensi 50 Ω , sedangkan tegangan yang digunakan adalah $V_{DD} = 0.56\text{ V}$ dan $V_{bias} = 0.3\text{ V}$.



Gambar 3.4 Rangkaian RF referensi pada ADS.


Berdasarkan Gambar 3.4, sinyal masuk melalui TermG1 50 Ω , kemudian melewati kapasitor C1, C2, dan induktor L1 sebagai bagian dari input matching network. Sinyal kemudian diperkuat oleh stage pertama yang terdiri dari pasangan transistor PMOS dan NMOS, dengan resistor bias dan

feedback sebesar 60 k Ω . Setelah itu, sinyal diteruskan melalui kapasitor C4 menuju stage kedua yang memiliki struktur serupa. Pada sisi output, kapasitor C6, kapasitor C7, dan induktor L2 digunakan sebagai output matching network sebelum sinyal keluar menuju TermG2 50 Ω .

Meskipun rangkaian ADS mengikuti skematik paper, hasil simulasi dapat berbeda karena model transistor dan library yang digunakan tidak sepenuhnya sama. Paper menggunakan teknologi TSMC CMOS 40 nm, sedangkan pada ADS transistor direpresentasikan menggunakan model BSIM4 NMOS dan BSIM4 PMOS. Perbedaan model ini dapat memengaruhi arus kerja, transkonduktansi, kapasitansi parasitik, gain, noise figure, dan konsumsi daya. Oleh karena itu, hasil ADS digunakan sebagai pendekatan simulasi, bukan sebagai replika identik dari hasil paper.

3.2.2. Hasil Simulasi


Setelah rangkaian direalisasikan pada ADS, dilakukan simulasi untuk memperoleh parameter utama, yaitu S11, S21, S12, S22, noise figure, stability factor, IIP3, OIP3, dan power dissipation. Analisis difokuskan pada frekuensi 900 MHz, sesuai dengan frekuensi kerja rangkaian referensi pada paper.



Gambar 3.5 Hasil simulasi S-parameter rangkaian referensi pada ADS.


Berdasarkan Gambar 3.5, hasil simulasi ADS pada frekuensi 900 MHz menunjukkan nilai S11 = -20.051 dB, S21 = 19.089 dB, S12 = -4.203 dB,

dan $S_{22} = -17.444$ dB. Nilai S_{21} menunjukkan bahwa rangkaian memiliki gain tinggi. Nilai S_{11} dan S_{22} juga menunjukkan input dan output matching yang cukup baik. Namun, nilai S_{12} masih kurang baik karena reverse isolation belum cukup rendah, sehingga terdapat indikasi kebocoran sinyal dari output ke input.



Gambar 3.6 Hasil simulasi noise figure dan stability factor pada ADS

Berdasarkan Gambar 3.6, nilai noise figure pada 900 MHz adalah 0.376 dB, sedangkan stability factor sebesar 5.568. Nilai stability factor tersebut menunjukkan bahwa rangkaian berada dalam kondisi stabil karena memenuhi syarat $K > 1$. Sementara itu, nilai noise figure yang sangat rendah perlu dianalisis secara hati-hati karena dapat dipengaruhi oleh model transistor, pengaturan simulasi noise, dan idealitas komponen pada ADS.



Gambar 3.7 Hasil simulasi IIP3, OIP3, dan power dissipation pada ADS

Berdasarkan Gambar 3.7, hasil simulasi menunjukkan $OIP3 = 2.556$ dBm dan $IIP3 = -16.533$ dBm. Nilai $IIP3$ ini sedikit lebih baik dibandingkan hasil post-layout paper, yaitu -17.21 dBm. Namun, nilai $IIP3$ yang masih negatif menunjukkan bahwa linearitas rangkaian tetap terbatas untuk sinyal input

besar atau kondisi interferensi. Selain itu, power dissipation yang diperoleh dari ADS adalah 481.372 μW , jauh lebih besar dibandingkan paper sebesar 112.9 μW .

Perbandingan hasil ADS dengan hasil paper ditunjukkan pada Tabel:

Parameter	Hasil Paper Post-Layout	Hasil ADS Referensi
Frequency	900 MHz	900 MHz
Power dissipation	112.9 μW	481.372 μW
Power gain / S21	≥ 10.21 dB	19.089 dB
Noise figure	≤ 4.66 dB	0.376 dB
S11	≤ -24.18 dB	-20.051 dB
S12	≤ -33.20 dB	-4.203 dB
S22	≤ -14.92 dB	-17.444 dB
IIP3	-17.21 dBm	-16.533 dBm
Stability	$K_f > 1$, $B1f > 0$	$K = 5.568$

Tabel 3.3 Perbandingan hasil ADS referensi dan post-layout

Berdasarkan Tabel, hasil ADS menunjukkan beberapa perbedaan penting dibandingkan paper. Gain S21 pada ADS lebih tinggi, yaitu 19.089 dB, dibandingkan hasil paper 10.21 dB. Nilai S11 dan S22 masih menunjukkan matching yang cukup baik, tetapi S12 = -4.203 dB menjadi kelemahan utama karena jauh lebih buruk dari paper. Hal ini menunjukkan reverse isolation pada rangkaian ADS belum optimal. Dari sisi noise, nilai NF = 0.376 dB terlihat sangat baik. Perbedaan ini kemungkinan disebabkan oleh perbedaan model transistor, parameter teknologi, kondisi bias, dan konfigurasi simulasi pada ADS.

3.3. Desain Rangkaian RF yang Diusulkan

3.3.1 Konsep Pengembangan Rangkaian

Berdasarkan hasil realisasi rangkaian referensi pada ADS, pengembangan desain dilakukan untuk memperoleh keseimbangan performa yang lebih baik. Rangkaian referensi pada ADS telah menunjukkan gain tinggi, input/output matching yang cukup baik, dan stabilitas yang memenuhi


syarat. Namun, masih terdapat beberapa aspek yang perlu diperbaiki, terutama pada reverse isolation, konsumsi daya, serta keseimbangan antara gain dan linearitas.

Desain yang diusulkan tetap mempertahankan arsitektur utama dari paper, yaitu dual-stage inverter-based IF LNA 900 MHz. Dengan demikian, perubahan tidak dilakukan dengan mengganti topologi utama, tetapi melalui optimasi parameter rangkaian. Pendekatan ini dipilih agar rancangan usulan tetap dapat dibandingkan secara langsung dengan rangkaian referensi.

Pengembangan rangkaian difokuskan pada dua modifikasi utama, yaitu optimasi tegangan bias dan penerapan inductive source degeneration. Pada rangkaian referensi ADS, tegangan bias yang digunakan adalah 0.3 V. Pada desain usulan, nilai V_{bias} diturunkan menjadi 0.26 V untuk mengatur ulang titik kerja transistor dan menekan arus kerja rangkaian.

Selain itu, rancangan usulan menambahkan inductive source degeneration pada kedua stage LNA. Teknik ini dilakukan dengan menempatkan induktor pada terminal source transistor untuk membentuk umpan balik negatif. Efek tersebut dapat membantu mengontrol penguatan, meningkatkan linearitas, memperbaiki stabilitas, serta mendukung pencocokan impedansi input.

Gambar 3.8 menunjukkan ilustrasi umum penerapan inductive source degeneration. Pada gambar tersebut, induktor L_s ditempatkan di antara terminal source dan ground. Gambar ini hanya digunakan sebagai ilustrasi konsep, sedangkan skematik lengkap rancangan usulan pada ADS akan ditampilkan pada Bab 4.



Gambar 3.8 Ilustrasi konsep inductive source degeneration pada transistor

3.3.2 Arah Optimasi dan Target Perbaikan

Pada rancangan yang diusulkan, inductive source degeneration diterapkan pada kedua stage LNA. Nilai induktor yang digunakan merupakan hasil proses tuning, yaitu $L_3 = 18 \text{ nH}$ pada stage pertama dan $L_4 = 16 \text{ nH}$ pada stage kedua. Penambahan induktor source ini dilakukan tanpa mengubah struktur dasar dual-stage inverter-based LNA, sehingga rancangan tetap mengikuti arsitektur utama paper.

Arah optimasi desain usulan dapat dirangkum sebagai berikut:

1. Mengendalikan gain agar lebih seimbang
Gain yang terlalu tinggi dapat meningkatkan risiko penurunan linearitas. Oleh karena itu, desain usulan diarahkan untuk menjaga gain tetap cukup tanpa membuat penguatan terlalu agresif.
2. Meningkatkan linearitas rangkaian
Penerapan inductive source degeneration diharapkan dapat memperbaiki linearitas karena efek umpan balik negatif membantu mengurangi distorsi nonlinear.
3. Memperbaiki stabilitas rangkaian
Source degeneration dapat membantu menurunkan kecenderungan osilasi sehingga rangkaian lebih stabil pada frekuensi RF.
4. Mengendalikan konsumsi daya
Penurunan V_{bias} dari 0.3 V menjadi 0.26 V diarahkan untuk menekan arus kerja transistor agar konsumsi daya lebih terkendali.

5. Menjaga matching pada frekuensi 900 MHz

Karena perubahan bias dan penambahan induktor source dapat mengubah impedansi rangkaian, tuning tetap diperlukan agar performa matching tetap baik pada frekuensi kerja.


Secara keseluruhan, desain rangkaian RF yang diusulkan tetap menggunakan arsitektur dual-stage inverter-based IF LNA 900 MHz. Modifikasi utama dilakukan melalui penurunan V_{bias} dan penambahan inductive source degeneration dengan nilai $L_3 = 18$ nH dan $L_4 = 16$ nH.

3.4. Metode Simulasi

3.4.1. Konfigurasi dan Parameter Simulasi

Metode simulasi digunakan untuk mengevaluasi performa rangkaian RF referensi dan rangkaian RF yang diusulkan. Simulasi difokuskan pada frekuensi kerja 900 MHz, sesuai dengan target operasi IF LNA pada paper referensi. Konfigurasi simulasi menggunakan port input dan output dengan impedansi $50\ \Omega$, sumber tegangan suplai V_{DD} , sumber tegangan bias V_{bias} , serta ground sebagai referensi rangkaian.

Pada paper referensi, test bench simulasi LNA menggunakan dua sumber tegangan utama, yaitu supply voltage dan bias voltage. Konfigurasi tersebut menjadi acuan karena titik kerja transistor sangat bergantung pada pengaturan suplai dan bias.



Gambar 3.9 Test bench simulasi LNA pada paper.

Gambar 3.9 menunjukkan konfigurasi dasar test bench yang terdiri dari port input, port output, sumber V_{DD} , sumber V_{bias} , dan ground. Prinsip

konfigurasi tersebut digunakan sebagai dasar dalam simulasi ADS agar rangkaian dapat dianalisis dengan kondisi pengujian RF yang sesuai.

Parameter utama yang diamati dalam simulasi meliputi:

1. S11 untuk menilai input matching.
2. S21 untuk menilai gain rangkaian.
3. S12 untuk menilai reverse isolation.
4. S22 untuk menilai output matching.
5. Noise figure untuk mengevaluasi tambahan noise.
6. Stability factor untuk memastikan rangkaian stabil.
7. IIP3 untuk mengevaluasi linearitas.
8. Power dissipation untuk menghitung konsumsi daya DC.

3.4.2. Prosedur Evaluasi Simulasi

Prosedur evaluasi dilakukan dengan membandingkan hasil simulasi antara rangkaian referensi pada ADS dan rangkaian yang diusulkan. Rangkaian referensi digunakan sebagai kondisi awal, sedangkan rangkaian usulan digunakan untuk melihat pengaruh modifikasi berupa penurunan bias dan penerapan inductive source degeneration.

Simulasi dilakukan melalui beberapa tahap. Pertama, rangkaian referensi disusun berdasarkan skematik paper dan disimulasikan untuk memperoleh nilai S-parameter, noise figure, stabilitas, linearitas, serta konsumsi daya. Kedua, rangkaian usulan disusun dengan konfigurasi simulasi yang sama agar hasilnya dapat dibandingkan secara langsung. Ketiga, seluruh parameter dievaluasi pada frekuensi utama 900 MHz.

Perbandingan dilakukan terhadap parameter S11, S21, S12, S22, noise figure, IIP3, stability factor, dan power dissipation. Jika suatu parameter mengalami peningkatan, maka modifikasi dianggap memberikan perbaikan pada aspek tersebut. Namun, apabila parameter lain menurun, hal tersebut dianalisis sebagai bagian dari trade-off desain.

Dengan metode ini, evaluasi tidak hanya berfokus pada satu parameter, tetapi pada keseimbangan performa RF secara keseluruhan. Hasil simulasi dari metode ini akan digunakan sebagai dasar analisis pada Bab 4.

BAB 4


HASIL SIMULASI DAN ANALISIS

4.1. Hasil Simulasi Rangkaian Skematik dan Analisis Performa RF

Rangkaian dual-stage inverter-based IF LNA yang diusulkan disimulasikan menggunakan Advanced Design System (ADS) pada frekuensi kerja 900 MHz. Modifikasi yang dilakukan meliputi penurunan tegangan bias menjadi 0,26 V serta penambahan inductive source degeneration pada terminal source transistor di kedua stage. Nilai induktor hasil optimasi adalah $L_3 = 18$ nH pada stage pertama dan $L_4 = 16$ nH pada stage kedua.

Evaluasi performa dilakukan menggunakan beberapa parameter utama, yaitu S-parameter, noise figure, stability factor, IIP3, dan power dissipation. S-parameter digunakan untuk mengevaluasi gain, input matching, output matching, dan reverse isolation. Noise figure digunakan untuk melihat kontribusi noise tambahan dari rangkaian. Stability factor digunakan untuk memastikan rangkaian tidak berpotensi mengalami osilasi, sedangkan IIP3 digunakan untuk mengevaluasi linearitas rangkaian terhadap sinyal input yang besar.

4.1.1. Rangkaian Improved Schematic




Gambar 4.1 Improved ADS Schematic

Gambar 4.1 menunjukkan rangkaian hasil modifikasi yang digunakan pada simulasi. Struktur utama dual-stage inverter-based LNA tetap

dipertahankan sesuai dengan desain referensi, sedangkan optimasi dilakukan pada bagian bias transistor dan penambahan inductive source degeneration pada kedua stage. Modifikasi ini bertujuan untuk meningkatkan performa RF, khususnya pada parameter gain, noise figure, linearitas, dan stabilitas rangkaian. Selain itu, penyesuaian nilai komponen dilakukan untuk memperoleh karakteristik yang lebih optimal pada frekuensi kerja 900 MHz sehingga rangkaian dapat memenuhi spesifikasi yang ditargetkan.

4.1.2. Hasil Simulasi & Analisis Gain S21




Gambar 4.2 Hasil Simulasi S-Parameter

Hasil simulasi menunjukkan bahwa improved schematic menghasilkan power gain S21 sebesar 12.207 dB pada frekuensi kerja 900 MHz. Nilai ini masih berada pada target desain LNA dan relatif sebanding dengan hasil pre-layout referensi yang berada pada kisaran ≥ 12.08 dB. Dengan demikian, penurunan V_{bias} dan penambahan inductive source degeneration tidak menyebabkan degradasi gain yang signifikan.

Secara kritis, hasil ini menunjukkan bahwa optimasi rangkaian berhasil menjaga fungsi utama LNA sebagai penguat sinyal lemah. Namun, nilai gain yang tetap berada di sekitar 12 dB juga menunjukkan bahwa improvement tidak diarahkan untuk meningkatkan gain secara agresif. Hal ini cukup tepat karena peningkatan gain yang terlalu tinggi pada LNA dapat memperburuk linearitas dan meningkatkan kemungkinan distorsi. Dalam konteks desain ultra-low-power, mempertahankan gain pada nilai

moderat lebih rasional dibandingkan mengejar gain tinggi tetapi mengorbankan linearitas dan stabilitas.

4.1.3. Hasil Simulasi & Analisis Input dan Output Matching (S11 & S22)



Gambar 4.3 Hasil Simulasi S-Parameter


Performa input matching mengalami peningkatan signifikan. Nilai S11 membaik dari ≤ -19.35 dB menjadi -26.703 dB. Nilai S11 yang lebih negatif menunjukkan bahwa refleksi sinyal pada sisi input semakin kecil, sehingga sinyal dari sumber $50\ \Omega$ dapat masuk ke rangkaian dengan lebih optimal. Perbaikan ini menunjukkan bahwa kombinasi matching network dan inductive source degeneration berhasil membentuk impedansi input yang lebih sesuai pada frekuensi 900 MHz.

Output matching juga mengalami peningkatan. Nilai S22 membaik dari ≤ -14.30 dB menjadi -21.482 dB. Hal ini menunjukkan bahwa impedansi output rangkaian lebih sesuai terhadap beban, sehingga sinyal hasil penguatan dapat diteruskan dengan refleksi yang lebih rendah.

Secara kritis, peningkatan S11 dan S22 merupakan salah satu keberhasilan utama dari improved schematic. Akan tetapi, matching yang sangat baik pada satu titik frekuensi perlu dilihat bersama bandwidth-nya. Jika kurva matching hanya tajam pada 900 MHz, maka desain cenderung bersifat narrowband dan sensitif terhadap variasi komponen atau efek parasitik layout. Oleh karena itu, pada paper sebaiknya ditambahkan plot S11 dan

S22 terhadap frekuensi untuk menunjukkan apakah performa matching tetap baik di sekitar 900 MHz atau hanya optimal pada satu titik.

4.1.4. Hasil Simulasi & Analisis Reverse Isolation (S12)




Gambar 4.4 Hasil Simulasi S-Parameter

Berbeda dengan S11 dan S22, nilai S12 memburuk dari ≤ -44.42 dB menjadi -33.731 dB. S12 menunjukkan isolasi balik dari output ke input. Semakin kecil atau semakin negatif nilai S12, semakin baik kemampuan rangkaian dalam mencegah sinyal output bocor kembali ke sisi input.

Penurunan performa S12 menunjukkan bahwa improvement belum sepenuhnya optimal dari sisi isolasi balik. Hal ini dapat terjadi karena perubahan bias, coupling antar-stage, atau efek penambahan induktor source yang mengubah jalur impedansi kecil-sinyal di dalam rangkaian. Walaupun nilai -33.731 dB masih tergolong cukup baik untuk banyak aplikasi LNA, hasil ini tetap perlu dicatat sebagai trade-off. Jika reverse isolation terlalu lemah, rangkaian dapat menjadi lebih sensitif terhadap feedback tidak diinginkan, mismatch pada beban, atau potensi osilasi pada kondisi tertentu.

Dengan demikian, improvement berhasil memperbaiki matching input dan output, tetapi belum berhasil mempertahankan isolasi balik sebaik desain referensi.

4.1.5. Hasil Simulasi & Analisis Noise Figure



Gambar 4.5 Hasil Simulasi plot noise figure

Improved schematic menghasilkan noise figure sebesar 0.520 dB, jauh lebih rendah dibandingkan hasil pre-layout referensi ≤ 4.37 dB. Secara simulasi, nilai ini menunjukkan peningkatan noise performance yang sangat signifikan. Penurunan noise figure dapat dikaitkan dengan perbaikan input matching dan optimasi bias yang membuat kondisi kerja transistor lebih sesuai pada frekuensi 900 MHz.

Namun, analisis noise figure perlu disampaikan secara hati-hati. Nilai 0.520 dB tergolong sangat rendah untuk desain LNA CMOS, sehingga hasil ini perlu divalidasi lebih lanjut. Ada kemungkinan nilai tersebut sangat dipengaruhi oleh kondisi simulasi schematic yang belum memasukkan efek parasitik layout, rugi induktor, rugi interkoneksi, dan kualitas faktor komponen pasif. Pada implementasi nyata atau post-layout, noise figure biasanya dapat meningkat karena adanya resistansi parasitik dan coupling antarjalur.

Oleh karena itu, hasil noise figure ini dapat dikatakan sangat menjanjikan pada level schematic, tetapi belum cukup untuk menyimpulkan performa final sebelum dilakukan validasi post-layout.

4.1.6. Hasil Simulasi & Analisis Linearitas IIP3

EqnOIP3=ip3_out(vout,{1,0},{2,-1},50)	
EqnIIP3=ip3_in(vout,12.207,{1,0},{2,-1},50)	
IIP3	OIP3
-12.496	-0.289


Gambar 4.6 Hasil Harmonic balance (IIP3)

Linearitas rangkaian dievaluasi menggunakan parameter input-referred third-order intercept point (IIP3). Hasil simulasi menunjukkan bahwa IIP3 meningkat dari -19.46 dBm menjadi -12.496 dBm. Dalam analisis IIP3, nilai yang lebih besar menunjukkan kemampuan rangkaian yang lebih baik dalam menangani sinyal input yang lebih besar sebelum menghasilkan distorsi intermodulasi orde ketiga.

Peningkatan IIP3 ini sesuai dengan tujuan penggunaan inductive source degeneration. Induktor pada source transistor membentuk umpan balik negatif yang membuat perubahan arus transistor menjadi lebih terkendali. Akibatnya, karakteristik nonlinear dapat ditekan sehingga linearitas membaik.

Secara kritis, meskipun terjadi peningkatan, nilai -12.496 dBm masih belum dapat dikategorikan sangat tinggi. Nilai ini menunjukkan bahwa rangkaian sudah lebih linear dibandingkan desain awal, tetapi masih memiliki keterbatasan untuk kondisi input dengan interferer besar. Dengan demikian, improvement berhasil memperbaiki linearitas, tetapi belum menjadikan rangkaian sebagai LNA dengan linearitas tinggi. Untuk aplikasi wearable dan low-power receiver, nilai ini masih dapat diterima, tetapi perlu dipertimbangkan kembali jika digunakan pada lingkungan sinyal dengan interferensi kuat.

4.1.7. Hasil Simulasi & Analisis Stability Factor (K)



Gambar 4.7 Hasil simulasi plot stability factor K

Hasil simulasi menunjukkan bahwa improved schematic memiliki stability factor $K = 5.647$. Karena syarat umum kestabilan adalah $K > 1$, rangkaian dapat dikategorikan stabil pada kondisi simulasi. Nilai K yang jauh lebih besar dari 1 menunjukkan bahwa penambahan inductive source degeneration tidak menyebabkan rangkaian menjadi tidak stabil.

Secara kritis, hasil ini cukup kuat karena stabilitas merupakan aspek penting pada LNA bertingkat. Rangkaian dual-stage memiliki risiko feedback dan coupling antar-stage yang lebih besar dibandingkan single-stage. Oleh karena itu, nilai $K = 5.647$ menunjukkan bahwa konfigurasi improved masih aman dari kecenderungan osilasi pada kondisi simulasi.

Namun, seperti noise figure, hasil stabilitas juga perlu divalidasi pada tahap post-layout. Efek parasitik layout, coupling antarjalur, dan kualitas induktor dapat mengubah kondisi stabilitas, terutama pada frekuensi yang lebih tinggi dari frekuensi kerja utama. Karena itu, analisis stabilitas sebaiknya tidak hanya ditampilkan pada 900 MHz, tetapi juga pada rentang frekuensi yang lebih lebar.

4.1.8. Hasil Simulasi & Analisis Power Consumption

Eqn $Pdc_uW = (0.56 \cdot abs(idd1.i) + 0.26 \cdot abs(idd2.i) + 0.26 \cdot abs(idd3.i)) \cdot 1e6$

freq	Pdc_uW
0.0000 Hz	159.306

Gambar 3.7 Hasil Simulasi Power Consumption

Power consumption improved schematic meningkat dari 114.3 μ W menjadi 159.306 μ W. Hasil ini menunjukkan bahwa tujuan untuk menurunkan konsumsi daya belum sepenuhnya tercapai. Walaupun Vbias pada kedua stage telah diturunkan menjadi 0.26 V, konsumsi daya total tetap meningkat. Hal ini mengindikasikan bahwa konsumsi daya tidak hanya dipengaruhi oleh tegangan bias, tetapi juga oleh arus kerja transistor setelah tuning matching, kondisi operasi transistor, dan konfigurasi keseluruhan rangkaian.

Secara kritis, bagian ini harus dijelaskan dengan jujur. Improvement yang dilakukan berhasil memperbaiki banyak parameter RF, tetapi perbaikan tersebut dibayar dengan kenaikan konsumsi daya. Jika dibandingkan dengan target ultra-low-power, nilai 159.306 μ W masih dapat diterima karena masih jauh di bawah 1 mW. Namun, jika dibandingkan langsung dengan desain referensi, performa daya menjadi lebih buruk karena meningkat sekitar:

$$159.306 - 114.3114.3 \times 100\% \approx 39.38\%$$

Kenaikan sekitar 39.38% ini cukup signifikan, sehingga perlu disebut sebagai trade-off utama. Dengan demikian, improved schematic belum berhasil dari sisi efisiensi daya relatif terhadap referensi, meskipun masih berada dalam kategori ultra-low-power.

4.2. Analisis Trade-off Desain

4.2.1. Perbandingan Performa Desain Referensi dan Improved Schematic

Tabel I menunjukkan perbandingan performa antara hasil pre-layout dari desain referensi dan hasil improved schematic. Berdasarkan tabel tersebut, improved schematic menunjukkan peningkatan pada beberapa parameter utama, terutama S11, S22, noise figure, IIP3, dan stability factor. Namun,

peningkatan performa tersebut juga disertai trade-off berupa kenaikan power dissipation dan penurunan performa S12.

Parameter	Pre-layout Result	Improved Schematic
Frequency	900 MHz	900 MHz
Power Dissipation	114.3 μ W	159.306 μ W
Power Gain S21	≥ 12.08 dB	12.207 dB
Noise Figure	≤ 4.37 dB	0.520 dB
S11	≤ -19.35 dB	-26.703 dB
S12	≤ -44.42 dB	-33.731 dB
S22	≤ -14.30 dB	-21.482 dB
Linearity IIP3	-19.46 dBm	-12.496 dBm
Stability	$K > 1$	$K = 5.647$

Tabel 4.1 Comparison between reference pre-layout result and improved schematic performance.

4.2.2. Parameter yang Mengalami Peningkatan

Berdasarkan hasil simulasi, parameter yang mengalami peningkatan meliputi gain (S21), input matching (S11), output matching (S22), noise figure (NF), linearitas (IIP3), dan stability factor (K). Gain meningkat dari 10,2 dB menjadi 12,207 dB, menunjukkan kemampuan penguatan sinyal yang lebih baik dibandingkan desain referensi. Selain itu, nilai S11 dan S22 yang semakin negatif mengindikasikan peningkatan kualitas pencocokan impedansi pada sisi masukan dan keluaran, sehingga refleksi daya dapat diminimalkan dan transfer daya menjadi lebih optimal.

Perbaikan yang paling signifikan terlihat pada noise figure yang turun dari 4,66 dB menjadi 0,520 dB. Penurunan ini menunjukkan bahwa rangkaian menghasilkan tambahan noise yang jauh lebih rendah, sehingga sensitivitas penerima berpotensi meningkat. Dari sisi linearitas, nilai IIP3 meningkat dari -17,21 dBm menjadi -12,496 dBm, yang menunjukkan kemampuan rangkaian dalam menangani sinyal berlevel lebih tinggi sebelum mengalami distorsi intermodulasi orde ketiga. Sementara itu,

stability factor meningkat hingga mencapai nilai $K = 5,647$, yang menandakan bahwa rangkaian berada pada kondisi unconditionally stable dan memiliki margin kestabilan yang lebih baik.

Secara keseluruhan, hasil tersebut menunjukkan bahwa optimasi tegangan bias dan penerapan inductive source degeneration memberikan dampak positif terhadap sebagian besar parameter performa RF utama.

4.2.3. Parameter yang Mengalami Penurunan

Meskipun sebagian besar parameter mengalami peningkatan, terdapat dua parameter yang mengalami degradasi performa dibandingkan desain referensi, yaitu power dissipation dan reverse isolation (S_{12}). Konsumsi daya meningkat dari $114,3 \mu\text{W}$ menjadi $159,306 \mu\text{W}$ atau sekitar 39,38%, yang menunjukkan bahwa peningkatan performa RF diperoleh dengan konsekuensi kebutuhan daya yang lebih besar. Di sisi lain, nilai S_{12} berubah dari $-44,42 \text{ dB}$ menjadi $-33,731 \text{ dB}$, yang mengindikasikan penurunan kemampuan rangkaian dalam mengisolasi sinyal keluaran terhadap masukan.

4.2.4. Evaluasi Keberhasilan Improvement

Tujuan utama perancangan adalah meningkatkan performa gain, matching, noise figure, linearitas, dan stabilitas tanpa mengubah arsitektur utama dual-stage inverter-based LNA. Berdasarkan hasil simulasi yang diperoleh, tujuan tersebut secara umum telah tercapai karena sebagian besar parameter utama menunjukkan peningkatan dibandingkan desain referensi.

Namun demikian, peningkatan performa tersebut belum sepenuhnya berhasil dari sisi efisiensi daya dan reverse isolation. Oleh karena itu, desain yang diusulkan dapat dikategorikan berhasil meningkatkan performa RF utama, tetapi masih memerlukan optimasi lanjutan untuk memperoleh keseimbangan performa yang lebih baik pada seluruh parameter.

BAB 5

KESIMPULAN

5.1. Kesimpulan

Berdasarkan hasil simulasi dan analisis yang telah dilakukan terhadap dual-stage inverter-based IF LNA 900 MHz, dapat diperoleh beberapa kesimpulan sebagai berikut:

1. Optimasi tegangan bias dan penerapan inductive source degeneration berhasil meningkatkan sebagian besar performa RF utama. Hasil simulasi menunjukkan gain sebesar 12,207 dB, noise figure sebesar 0,520 dB, IIP3 sebesar -12,496 dBm, serta stability factor sebesar $K = 5,647$.
2. Performa matching mengalami peningkatan dibandingkan desain referensi. Nilai S_{11} membaik menjadi -26,703 dB dan nilai S_{22} membaik menjadi -21,482 dB, yang menunjukkan kualitas pencocokan impedansi input dan output yang lebih baik pada frekuensi kerja 900 MHz.
3. Linearitas dan stabilitas rangkaian berhasil ditingkatkan. Peningkatan nilai IIP3 menunjukkan kemampuan rangkaian yang lebih baik dalam menangani sinyal berlevel tinggi, sedangkan nilai K yang lebih besar dari satu menunjukkan bahwa rangkaian berada pada kondisi stabil.
4. Terdapat trade-off pada konsumsi daya dan reverse isolation. Konsumsi daya meningkat dari 114,3 μW menjadi 159,306 μW , sedangkan nilai S_{12} memburuk dari -44,42 dB menjadi -33,731 dB. Hal ini menunjukkan bahwa peningkatan performa RF diperoleh dengan konsekuensi meningkatnya kebutuhan daya dan menurunnya kemampuan isolasi balik.
5. Secara keseluruhan, desain usulan dapat dikategorikan sebagai improvement yang berhasil dari sisi performa RF. Namun, optimasi

yang dilakukan belum sepenuhnya optimal dari sisi efisiensi daya dan reverse isolation sehingga masih diperlukan pengembangan lebih lanjut untuk memperoleh keseimbangan performa yang lebih baik.

5.2. Saran

Untuk pengembangan penelitian selanjutnya, optimasi dapat difokuskan pada upaya menurunkan konsumsi daya tanpa mengurangi peningkatan performa RF yang telah diperoleh. Penyesuaian nilai tegangan bias, optimasi matching network, serta pemilihan nilai induktor source yang lebih optimal dapat menjadi alternatif untuk memperoleh trade-off yang lebih baik antara gain, noise figure, linearitas, stabilitas, dan efisiensi daya.

Selain itu, penelitian ini masih dilakukan pada level simulasi schematic sehingga efek parasitik layout belum diperhitungkan secara menyeluruh. Oleh karena itu, simulasi post-layout dan proses fabrikasi perlu dilakukan pada penelitian selanjutnya untuk memvalidasi performa rangkaian pada kondisi yang lebih mendekati implementasi nyata. Dengan demikian, hasil yang diperoleh dapat digunakan sebagai acuan yang lebih akurat dalam pengembangan ultra-low-power LNA untuk aplikasi IoT, wearable device, dan sistem komunikasi berdaya rendah.

DAFTAR PUSTAKA

- [1] A. Boora, B. K. Thangarasu, and K. S. Yeo, “An Ultra-Low Power 900 MHz Intermediate Frequency Low Noise Amplifier for Low-Power RF Receivers,” in Proc. IEEE 33rd International System-on-Chip Conference (SOCC), 2020, pp. 209–214.
- [2] D. M. Pozar, Microwave Engineering, 4th ed. Hoboken, NJ, USA: John Wiley & Sons, 2012.
- [3] B. Razavi, RF Microelectronics, 2nd ed. Upper Saddle River, NJ, USA: Prentice Hall, 2012.
- [4] T. H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits, 2nd ed. Cambridge, U.K.: Cambridge University Press, 2004.
- [5] G. Gonzalez, Microwave Transistor Amplifiers: Analysis and Design, 2nd ed. Upper Saddle River, NJ, USA: Prentice Hall, 1997.
- [6] R. Ludwig and G. Bogdanov, RF Circuit Design: Theory and Applications, 2nd ed. Upper Saddle River, NJ, USA: Pearson Education, 2009.
- [7] G. D. Vendelin, A. M. Pavio, and U. L. Rohde, Microwave Circuit Design Using Linear and Nonlinear Techniques, 2nd ed. Hoboken, NJ, USA: John Wiley & Sons, 2005.
- [8] J. Rogers and C. Plett, Radio Frequency Integrated Circuit Design, 2nd ed. Norwood, MA, USA: Artech House, 2010.
- [9] T. Taris, CMOS Design for Wireless Sensor Networks, London, U.K.: ISTE Press, 2016.

- [10] Y. Tsividis and C. McAndrew, Operation and Modeling of the MOS Transistor, 3rd ed. New York, NY, USA: Oxford University Press, 2011.
- [11] W. Liu, X. Jin, J. Chen, M. C. Jeng, Z. Liu, Y. Cheng, K. Chen, M. Chan, K. Hui, J. Huang, R. Tu, P. K. Ko, and C. Hu, BSIM4.6.0 MOSFET Model User's Manual. Berkeley, CA, USA: University of California, Berkeley, 2006.
- [12] Keysight Technologies, Advanced Design System: S-Parameter Simulation Guide. Santa Rosa, CA, USA: Keysight Technologies.
- [13] Keysight Technologies, Advanced Design System: Harmonic Balance Simulation Guide. Santa Rosa, CA, USA: Keysight Technologies.
- [14] H. A. Haus, W. R. Atkinson, G. M. Branch, W. B. Davenport, W. H. Fonger, W. A. Harris, S. W. Harrison, W. W. McLeod, E. K. Stodola, and T. E. Talpey, "Representation of noise in linear twoports," Proceedings of the IRE, vol. 48, no. 1, pp. 69–74, Jan. 1960.
- [15] J. Rollett, "Stability and power-gain invariants of linear twoports," IRE Transactions on Circuit Theory, vol. 9, no. 1, pp. 29–32, Mar. 1962.