1 Introduction

La complexité de la conception des systèmes embarqués modernes étant devenue trop élevée, il est indispensable de recourir à des outils afin d'automatiser ce processus fastidieux. Dans le cours A3, on voit que les étapes de cette conception consistent en la préparation d'un système ayant un CPU virtuel dit *SoftCore*, une ou plusieurs mémoire pour accompagner ce CPU et une brique FPGA qui agit comme un accélérateur matériel. Durant les séances de TP, on procède à la conception de plusieurs variante cette brique afin d'effectuer le calcul d'une racine carrée entière sur FPGA décrite en VHDL. Puis, on instancie un système embarqué grâce à l'outil Qsys d'Intel/Alter pour avoir un CPU et les périphériques requis. Enfin, on intégrera la brique conçue dans ce système afin de mesurer ses performances globales.

2 Conception d'opérateur racine carrée

On commence par une analyse de l'algorithme afin de comprendre sa complexité et l'utilité d'accélérer un tel calcul matériellement.

```
Input: (X,n) : X entier codé sur 2 \times n bits
   Output: Z : Z entier codé sur n bits
 1 Charger X
 2 V = 2^{2n-2}
 z = 0
 4 for i = n-1 \grave{a} \theta do
      Z = Z + V
      if X - Z \ge 0 then
 6
          X = X - Z
 7
          Z = Z + V
 8
      else
 9
       Z = Z - V
10
      Z = Z/2
11
      V = V/4
12
13 retourner Z
```

2.1 Implémentation combinatoire

Dans un premier temps, on pense à simplement traduire **tout** l'algorithme en vhdl dans un seul process afin d'avoir une séquence d'éléments combinatoires propageant le résultat pour chaque valeur de i. Ceci sera synthétisé comme un circuit volumineux très lent.

Résultats

Code

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity SQRT_one_process is
generic(
```

```
N
                          : natural
                                       := 32;
7
       HANDSHAKE_ENABLE : boolean
                                      := false ;
       RST_ON
                          : STD_LOGIC := '0' --active low
     );
10
     port (
11
              : in STD_LOGIC_VECTOR(2*N-1 downto 0);
12
       start : in STD_LOGIC;
13
       r_out : out STD_LOGIC_VECTOR(N-1 downto 0);
14
       done : out STD_LOGIC;
15
              : in
       clk
                    std_logic;
16
              : in std_logic
       rst
17
     );
18
   end entity;
19
20
   architecture rtl of SQRT_one_process is
21
     constant zero : UNSIGNED(2*N-1 downto 0) := (others => '0');
22
     constant V_{INI}: UNSIGNED(2*N-1 downto 0) := (2*N-2 => '1', others => '0');
23
     signal R : UNSIGNED(2*N-1 downto 0) := (others => '0');
24
   begin
25
     process(clk,rst)
26
       variable V
                         : UNSIGNED(2*N-1 downto 0);
27
       variable temp_Z : UNSIGNED(2*N-1 downto 0);
28
       variable temp_X : UNSIGNED(2*N-1 downto 0);
29
     begin
30
       if rst= RST_ON then
31
          r_out <= (others => 'Z');
32
          done <= '0';
33
       else
34
          if rising_edge(CLK) then
            if start='1' then
36
              temp_X := UNSIGNED(X);
37
              temp_Z := UNSIGNED(zero);
38
                     := UNSIGNED(V_INI);
39
              T <= R; -- force quartus to analyse
40
              for I IN N downto 0 loop
41
                temp_Z := temp_Z + v;
                if(SIGNED(temp_X-temp_Z)>=0) then
43
                  temp_X := temp_X-temp_Z;
44
                  temp_Z := temp_Z+V;
45
                else
46
                  temp_Z := temp_{Z-V};
47
                end if;
48
                temp_Z := SHIFT_RIGHT(temp_Z,1);
49
                       := SHIFT_RIGHT(V,2);
50
              end loop;
51
              r_out <= STD_LOGIC_VECTOR(temp_Z(N-1 downto 0));</pre>
52
              done <= '1';
53
54
              T <= R; -- force quartus to analyse
55
56
```

```
else
done <= '0';
T <= R; -- force quartus to analyse
end if;
end if;
end if;
end process;
end architecture;
```

- 2.2 Implémentation multi-cycles
- 2.2.1 5 cycles
- 2.2.2 9 cycles
- 2.2.3 Variante avare
- 2.3 Implémentation avec opérateur unique
- 2.3.1 Opérandes préemptées
- 2.3.2 Ségrégation des machines
- 2.4 Implémentation Pipeline
- 3 Comparaison et résultat
- 4 Conception du système embarqué
- 5 Programmation de la partie Nios
- 6 Intégration etc