Họ và Tên: Lưu Hữu An
MSSV: CE200314

BÁO CÁO KỸ THUẬT VÀ HƯỚNG DẪN THỰC HIỆN LAB 01

I. Problem Understanding & I/O Requirements

- Mục tiêu: Thiết kế hệ thống trên FPGA điều khiển trực tiếp 3 đèn LED tương ứng thông qua trạng thái của 3 công tắc/nút bấm (KEY/SW).
- Miêu tả I/O:
  + 3 Ngõ vào (Inputs): bt1, bt2, bt3 (tương ứng KEY0, KEY1, KEY2 trên kit).
  + 3 Ngõ ra (Outputs): led1, led2, led3 (tương ứng LED0, LED1, LED2 trên kit).
- Cơ chế mức tích cực:
  + Nút nhấn trên bo mạch Xiaomeige ACG525 mặc định ở mức cao IO_TYPE=LVCMOS33 thông qua điện trở kéo lên (Pull-up). Khi nhấn nút, chân nối xuống đất (GND), tạo mức logic 0 (Active-Low).
  + Đèn LED được cấu hình nối tương ứng: Khi gán trực tiếp ngõ vào sang ngõ ra, trạng thái logic truyền thẳng sang đèn.

II. Operating Rules & Logic Analysis

- Quan hệ logic:

  led1 = bt1
  led2 = bt2
  led3 = bt3

- Mạch không chứa các phần tử nhớ và không phụ thuộc vào xung nhị. Đây là mạch tổ hợp thuần túy.
- Với 3 ngõ vào độc lập, mạch có tổng cộng $2^3 = 8$ tổ hợp trạng thái:

bt1	bt2	bt3	led1	led2	led3
0	0	0	0	0	0
0	0	1	0	0	1
0	1	1	0	1	1
0	1	0	0	1	0
1	1	0	1	1	0
1	0	0	1	0	0
1	0	1	1	0	1
1	1	1	1	1	1

III. Design Approach & RTL Implementation

- Phương pháp giải quyết
  + Mô hình kiến trúc mạch:

    Yêu cầu điều khiển 3 đèn LED thông qua 3 nút nhấn độc lập.
    Là mạch tổ hợp thuần túy, trạng thái của từng ngõ ra phụ thuộc trực tiếp vào trạng thái logic tức thời của ngõ vào tương ứng.
    Thiết kế không sử dụng tín hiệu xung nhịp, không chứa các phần tử lưu trữ trạng thái (như Flip-Flop, Latch).
  + Cách tiếp cận bằng VHDL:


    Khai báo một entity gồm 3 cổng đầu vào (bt1, bt2, bt3) và 3 cổng đầu ra (led1, led2, led3).
  + Trong phần architecture, sử dụng 3 câu lệnh gán tín hiệu song song (<=) để truyền thẳng mức logic từ nút nhấn sang LED:

    led1 <= bt1
    led2 <= bt2
    led3 <= bt3

Họ và Tên: Lưu Hữu An
MSSV: CE200314

Họ và Tên: Lưu Hữu An
MSSV: CE200314

- Sơ đồ giao tiếp I/O:



- Mô tả đường truyền tín hiệu phần cứng
  + Khối đệm ngõ vào: Tín hiệu từ các chân vật lý B16, A15, C15 đi qua IOB của FPGA với điện trở kéo lên (PULL_MODE=UP).
  + Đường truyền nội bộ: Đi thẳng qua mạng lưới dây nối tổ hợp bên trong chip, hoàn toàn không qua khối Logic/LUT phức tạp hay DFF.
  + Khối đệm ngõ ra: Tín hiệu được đưa trực tiếp tới IOB ngõ ra tại các chân D14, C14, B9 với dòng cấp 8 mA (DRIVE=8) để điều khiển đèn LED.
- Mã nguồn VHDL:

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity lab1 is
6    port (
7      bt1 : in  std_logic;
8      bt2 : in  std_logic;
9      bt3 : in  std_logic;
10
11     led1 : out std_logic;
12     led2 : out std_logic;
13     led3 : out std_logic
14   );
15 end entity lab1;
16
17 architecture logic of lab1 is
18 begin
19     led1 <= bt1;
20     led2 <= bt2;
21     led3 <= bt3;
22 end architecture logic;
```

IV. Physical Constraints File

- Dựa vào tài liệu Table_GPIO-PIN I-O_GoWin_ACG525 - FPGA.pdf:
  KEY0: Chân B16
  KEY1: Chân A15
  KEY2: Chân C15
  LED0: Chân D14
  LED1: Chân C14
  LED2: Chân B9

- Nội dung file cấu hình chân:

```
IO_LOC "bt1" C15;
IO_PORT "bt" IO_TYPE=LVCMOS33 PULL_MODE=UP;
IO_LOC "bt2" A15;
IO_PORT "bt2" IO_TYPE=LVCMOS33 PULL_MODE=UP;
IO_LOC "bt3" B16;
IO_PORT "bt3" IO_TYPE=LVCMOS33 PULL_MODE=UP;

IO_LOC "led1" D14;
IO_PORT "led1" IO_TYPE=LVCMOS33 DRIVE=8;
IO_LOC "led2" C14;
IO_PORT "led2" IO_TYPE=LVCMOS33 DRIVE=8;
IO_LOC "led3" B9;
IO_PORT "led3" IO_TYPE=LVCMOS33 DRIVE=8;
```

V. Implementation Results & Evidence

- Khi nhấn nút thì Led tương ứng sẽ đổi trạng thái.
- Số lượng Flip-Flop: 0.
- Số lượng LUT: 0.
- Định tuyến: Nối trực tiếp từ khối đệm ngõ vào IOB của B16, A15, C15 sang khối IOB ngõ ra D14, C14, B9.