Họ và Tên: Lưu Hữu An
MSSV: CE200314

BÁO CÁO KỸ THUẬT VÀ HƯỚNG DẪN THỰC HIỆN LAB 02

I. Problem Understanding & I/O Requirements

- Mục tiêu: Thiết kế hệ thống trên FPGA chỉ điều khiển đèn LED thông qua việc nhấn đồng thời 2 công tắc/nút bấm (KEY/SW).
- Miêu tả I/O:
  + 2 Ngõ vào (Inputs): bt1, bt2.
  + 1 Ngõ ra (Outputs): led.
- Cơ chế mức tích cực:
  + Nút nhấn trên bo mạch Xiaomeige ACG525 mặc định ở mức cao IO_TYPE=LVCMOS33 thông qua điện trở kéo lên (Pull-up). Khi nhấn nút, chân nối xuống đất (GND), tạo mức logic 0 (Active-Low).
  + Đèn LED được cấu hình: Chỉ khi nhấn cùng lúc 2 ngõ vào, trạng thái logic mới được truyền đến ngõ ra, tức là đèn.

II. Operating Rules & Logic Analysis

- Quan hệ logic:

  led = bt1 + bt2

- Mạch không chứa các phần tử nhớ và không phụ thuộc vào xung nhị. Đây là mạch tổ hợp thuần túy.
- Với 2 ngõ vào độc lập, mạch có tổng cộng $2^2 = 4$ tổ hợp trạng thái:

bt1	bt2	led1
0	0	0
0	1	0
1	1	1
1	0	0

III. Design Approach & RTL Implementation


- Phương pháp giải quyết
  + Mô hình kiến trúc mạch:

    Yêu cầu điều khiển đèn LED thông qua việc nhấn cùng lúc 2 nút bấm.
    Trạng thái của ngõ ra phụ thuộc vào trạng thái logic của cả hai ngõ vào.
    Thiết kế không sử dụng tín hiệu xung nhịp, không chứa các phần tử lưu trữ trạng thái (như Flip-Flop, Latch).
  + Cách tiếp cận bằng VHDL:

    Khai báo một entity gồm 2 cổng đầu vào (bt1, bt2) và 1 cổng đầu ra (led).
  + Trong phần architecture, sử dụng câu lệnh gán tín hiệu song song (<=) để truyền logic kết hợp từ hai nút nhấn sang LED:

    led <= bt1 and bt2

- Sơ đồ giao tiếp I/O:



- Mô tả đường truyền tín hiệu phần cứng
  + Khối đệm ngõ vào: Tín hiệu từ các chân vật lý A15, C15 đi qua IOB của FPGA với điện trở kéo lên (PULL_MODE=UP).
  + Đường truyền nội bộ: Đi thẳng qua mạng lưới dây nối tổ hợp bên trong chip, hoàn toàn không qua khối Logic/LUT phức tạp hay DFF.
  + Khối đệm ngõ ra: Tín hiệu được đưa trực tiếp tới IOB ngõ ra tại chân D14 với dòng cấp 8 mA (DRIVE=8) để điều khiển đèn LED.
- Mã nguồn VHDL:

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity lab02 is
6    port (
7      bt1 : in  std_logic;
8      bt2 : in  std_logic;
9
10     led : out std_logic
11   );
12 end entity lab02;
13
14 architecture logic of lab02 is
15 begin
16     led <= bt1 and bt2;
17 end architecture logic;
```

IV. Physical Constraints File

- Dựa vào tài liệu Table_GPIO-PIN I-O_GoWin_ACG525 - FPGA.pdf:
  KEY1: Chân A15
  KEY2: Chân C15
  LED0: Chân D14

- Nội dung file cấu hình chân:

```
IO_LOC "bt1" C15;
IO_PORT "bt1" IO_TYPE=LVCMOS33 PULL_MODE=UP;
IO_LOC "bt2" A15;
IO_PORT "bt2" IO_TYPE=LVCMOS33 PULL_MODE=UP;

IO_LOC "led" D14;
IO PORT "led" IO TYPE=LVCMOS33 DRIVE=8;
```

V. Implementation Results & Evidence

- Chỉ khi nhấn cả hai nút thì Led mới đổi trạng thái.
- Số lượng Flip-Flop: 0.
- Số lượng LUT: 0.
- Định tuyến: Tín hiệu tại ngõ ra phụ thuộc vào ngõ vào với phép tính AND.