BÁO CÁO THỰC HÀNH: LAB 03 - BLINKING AN LED

I. Problem Understanding & I/O Requirements

- Yêu cầu bài toán: Thiết kế mạch số trên FPGA nhớ được trạng thái hiện tại và đảo trạng thái LED (Toggle: On <-> Off) mỗi khi phím bấm (Button/Switch) được thả ra (released).
- Phân tích I/O & Chân FPGA Kit Xiaomeige ACG525:
  + clk (Input): Tín hiệu xung nhịp đồng bộ hệ thống.
  + bt (Input): Phím bấm điều khiển. Phím bấm trên kit là dạng Active-Low (bình thường mức 1, khi nhấn kéo về 0, khi thả quay về 1).
  + led (Output): Đèn hiển thị kết quả.

II. Operating Rules & Logic Analysis

- Quy luật hoạt động (SW -> LED):
  + Nhấn phím: Tín hiệu bt chuyển từ 1 sang 0 (không đổi trạng thái LED).
  + Thả phím: Tín hiệu btn chuyển từ 0 lên 1 (cạnh lên / Rising Edge của btn) -> Kích hoạt đảo trạng thái LED (LED <= NOT LED).
- Bắt cạnh:
  + Sử dụng 2 D-Flip-Flop mắc nối tiếp được kích bằng clock hệ thống (clk) để đồng bộ tín hiệu phím bấm và phát hiện sự kiện thả phím.
- Bảng chân trị chuyển trạng thái:

Q_t	S_{pre}	S_{cur}	led
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

III. Design Approach & RTL Implementation

- Phương pháp thiết kế
  + Sử dụng mô hình đồng bộ D-FlipFlop để lưu giữ trạng thái LED. Một khối DFF lưu trạng thái nút nhấn qua từng chu kỳ xung nhịp để phát hiện cạnh chuyển mức 0 -> 1 (khi thả phím), từ đó phát xung để lật giá trị thanh ghi LED.
- Đoạn mã RTL VHDL:

```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity lab03 is
    port (
        clk : in  std_logic;
        bt  : in  std_logic;
        led : out std_logic
    );
end entity lab03;

architecture logic of lab03 is
    signal current_sample  : std_logic := '1';
    signal previous_sample : std_logic := '1';
    signal led_state       : std_logic := '0';
begin

    process(clk)
    begin
        if rising_edge(clk) then
            previous_sample <= current_sample;
            current_sample  <= bt;

            if (previous_sample = '0' and current_sample = '1') then
                led_state <= not led_state;
            end if;
        end if;
    end process;

    led <= led_state;

end architecture logic;
```

- File cấu hình chân:

```
IO_LOC "bt" C15;
IO_PORT "bt" IO_TYPE=LVCMOS33 PULL_MODE=UP;


IO_LOC "led" D14;
IO_PORT "led" IO_TYPE=LVCMOS33;

IO_LOC "clk" T9;
IO_PORT "clk" IO_TYPE=LVCMOS33;
```

IV. Verification Plan

- Phương pháp kiểm chứng: Sử dụng Testbench mô phỏng hành vi tín hiệu phím nhấn và quan sát dạng sóng trên công cụ mô phỏng.
- Kịch bản kiểm thử:
  + TC1 - Khởi tạo: bt = '1', led = '0'. Kết quả mong đợi: LED giữ nguyên mức 0.
  + TC2 - Nhấn giữ nút: Chuyển bt = '0', giữ trong 5 chu kỳ clock. Kết quả mong đợi: LED vẫn giữ nguyên mức 0 (chưa thả nút thì chưa đảo).
  + TC3 - Thả nút lần 1: Chuyển bt = '1'. Kết quả mong đợi: Ngay sau chu kỳ clock phát hiện cạnh lên, led chuyển từ 0 lên 1.
  + TC4 - Nhấn rồi thả nút lần 2: Chuyển bt = '0', sau đó chuyển về '1'. Kết quả mong đợi: led chuyển từ 1 về 0.

V. Implementation Results



VI. Problems, Troubleshooting & Reflection

- Vấn đề gặp phải (Problems):
  + Hiện tượng dội phím (Contact Bouncing): Khi nạp lên kit thực tế, nếu không có bộ lọc dội hoặc bộ chia tần số lấy mẫu nút, khi thả tay LED có thể bị nháy đảo liên tục vài lần do các xung nhiễu cơ học của phím.
  + Gán sai mức tích cực (Active-Low vs Active-High): Nhầm lẫn giữa việc nhấn là '0' hay '1' dẫn đến LED đảo khi vừa bấm thay vì khi thả tay.
- Cách xử lý:
  + Tích hợp thêm bộ đếm trễ trước khi đưa tín hiệu phím vào khối dò cạnh nếu hiện tượng dội phím làm LED hoạt động chập chờn.
  + Kiểm tra đúng cấu hình Pull-up điện trở trong file CST.
- Bài học rút ra (Reflection):
  + Hiểu rõ cơ chế hoạt động của Flip-Flop trong việc lưu trữ trạng thái và nguyên lý phát hiện cạnh xung nhịp trong thiết kế RTL đồng bộ.
  + Nắm vững quy trình khép kín: Lập trình VHDL -> Ràng buộc chân CST -> Synvthesis -> Place & Route -> Nạp bitstream qua Gowin Programmer.