

SERVIÇO PÚBLICO FEDERAL · MINISTÉRIO DA EDUCAÇÃO UNIVERSIDADE FEDERAL DE VIÇOSA · UFV CAMPUS FLORESTAL

Trabalho Prático 01 – CCF 251 Circuitos Combinacionais - Segunda Parte

Anna Luísa Ferreira Costa Gabriel Benez Duarte Costa

Florestal - MG 2023

Índice

1.	Introdução	3
2.	Processo de Desenvolvimento	4
3.	Resultados	5
4.	Acesso ao vídeo	5
5.	Conclusão	5

1. Introdução

Esta documentação refere-se à segunda parte do primeiro trabalho prático proposto na disciplina "Introdução aos Sistemas Lógicos Digitais", de código CCF 251. Para essa etapa, foram realizadas algumas alterações no código principal do codificador, conforme orientação do monitor, para adequar as funcionalidades do código com o método de lógica combinacional da primeira parte da disciplina.

```
module Codificador (A, B, C, D, Ready, Reset, SO, S1, S2, S3);

// entradas dos bits e os acionadores ready e reset.
input wire A, B, C, D, Ready, Reset;
output wire SO, S1, S2, S3;

// saidas codificada conforme documentação de orientação do TP.
//befinindos as saidas por meio de equações boleanas
assign SO = (~A & ~C & D & Ready) | (~B & C & ~D & Ready) | (A & B & ~C & Ready) | Reset;

assign S1 = (~B & ~C & ~D & Ready) | (~A & ~C & D & Ready) | (B & C & ~D & Ready) | (A & ~D & Ready) | Reset;

assign S2 = (~A & B & D & Ready) | (A & ~B & ~C & Ready) | (A & C & D & Ready) | (A & B & ~D & Ready) | Reset;

assign S3 = (~A & ~C & ~D & Ready) | (A & ~B & ~C & Ready) | (A & C & D & Ready) | (A & B & ~C & Ready) | Reset;

assign S3 = (~A & ~C & ~D & Ready) | (~B & ~D & Ready) | (A & C & D & Ready) | (A & ~B & ~C & Ready) | Reset;

endmodule
```

Figura 1: Novo código do sistema Codificador de 4-bits.



Figura 2: Ondas geradas pelo código do Codificador no GTKwave.

Apesar das alterações realizadas no código verilog do Codificador, às entradas e saídas permaneceram as mesmas diante a tabela de valores proposta pelo trabalho.

2. Processo de Desenvolvimento

2.1 Display de 7 Segmentos

Para a simulação do Codificador 4-bits na placa FPGA, foram utilizados dois displays de 7 segmentos para representar as saídas em decimais, às quais possuem um intervalo de 0 a 15. O código para os displays segue na formatação exemplificada abaixo, no qual foi desenvolvido um "case" para cada uma das 16 possibilidades de saída codificada, e a representação do reset e do não acionamento do ready.

```
    □ Display.v × □ teste_gtk.vcd
Codificador.v
                                               Display.v
     module Display (a, b, c, d, ready, reset, dse, dsd);
1
       input wire a, b, c, d, ready, reset;
       wire s0, s1, s2, s3;
3
       output reg [0:6] dse;
 4
       output reg [0:6] dsd:
 5
       Codificador\ en(.A(a),\ .B(b),\ .C(c),\ .D(d),\ .ready(ready),\ .reset(reset),\ .S0(s0),\ .S1(s1),\ .S2(s2),\ .S3(s3));
 6
 8
       always @(*) begin
9
10
         case ({s3, s2, s1, s0})
11
           4'b0000: begin
12
                   dsd = 7'b1111110;
13
                   dse = 7'b0000000;
14
                 end
15
           4'b0001: begin
                   dsd = 7'b0110000;
16
                   dse = 7'b0000000;
17
18
                 end
           4'b0010: begin
19
                   dsd = 7'b1101101;
20
21
                   dse = 7'b0000000;
22
                 end
```

Figura 3: Código do display.

```
73 | end default: begin | f (reset == 1'b1 || ready == 1'b0 || (ready == 1'b1)) begin // Caso a entrada ready ou reset dsd = -7'b0000001; dse = -7'b0000001; end else begin | dsd = -7'b0000000; // caso nenhuma das posibilidades, desligar o display dse = -7'b0000000; end endcase end endcase end endcase end endmodule
```

Figura 4:Estrutura case com a lógica do ready e do reset.




Figura 5:Circuito do display no Logisim.

3. Resultados

Por meio do código desenvolvido para os displays, foi possível estabelecer uma conexão

bem-sucedida com as informações geradas pelo código principal do codificador. Durante os

testes realizados, a placa FPGA demonstrou um desempenho satisfatório, conforme as

expectativas do nosso grupo (15), operando adequadamente com as entradas e saídas

planejadas.

4. Acesso ao vídeo

Abaixo encontra-se o vídeo explicando o funcionamento do sistema desenvolvido:

Link: Vídeo Teste FPGA

5. Conclusão

Com a conclusão deste trabalho, uma gama considerável de conhecimento foi adquirido por

parte dos alunos que desenvolveram esse sistema. Além desse aspecto, foi possível atender, de

maneira geral, às exigências propostas pelo trabalho ao elaborar um sistema de codificação

condizente com as entradas e saídas estabelecidas, assim como um resultado bem sucedido no

momento de rodar os códigos na placa FPGA.

Referências

[1] Randy H.Katz. CONTEMPORARY LOGIC DESIGN. 2. ed. Editora Pearson Prentice

Hall.

[2] Nacif, José A. M. CCF-251-TP01-2022-2. 2022.

[3] Prof. Dr Pedro Souza - Universidade Federal Rural do Semi-Árido. Disponível em: <Link

Youtube> Último acesso em: 23 de Outubro de 2023.

6