# How to use Interrupt Application Note

Version 1.0.0





© 2018 WIZnet Co., Ltd. All Rights Reserved. For more information, visit our website at <a href="http://www.wiznet.io">http://www.wiznet.io</a>



# Contents

1. Inter	rupt configuration	6
1.1	Registers related to interrupt	6
1.2	INTn 의 동작	6
1.3	Common interrupt	7
1.4	Socket interrupt	8
1.5	Socket-less command interrupt	8
2. HOST	「에서의 Interrupt 처리	10
2.1	HOST 측에서의 Interrupt 설정	10
2.2	Packet receive Interrupt Example	10
2.3	SOCKET-less Command Interrupt Example	11
3. 기타.		13
3.1	Interrupt 사용시 주의점	13
3.2	RTOS 에서 Interrupt 사용 시 주의점	13
4 Docu	ment Revision History	15

# **List of Figures**

Figure 1 W5100S INTn Pin	5
Figure 2 Interrupt and INTPTMR	7
Figure 3 SPI Frame	13
Figure 4 Behavior when an interrupt or task switching occurs	14
List of Tables	
Table 1 Interrupt 관련 Registers	6



## Introduction

W5100S 는 1개의 Interrupt Pin (INTn)을 제공하며 User는 INTn을 통해 Event 가 발생되는 시점을 정확하게 파악하여 효과적인 프로그래밍을 할 수 있다. W5100S의 Ethernet Packet 통신 처리(IP 충돌감지, WOL Magic Packet 수신, 각 통신 SOCKET 별 데이터 송수신 등)를 위한 Event 가 발생할 경우 INTn 이 Low로 assert 된다.




Figure 1 W5100S INTn Pin

INTn 의 기본 설정값은 Enable 이며 MR2(Mode register 2)의 IEN bit 를 통하여 Enable/Disable 설정이 가능하다.

## 1. Interrupt configuration

## 1.1 Registers related to interrupt

Table 1 Interrupt 관련 Registers

Symbol	Address	Description	Remarks
INTLEVEL	0x0013-14	Interrupt Low Level Timer	
IR	0x0015	Interrrupt register	
IMR	0x0016	Interrupt mask register	
IR2	0x0020	Interrupt register 2	
IMR2	0x0021	Interrupt maks register 2	
MR2	0x0030	Mode register 2	
SLIR	0x005E	Socket-less command interrupt register	
SLIMR	0x005F	Socket-less command interrupt mask register	
Sn_IR	0x0403+0x100*n	Socket n interrupt register	
Sn_IMR	0x042C+0x100*n	Socket n interrupt mask register	

Table 1 은 인터럽트와 관련 Registers 를 나타낸 것이다. 각 Register 의 자세한 설명은 W5100S Datasheet 를 참조하라. Interrupt Register 들은 크게 세 가지로 나누어 진다. 첫 번째, Interrupt Register 는 발생된 Event 를 확인할 수 있는 Register 이다. 두 번째, Interrupt Mask Register 는 Interrupt Register 에 1:1 대응되는 Masking Register 로, 해당 Bit 가 1로 assert 되어 있어야 해당 Event 가 발생했을 때 INTn 이 Low 로 assert 된다. 마지막으로 INTn 자체의 동작을 결정하는 Register 가 있다. Mode register 2 는 INTn 의 Enable/Disable 을 결정하는 IEN Bit 를 지니고 있다. Mode register 2 의 IEN 이 Enable('1') 상태여야만 Event 가 발생하면 INTn 핀이 Low 로 assert 된다.

## 1.2 INTn 의 동작

INTn 은 Event 발생 여부를 HOST 에게 전압 레벨의 변화로 알려준다. INTn 의 전압 레벨은 기본적으로 High 상태를 유지하고 Event 발생 시 Low 상태로 변한다. 이 때, INTLEVEL 의 값이 0 이 아니면 INTLEVEL Register 에 설정된 시간 이후 Low 상태로 변한다. Host 에서의 Event 처리가 끝나면 해당 Interrupt Register Bit 에 '1'을 설정하여 Interrupt 가 clear 할 수 있으며 INTn 의 상태는 High로 변한다.






Figure 2 Interrupt and INTPTMR

## 1.3 Common interrupt

IR 은 IP Conflict, Port Unreachable, PADT/LCPT Receive 그리고 각 SOCKET의 Event 를 감지하는 Interrupt 를 제공한다. IR 과 1:1 대응되는 IMR의 Bit 를 '1'로 설정하여 해당 Interrupt 를 활성화한다. IMR 가 0이면 Event 발생으로 인해 IR의 각 비트가 1로 변해도 INTn은 Low로 assert 되지 않는다.

IR2 는 MAGIC Packet 을 수신 Event 를 감지하는 Interrupt 를 제공한다. 1:1 대응되는 IMR2 의 bit 를 '1'로 설정하여 Interrupt 를 활성화한다.

만약 IP Conflict Interrupt 를 확인하고자 한다면 다음과 같은 과정을 따라야 한다.

#### Register Configuration

```
start:
    MR2 |= 1<<6;    // enable INTn (MR2[IEN] == 1)
    IMR |= 1<<7;    // enable CONFLICT Interrupt Mask Register
end
}</pre>
```

#### • IP Conflict Error occurred (In HOST's Interrupt Handler)

### 1.4 Socket interrupt

W5100S 는 SOCKET 의 상태 변화 Event 를 감지하는 Interrupt 를 제공한다. Sn\_IR 과 1:1 대응되는 Sn\_IMR 의 Bit 를 '1'로 설정하여 해당 Interrupt 를 활성화시킬 수 있다. Sn\_IMR 에 설정된 SOCKET Event 가 발생하면 Sn\_IR 의 해당 Bit 가 '1'로 assert 되고 IR 의 Sn\_INT Bit 도 '1'로 assert 된다. 이 때, MR2 의 IEN Bit 나 IMR 의 해당 Interrupt Mask Bit 가 비활성화 상태이면 INTn 이 Low 로 assert 되지 않는다. SOCKET Event 로 인해 INTn 이 Low 로 assert 되면 HOST 는 IR 을 읽어 몇 번째 SOCKET 에서 Event 가 발생했는지 확인한후 Sn\_IR 을 통해 어떤 Interrupt 가 발생했는지 확인해야만 한다.

만약 0 번 소켓의 RECV Interrupt 를 확인하고자 한다면 다음과 같이 과정을 따라야 한다.

#### Register Configuration

#### RECV Event occurred (HOST Interrupt Handler that connected to INTn)

Socket 의 상태 변화에 따른 Event 는 SENDOK, TIMEOUT, RECV, DISCN, CON 이 있으며 자세한 사항은 W5100S Datasheet 를 참조하라.

## 1.5 Socket-less command interrupt

W5100S 는 SOCKET Open 없이 PING 이나 ARP를 송수신할 수 있는 기능이 있다. 이에 따른 Interrupt 기능도 추가되었다. SLIR (SOCKET-less Interrupt Register)은 PING 이나 ARP 에 대한 응답 Event를 감지하는 Interrupt를 제공한다. SLIR 과 1:1 대응되는 SLIMR 의 Bit를 '1'로 설정하여 해당 Interrupt를 활성화시킬 수 있다. SLIMR 에 설정된 SOCKET-less



Command 의 응답 Event 가 발생하면 SLIR 의 해당 Bit 가 '1'로 assert 되고 INTn 이 Low 로 assert 된다.

EX) SOCKET-less Command 를 이용해 PING Packet 을 전송하고 PING 응답에 대한 Interrupt 를 확인하고자 한다면 다음과 같은 과정을 따라야 한다.

#### • Register Configuration

```
{
start:
    MR2 |= 1<<6;    //enable MR2[IEN] - enable INTn
    SLIMR |= 1<<0;    //enable SLIMR[SLCMD_PING] - enable PING Interrupt
end
}</pre>
```

#### • PING Interrupt Handler

```
{
start:
    if(SLIR && 1<<0) //PING Interrupt ?
    //Do Something!
    SLIR |= 1<<0; //clear PING Interrupt flag
end
}</pre>
```

SOCKET-less Command 응답 Event 는 TIMEOUT, PING, ARP 가 있으며 자세한 사항은 W5100S Datasheet 를 참조하라.

## 2. HOST 에서의 Interrupt 처리

## 2.1 HOST 측에서의 Interrupt 설정

HOST는 W5100S 과 연결되어 제어하는 MCU(Micro controller unit)를 의미한다. MCU 는 일반적으로 pin 의 상태 변화(전압 Level 변화, Edge 등)를 감지하여 그에 맞는 동작을 할수 있는 Hardware Component 를 내장하고 있다. External Interrupt unit 혹은 Event Controller Driver 등 다양한 이름으로 사용되고 있으나 동작은 거의 비슷하므로 본 문서에서는 External Interrupt 라고 명칭 하도록 하겠다. External Interrupt 를 구성하기위해서는 MCU의 관련 Hardware 초기화와 Interrupt Handler 가 필요하다. Interrupt Handler 는 W5100S 에서 Event 가 발생했을 때에 실행되는 Software 를 말한다.

## 2.2 Packet receive Interrupt Example

해당 Example 은 STM32F1XX 시리즈 MCU 를 기준이며 WIZnet Ethernet IC 공식 library 인 ioLibrary 를 사용하였다.

W5100S의 INTn 핀이 STM32F1XX의 GPIOB의 1 번 핀에 연결되어 있고 Socket 0의 RECV interrupt 만 활성화 되어 있을 경우.

#### • Initialize External Interrupt Hardware Unit

```
void InitializeExternalInterrupt(void)
  {
       GPIO_InitTypeDef GPIO_InitStructure;
       EXTI_InitTypeDef EXTI_InitStructure;
       /* GPIO initialize */
       GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IPU;
       GPIO_InitStructure.GPIO_Pin = GPIO_Pin_1;
       GPIO InitStructure.GPIO Speed = GPIO Speed 50MHz;
       GPIO_Init(GPIOB, & GPIO_InitStructure);
       /* External interrupt initialize */
       GPIO_EXTILineConfig(GPIOB_PortSourceGPIOB, GPIO_PinSource1);
       EXTI_InitStructure.EXTI_Line = EXTI_Line8;
       EXTI_InitStructure.EXTI_Mode = EXTI_Mode_Trigger_Falling;
       EXTI_InitStructure.EXTI_LineCmd = ENABLE;
       EXTI_Init(&EXTI_InitStructure);
}
```



}

• W5100S Interrupt Configuration

```
{
    MR2 |= 1<<6; // MR2[6] IEN Bit - enable INTn
    IMR |= 1<<0; // IMR[0]S<sub>0</sub>_INT Bit - enable SOCKET 0 Interrupt
}
```

• Interrupt Handler

## 2.3 SOCKET-less Command Interrupt Example

해당 Example 은 STM32F1XX 시리즈 MCU 기준이며 WIZnet Ethernet IC 의 공식 library 인 ioLibrary 를 사용하여 작성하였다.

W5100S 의 INTn 핀이 STM32F1XX 의 GPIOB 의 1 번 핀에 연결되어 있고 SOCKET-less Command 의 PING 의 응답만 활성화되어 있는 경우.

External interrupt 를 활성화하는 부분은 2.2 Packet receive Interrupt Example 과 동일하다.

• Interrupt Handler

```
{
```



## 3. 기타

## 3.1 Interrupt 사용시 주의점

W5100S 의 접근(Read or Write)은 Frame 으로 구성되어 있다. (Datasheet External interface 참조) 한 Frame 은 각각 Address phase, Control phase, Data phase 로 이루어져 있는데 통신도중 이 Frame 의 순서가 지켜져야만 한다. 예를 들어 SPI Frame 은 아래 그림과 같은 형식을 유지해야만 한다.




Figure 3 SPI Frame

하지만 Interrupt 를 사용하는 상황에서 해당 Frame 의 순서에 문제가 생길 수 있다. 예를 들어 RECV interrupt 를 활성화시킨 상태에서 W5100S 의 Data 를 읽는 상황을 생각해보자. Data 를 읽기 위해 Control byte 를 보내고 그 다음 상위 Address byte 를 보낸 직 후 Interrupt 가 발행하게 되면 MCU는 하던 일을 멈추고 Interrupt handler 로 점프해 코드를 수행하게 된다. 이 때 당신이 W5100S 의 register 를 읽고 쓰거나 W5100S 와 같은 addres, data bus, 혹은 SPI bus 를 공유하는 IC 에 접근한다면 W5100S 의 Frame 은 더 이상 유효하지 않게 된다. 이 문제를 해결하기 위해 Frame 이 손상되지 않는 최소 단위를 지정해 한 Frame 이 진행되고 있을 때에는 같은 자원을 사용하는 Interrupt handler 가수행되지 않도록 해야 한다.

반드시 순차적으로 수행되어져야 할 Frame 을 일반적으로 critical section 이라고 부르며 ioLibrary 에 포함된 reg\_wizchip\_cris\_cbfunc() 함수를 통해 critical section 이 수행될 때의 동작을 설정할 수 있다.

처음의 예와 같이 Recv interrupt 를 활성화 한 상태에서 Send 를 수행한다고 가정하자. 이 때 Send 동작의 최소 Frame 이 시작되기 전에 Interrupt 는 Disable 되어 있어야만 한다. 그리고 Send 의 최소 Frame 이 끝나면 Interrupt 를 Enable 시켜 Frame 이 종료된 후 Interrupt\_handler 가 동작할 수 있도록 프로그래밍 해야한다.

## 3.2 RTOS 에서 Interrupt 사용 시 주의점.

RTOS 도 Task 의 전환 때문에 3.1. Interrupt 사용시 주의점에서 설명한 문제점과 동일한 현상이 발생할 수 있다. 마찬가지로 최소 Frame 이 동작하는 중간에 Task switching 이

일어나 다른 Task 를 수행할 때 같은 자원(Bus)을 사용하게 되면 Frame 이 손상되어 정상적인 데이터 통신을 할 수 없게 된다. 이를 막기 위해 reg\_wizchip\_cris\_cbfunc()를 이요해 scheduler 를 lock/unlock 하는 함수를 등록하거나 RTOS 에서 제공하는 Mutex(Mutual exclusive) 등의 기능을 활용하는 것이 바람직하다.




Figure 4 Behavior when an interrupt or task switching occurs



## 4. Document Revision History

Version	Date	Descriptions
Ver. 1.0.0	1APR2018	Initial Release

# **Copyright Notice**

Copyright 2018 WIZnet Co., Ltd. All Rights Reserved.

Technical Support: <a href="https://forum.wiznet.io/">https://forum.wiznet.io/</a> Sales & Distribution: <a href="mailto:sales@wiznet.io">mailto:sales@wiznet.io</a>

For more information, visit our website at <a href="http://www.wiznet.io/">http://www.wiznet.io/</a>