

# **W5500 Datasheet**

Version 1.0.5





#### W5500

W5500 은 위즈네트의 Hardware TCP/IP 기술을 이용한 임베디드용 인터넷 솔루션으로 하나의 칩에 TCP/IP 프로토콜 처리부터 10/100 Ethernet PHY 와 MAC 을 모두 내장하고 있다. W5500 내부에는 TCP, UDP, IPv4, ICMP, IGMP, ARP, PPPoE 등의 통신 프로토콜을 처리할 수 있는 Full hardware logic 과 버퍼용 메모리가 있고 사용자는 동시에 8개의 독립적인 하드웨어 Socket 을 사용할 수 있다.

W5500 과 외부 MCU 는 SPI Interface 방식을 통해 연결 할 수 있다. W5500 의 SPI 는 최대 80MHz 의 SPI main clock 을 지원하고 기존 제품대비 효율적인 SPI 프로토콜을 제공함으로써 고속의 네트워크통신을 구현할 수 있다. 또한, 시스템의 소비전력을 낮추기 위해 저전력 설계와, WOL (Wake On LAN), Power Down mode 를 제공한다.

#### **Features**

- Support Hardwired TCP/IP Protocols: TCP, UDP, ICMP, IPv4, ARP, IGMP, PPPoE
- Support 8 independent sockets simultaneously
- Support Power down mode
- Support Wake on LAN over UDP
- Support High Speed Serial Peripheral Interface(SPI MODE 0, 3)
- Internal 32Kbytes Memory for TX/RX Buffers
- 10BaseT/100BaseTX Ethernet PHY embedded
- Support Auto Negotiation (Full and half duplex, 10 and 100-based)
- Not support IP Fragmentation
- 3.3V operation with 5V I/O signal tolerance
- LED outputs (Full/Half duplex, Link, Speed, Active)
- 48 Pin LQFP Lead-Free Package (7x7mm, 0.5mm pitch)




# **Target Applications**

W5500은 다음과 같은 Embedded application 에 적합하다.

- Home Network Devices: Set-Top Boxes, PVRs, Digital Media Adapters
- Serial-to-Ethernet: Access Controls, LED displays, Wireless AP relays, etc.
- Parallel-to-Ethernet: POS / Mini Printers, Copiers
- USB-to-Ethernet: Storage Devices, Network Printers
- GPIO-to-Ethernet: Home Network Sensors
- Security Systems: DVRs, Network Cameras, Kiosks
- Factory and Building Automations
- Medical Monitoring Equipment
- Embedded Servers



# **Block Diagram**





# **Table of Contents**

1	Pin .	Assignme	nt	7
	1.1	Pin	Descriptions	.7
2	HOS	T Interfa	ce1	2
	2.1	SPI	Operation Mode	13
	2.2	SPI	Frame	14
		2.2.1	Address Phase	14
		2.2.2	Control Phase	15
		2.2.3	Data Phase	17
	2.3	Vari	able Length Data Mode (VDM)	17
		2.3.1	Write Access in VDM	18
		2.3.2	Read Access in VDM	21
	2.4	Fixe	ed Length Data Mode (FDM)	24
		2.4.1	Write Access in FDM	25
		2.4.2	Read Access in FDM	26
3	Reg	ister and	Memory Organization2	27
	3.1	Con	nmon Register Block	29
	3.2	Soci	ket Register Block	30
	3.3	Men	nory	31
4	Reg	ister Desc	riptions3	32
	4.1	Con	nmon Registers	32
	4.2	Soci	ket Registers	14
5	Elec	trical Spe	ecifications6	0
	5.1	Abso	olute Maximum Ratings6	60
	5.2	Abso	olute Maximum Ratings (Electrical Sensitivity)6	50
	5.3	DC (	Characteristics	<b>5</b> 1
	5.4	POV	ver dissipation	<u> 5</u> 2
	5.5	AC (	Characteristics	<u> 5</u> 2
		5.5.1	Reset Timing	<u> 5</u> 2
		5.5.2	Wake up Time	<u> 5</u> 2
		5.5.3	Crystal Characteristics	<u> 5</u> 2
		5.5.4	SPI Timing	63
		5.5.5	Transformer Characteristics	<u>5</u> 4
		5.5.6	MDIX	<u>5</u> 4
6	IR R	eflow Ter	mperature Profile (Lead-Free)6	5
7	Pacl	kage Desc	riptions6	6
Do	cum	ent Histo	ry Information6	7



# Table of Figures

Figure 1. W5500 Pin Layout	7
Figure 2. External reference resistor	11
Figure 3. Crystal reference schematic	11
Figure 4. Variable Length Data Mode (SCSn controlled by the host)	12
Figure 5. Fixed Length Data Mode (SCSn is always connected by Ground)	12
Figure 6. SPI Mode 0 & 3	13
Figure 7. SPI Frame Format	14
Figure 8. Write SPI Frame in VDM mode	18
Figure 9. SIMR Register Write in VDM Mode	19
Figure 10. 5 Byte Data Write at 1th Socket's TX Buffer Block $0x0040$ in VDM mode	20
Figure 11. Read SPI Frame in VDM mode	21
Figure 12. S7_SR Read in VDM Mode	22
Figure 13. 5 Byte Data Read at Socket 3 RX Buffer Block 0x0100 in VDM mode $\dots$	23
Figure 14. 1 Byte Data Write SPI Frame in FDM mode	25
Figure 15. 2 Bytes Data Write SPI Frame in FDM mode	25
Figure 16. 4 Bytes Data Write SPI Frame in FDM mode	25
Figure 17. 1 Byte Data Read SPI Frame in FDM mode	26
Figure 18. 2 Bytes Data Read SPI Frame in FDM mode	26
Figure 19. 4 Bytes Data Read SPI Frame in FDM mode	26
Figure 20. Register & Memory Organization	28
Figure 21. INTLEVEL Timing	34
Figure 22. Reset Timing	62
Figure 23. SPI Timing	63
Figure 24. Transformer Type	64
Figure 25. IR Reflow Temperature	65
Figure 26 Package Dimensions	66



# 1 Pin Assignment




Figure 1. W5500 Pin Layout

# 1.1 Pin Descriptions

Table 1. Pin Type Notation

Туре	Description
I	Input
0	Output
1/0	Input / Output
А	Analog
PWR	3.3V power
GND	Ground



Table 2. W5500 Pin Description

Pin No	Symbol	Internal Bias <sup>1</sup>	Туре	Description
1	TXN	-	AO	TXP/TXN Signal Pair
2	TXP	-	AO	Data 전송 시 PHY 신호 TXP/TXN differential signal
				pair 를 통해 전송한다.
3	AGND	-	GND	Analog ground
4	AVDD	-	PWR	Analog 3.3V power
5	RXN	-	Al	RXP/RXN Signal Pair
6	RXP	-	Al	Data 수신 시 PHY 신호 RXP/RXN differential signal
				pair 를 통해 수신한다.
7	DNC	-	AI/O	Do Not Connect Pin
8	AVDD	-	PWR	Analog 3.3V power
9	AGND	-	GND	Analog ground
10	EXRES1	-	AI/O	External Reference Resistor
				외부 12.4KΩ, 1% 저항과 연결한다. 연결 방법은
				'External reference resistor' (Figure. 2)을 참조한다.
11	AVDD	-	PWR	Analog 3.3V power
12	-		-	NC
13	-		-	NC
14	AGND	-	GND	Analog ground
15	AVDD	-	PWR	Analog 3.3V power
16	AGND	-	GND	Analog ground
17	AVDD	-	PWR	Analog 3.3V power
18	VBG	-	AO	Band Gap Output Voltage
				정상적인 경우, 25℃에서 1.2V 출력전압을 갖는다.
				Note: NC 처리한다.
19	AGND	-	GND	Analog ground
20	TOCAP	-	AO	External Reference Capacitor
				외부 4.7uF capacitor 와 연결 한다. 내부 신호의 안정을
				위해 Capacitor 와 연결하는 회로의 길이는 최대한 짧게
				한다.
21	AVDD	-	PWR	Analog 3.3V power
22	1V2O	-	AO	1.2V Regulator output voltage
				내부 Regulator의 출력 전압이다. 외부 10nF
				capacitor 와 연결한다.

<sup>&</sup>lt;sup>1</sup> Internal Bias after hardware reset



VV 12.	псі			
23	RSVD	Pull-down	I	It must be tied to GND.
24	SPDLED	-	0	Speed LED
				현재 연결된 link 의 speed 를 나타낸다.
				Low: 100Mbps
				High: 10Mbps
25	LINKLED	-	0	Link LED
				현재 link 가 성립되어 있는지의 여부를 나타낸다.
				Low: Link is established
				High: Link is not established
26	DUPLED	-	0	Duplex LED
				현재 연결된 link 의 duplex 상태를 나타낸다.
				Low: Full-duplex mode
				High: Half-duplex mode
27	ACTLED	-	0	Active LED
				현재 TX 혹은 RX 동작이 발생했을 경우 carrier 신호를
				감지하여 동작상태를 나타낸다.
				Low: Carrier sense from the active PMD
				High: No carrier sense
28	VDD	-	PWR	Digital 3.3V Power
29	GND	-	GND	Digital Ground
30	XI/CLKIN	-	Al	Crystal input / External Clock input
				External 25MHz Crystal Input.
				이 pin 을 single-ended TTL oscillator (CLKIN)로
				구동하는 경우엔, XO 는 Floating 시킨다. External clock
				input 을 위해서는 3.3V clock 이 인가되어야 한다.
				상세한 연결 방법은 'Crystal reference
				schematic'(Figure. 3) 을 참조.
31	ХО	-	AO	Crystal output
				External 25MHz Crystal Output
				XI/CLKIN 을 통해 외부 Clock 을 인가하면 이 pin 은
				Floating 시킨다.
32	SCSn	Pull-up	ı	Chip Select for SPI bus
				SPI interface 에서 W5500 을 선택하려고 할 경우 low 로
				설정한다.
				Low: selected
				High: deselected
33	SCLK	-	I	SPI clock input
				SPI master 로부터 입력 받는 SPI clock 이다.
	•	•		



34	MISO	-	0	SPI m	aster	inpu	ut slave(W5500) output										
				SPI master input slave(W5500) output SCSn pin 이 Low 인 경우, 이 pin 은 SPI data 를 출력한다. SCSn pin 이 High 인 경우, 이 pin 은 High Impedance 된다. SPI master output slave(W5500) input Interrupt output Low: Interrupt asserted from W5500 High: No interrupt Reset (Active low) 칩을 reset 하기 위해서는 최소 500us 이상 low 를 유지한다. NC NC NC NC													
				SCSn pin 이 Low 인 경우, 이 pin 은 SPI data 를 출력한다. SCSn pin 이 High 인 경우, 이 pin 은 High Impedat 된다. SPI master output slave(W5500) input Interrupt output Low: Interrupt asserted from W5500 High: No interrupt Reset (Active low) 칩을 reset 하기 위해서는 최소 500us 이상 low 를 유지한다. NC													
				SCSn pin 이 Low 인 경우, 이 pin 은 SPI data 를 출력한다. SCSn pin 이 High 인 경우, 이 pin 은 High Imped 된다.  SPI master output slave(W5500) input Interrupt output Low: Interrupt asserted from W5500 High: No interrupt  Reset (Active low) 칩을 reset 하기 위해서는 최소 500us 이상 low 유지한다.  NC  NC  NC  NC  PHY Operation mode select pins PHY 의 네트워크 모드를 설정하는 핀으로 자세함 내용은 아래의 표를 참조한다  PMODE [2:0] 2 1 0 Description 0 0 1 10BT Half-duplex, Auto-negotiation disa 0 1 1 0 100BT Half-duplex, Auto-negotiation disa													
				된다.  SPI master output slave(W5500) input  Interrupt output Low: Interrupt asserted from W5500 High: No interrupt  Reset (Active low) 칩을 reset 하기 위해서는 최소 500us 이상 low 를 유지한다.  NC  NC  NC  NC  NC  PHY Operation mode select pins													
35	MOSI	-	I	SPI m	aster	out	put slave(W5500) input										
36	INTn	-	0	Inter	rupt (	outpu	ut										
				Low:	Inter	rupt a	asserted from W5500										
				High:	· · · · · · · · · · · · · · · · · · ·												
37	RSTn	Pull-up	1	Reset	· · · · · · · · · · · · · · · · · · ·												
				(Activ													
				칩을	칩을 reset 하기 위해서는 최소 500us 이상 low 를												
				Reset (Active low) 칩을 reset 하기 위해서는 최소 500us 이상 low 를 유지한다. NC NC NC NC NC PHY Operation mode select pins PHY 의 네트워크 모드를 설정하는 핀으로 자세한													
38	RSVD	Pull-down	I	NC	Active low) 집을 reset 하기 위해서는 최소 500us 이상 low 를 유지한다. NC												
39	RSVD	Pull-down	I	NC	유지한다. NC NC NC NC NC NC NC NC PHY Operation mode select pins												
40	RSVD	Pull-down	I	NC	유지한다. NC NC NC NC NC PHY Operation mode select pins PHY 의 네트워크 모드를 설정하는 핀으로 자세한												
41	RSVD	Pull-down	I	NC	NC												
42	RSVD	Pull-down	I	NC	NC												
43	PMODE2	Pull-up	I	PHY (	Opera	tion	mode select pins										
44	PMODE1	Pull-up	I	PHY 9	의 네.	트워크	크 모드를 설정하는 핀으로 자세한										
45	PMODE0	Pull-up	I	내용원	은 아	래의	표를 참조한다										
				PA	NODE [	2:0]	Description										
				2	Low: Interrupt asserted from W5500 High: No interrupt  Reset (Active low) 칩을 reset 하기 위해서는 최소 500us 이상 low 를 유지한다.  NC NC NC NC NC PHY Operation mode select pins PHY의 네트워크 모드를 설정하는 핀으로 자세한 내용은 아래의 표를 참조한다  PMODE [2:0] 2 1 0 Description 0 0 1 10BT Half-duplex, Auto-negotiation disabled 0 1 1 100BT Full-duplex, Auto-negotiation disabled 1 0 0 1 100BT Half-duplex, Auto-negotiation disabled 1 0 1 Not used 1 1 0 Not used												
				0	10BT Half-duplex, Auto-negotiation disabled												
				0	0	1	10BT Full-duplex, Auto-negotiation disabled										
				0	1	0	100BT Half-duplex, Auto-negotiation disabled										
				0	1	1	100BT Full-duplex, Auto-negotiation disabled										
				1	0	0	100BT Half-duplex, Auto-negotiation enabled										
				1	0	1	Not used										
				1	1	0	Not used										
				1	1	1	All capable, Auto-negotiation enabled										
				1 1 1 All capable, Auto-negotiation enabled													
46	-	-	-	NC													
47	-	-	-	NC													
48	AGND	-	GND	Analog ground													



EXRES1 핀과 12.4K $\Omega$  (1%) 저항을 아래 그림과 같이 연결한다.




Figure 2. External reference resistor

Crystal 회로는 아래 그림을 참조한다.




Figure 3. Crystal reference schematic



#### 2 HOST Interface

W5500 은 External HOST Interface 를 위해 4 개의 Signals(SCSn, SCLK, MOSI, MISO)로 구성된 SPI(Serial Peripheral Interface) Bus 를 제공하며, 오직 SPI Slave 로만 동작한다.

W5500 의 SPI 는 'Chapter 2.3' & 'Chapter 2.4' 에서 설명될 SPI Operation Mode (Variable Length Data / Fixed Length Data Mode)에 따라 Figure 4 와 Figure 5 와 같이 2 가지 방식으로 연결될 수 있다.

Figure 4 방식은 SPI Bus 를 다른 SPI Device 들과 공유할 수 있는 반면, Figure 5 는 W5500 전용 SPI Bus 로 사용되어 다른 SPI Device 들과 공유할 수 없다.




Figure 4. Variable Length Data Mode (SCSn controlled by the host)




Figure 5. Fixed Length Data Mode (SCSn is always connected by Ground)

SPI 는 SCLK 의 극성(Polarity)과 위상(Phase)에 따라 4 개의 Mode 0,1,2,3 을 지원한다. SPI Mode 0 과 3 은 inactive(idle)일 때 SCLK 의 극성이 다르며 active 시동일하게 동작한다. SPI Mode 0 과 Mode 3 은 Figure 6 과 같이 Data signals(MOSI & MISO)는 SCLK 의 Rising edge 때 수신(Sampling)되며, Falling edge 일 때 송신(Toggling)된다.

W5500 은 SPI mode 0 과 3 만을 지원한다. 또한 MOSI & MISO signal 은 항상 Most Significant Bit(MSB)부터 Lowest Significant Bit(LSB) 순서로, MOSI signal 을 통해 송신되거나 MISO Signal 을 통해 수신된다.






Figure 6. SPI Mode 0 & 3

#### 2.1 SPI Operation Mode

W5500 은 External Host 로부터 송수신되는 SPI Frame (Chapter 2.2 SPI Frame 을 참조)에 의해 제어된다. W5500의 SPI Frame 은 Address Phase, Control Phase, Data Phase 와 같은 3개의 Phase 로 이루어진다.

Address Phase 는 W5500 의 Register 나 TX/RX Memory 에 대한 16bits Offset Address 를 지정한다. Control Phase 는 Address Phase 에서 지정된 Offset Address 가속한 Block 를 지정하고, Read/Write Access Mode 및 SPI Operation Mode (Variable Length Data / Fixed Length Data Mode)를 지정한다. 또한 Data Phase 에서는 SPI Operation Mode 에 따라 임의 길이(N-bytes, 1 ≤ N) Data 나 1 byte, 2 bytes & 4 bytes Data 를 지정한다.

SPI Operation Mode 가 Variable Length Data Mode(VDM) 일 경우 SPI Bus Signal SCSn 은 반드시 External Host 에 의해 SPI Frame 단위로 제어되어야 한다. Variable Length Data Mode 에서의 SCSn 의 제어시작 (Assert (High-to-Low))은 SPI Frame 의 시작 (Address Phase) 을 W5500 에게 알리고, SCSn 의 제어종료 (De-assert (Low-to-High) )는 SPI Frame 의 종료(임의크기 N bytes 의 Data Phase 종료)를 W5500 에게 알린다.



#### 2.2 SPI Frame

W5500 SPI Frame 은 Figure 7 와 같이 Address Phase 인 16bits Offset Address, 8bits Control Phase, N bytes 의 Data Phase 로 구성된다. 8bits Control Phase 는 Offset Address 가 속한 Block 을 선택하는 Block Select bits (BSB[4:0]), Read/Write Access Mode bit (RWB), SPI Operation Mode(OM[1:0])으로 재구성된다.




Figure 7. SPI Frame Format

W5500 은 Sequential Data Read/Write 를 지원하며, 2/4/N bytes 의 Sequential Data 처리를 위해 지정된 Offset Address 를 시작(Base)으로 Data 를 처리(송수신)한 후 자동으로 Offset Address (auto increment addressing)를 1 씩 증가시켜 다음 Data 를 처리한다.

#### 2.2.1 Address Phase

W5500의 Registers, TX/RX Buffer Block에 대한 16bits Offset Address 를 지정한다. 이때 16bit Offset Address 값은 MSB 부터 LSB 순으로 순차적으로 송신된다. 2/4/N Bytes 의 Data Phase 를 갖는 SPI Frame 은 Offset Address 를 시작(Base)으로 매 1 Byte Data 마다 자동으로 Offset Address 가 1 씩 증가하는 Sequential Data Read/Write 를 지원한다.



### 2.2.2 Control Phase

Control Phase 는 Address Phase 에서 지정된 Offset Address 가 속한 Block 을 지정하고, Read/Write Access Mode 그리고 SPI operation Mode 를 지정한다.

7	6	5	4	3	2	1	0
BSB4	BSB3	BSB2	BSB1	BSB0	RWB	OM1	OM0

Symbol		Description							
	Block Select Bits								
	W5500 에는 Common	n Register, 8 개의 Socket Register, 각각의							
	Socket 에 할당되는 TX/	RX Buffer 와 같은 Block 들이 존재한다.							
	다음 표는 BSB[4:0] 값어	∥ 따라 선택되는 Block을 도식화한다.							
	BSB [4:0]	Meaning							
	00000	Common Register를 선택한다.							
	00001	Socket 0 Register를 선택한다.							
	00010	Socket 0 TX Buffer를 선택한다.							
	00011	Socket 0 RX Buffer를 선택한다							
	00100	Reserved							
	00101	Socket 1 Register를 선택한다.							
	00110	Socket 1 TX Buffer를 선택한다.							
	00111	Socket 1 RX Buffer를 선택한다							
DCD [4.0]	01000	Reserved							
DSD [4:U]	01001	Socket 2 Register를 선택한다.							
	01010	Socket 2 TX Buffer를 선택한다.							
	01011	Socket 2 RX Buffer를 선택한다							
	01100	Reserved							
	01101	Socket 3 Register를 선택한다.							
	01110	Socket 3 TX Buffer를 선택한다.							
	01111	Socket 3 RX Buffer를 선택한다							
	10000	Reserved							
	10001	Socket 4 Register를 선택한다.							
	10010	Socket 4 TX Buffer를 선택한다.							
	10011	Socket 4 RX Buffer를 선택한다							
	10100	Reserved							
	10101 Socket 5 Register를 선택한다.								
	10101	Socket 5 Register를 선택한다.							
	10101 10110	Socket 5 Register를 선택한다. Socket 5 TX Buffer를 선택한다.							
	BSB [4:0]	Block Select Bits W5500 에는 Common Socket 에 할당되는 TX/ 다음 표는 BSB[4:0]							



		11000	Reserved
		11001	Socket 6 Register를 선택한다.
		11010	Socket 6 TX Buffer를 선택한다.
		11011	Socket 6 RX Buffer를 선택한다
		11100	Reserved
		11101	Socket 7 Register를 선택한다.
		11110	Socket 7 TX Buffer를 선택한다.
		11111	Socket 7 RX Buffer를 선택한다
		BSB[4:0]7  Reserved Bit	ts 들일 경우 W5500 의 오동작을 야기한다.
2	RWB	Read/Write Access Moo '0': Read	Be 들 실정한다.
		'1' : Write	
		SPI Operation Mode Bit	
1-0	OM [1:0]	Pata Mode 두 가지를  - Variable Length Date : SPI Frame 의 Date 하는 Mode 로, Date Host 는 SCSn Signe Address Phase 송선 인 Control Phase 완료한 후, SCSn Signe 송수신이 완료 되었	- Variable Length Data Mode 와 Fixed Length 지원한다.
		Length 가 결정되는 아닌 OM[1:0] 값에 Signal 은 항상 Low	Mode (FDM) ernal Host 의 SCSn Control 에 의해 Data 는 반면, Fixed Length Data Mode 는 '00' 값이 의해 Data Length 가 결정된다. 따라서, SCSn 상태를 유지해야 하며, Data Length 는 반드시 4Bytes 중 OM[1:0] 값 설정에 따라 하나의



(Figure 5 참조)

다음 표는 OM[1:0]에 따른 SPI Operation Mode 를 보여준다.

OM[1:0]	Meaning
00	Variable Data Length Mode, N-Bytes Data Phase (1 ≤ N)
01	Fixed Data Length Mode , 1 Byte Data Length (N = 1)
10	Fixed Data Length Mode , 2 Byte Data Length $(N = 2)$
11	Fixed Data Length Mode , 4 Byte Data Length $(N = 4)$

#### 2.2.3 Data Phase

Control Phase 의 SPI Operation Mode Bits OM[1:0]의 설정에 따라 Data Phase 는 N-Bytes 길이 (VDM mode)혹은 1, 2, 4 Bytes(FDM mode) 길이의 Data 로 설정된다. 이때 송수신되는 1 byte Data 는 반드시 MSB 부터 LSB 순으로 MOSI 나 MISO Signal 을 통해 1 bit 씩 순차적으로 송수신된다.

### 2.3 Variable Length Data Mode (VDM)

VDM mode 는 External Host 의 SCSn Control 의해 SPI Frame 의 Data Phase Length 가 결정되는 모드이다. 즉 Data Phase 의 Length 는 SCSn Control 에 따라 1 Byte 부터 N Bytes 까지 임의의 길이를 가질 수 있다. 또한 VDM mode 에서 Control Phase 의 OM[1:0]는 반드시 '00' 값으로 설정되어야 한다.



#### 2.3.1 Write Access in VDM




Figure 8. Write SPI Frame in VDM mode

Figure 8 는 External Host 가 W5500 를 Write Access 할 경우 SPI Frame 를 보여준다. VDM mode 에서, SPI Frame 의 Control Phase 내의 RWB 는 '1' (Write), OM[1:0]는 '00'으로 설정된다. 이때 External Host 는 SCSn signal 을 SPI Frame 송신 시작 전에 Assert (High-to-Low) 하고, SPI Frame 의 모든 bits 를 MOSI Signal 을 통해 Toggling SCLK(Falling-Edge)에 동기화하여 1 bit 씩 W5500으로 송신하고, SPI Frame 송신 완료 후에 SCSn Signal 을 De-assert(Low-to-High)한다.

SCSn 이 Low 이고 Data Phase 가 계속 송신될 경우 Sequential Data Write 를 지원한다.



#### 1 Byte WRITE Access Example

VDM mode 를 사용하여 Common Register Block 의 'Socket Interrupt Mask Register(SIMR)' 에 Data 0xAA 를 Write 할 경우다음과 같은 SPI Frame 통해 Write 된다.

```
Offset Address = 0x0018

BSB[4:0] = '00000'

RWB = '1'

OM[1:0] = '00'

1st Data = 0xAA
```

External Host 는 SPI Frame 송신시작 전에 SCSn 를 Assert (High-to-Low) 하고, SPI Frame 을 1 bit 씩 Toggling SCLK 에 동기화하여 송신한다. External Host 는 SPI Frame 송신 완료 후 SCSn 를 De-assert (Low-to-High) 한다. (Figure 9 참조)

SCSn																																
							Ad	ldres	s Pha	ase									C	ontr	ol Pl	nase						ata	Phas	e		
	(0x0018)													BSB RWB OM					М	Data 1st (0xAA)												
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	1	0	1	0
MISO																																

Figure 9. SIMR Register Write in VDM Mode



#### N-Bytes WRITE Access Example

VDM mode 를 사용하여 1 번 Socket 의 TX Buffer Block 0x0040 Address 에 5 Bytes Data (0x11, 0x22, 0x33, 0x44, 0x55)를 Write 할 경우 다음과 같은 SPI Frame 을 통해 5 bytes Data 를 Write 한다.

```
Offset Address = 0x0040
BSB[4:0]
                    = '00110'
                        '1'
RWB
                    = '00'
OM[1:0]
1st Data
                     = 0x11
2<sup>nd</sup> Data
                     = 0x22
3<sup>rd</sup> Data
                     = 0x33
4th Data
                     = 0x44
5<sup>th</sup> Data
                     = 0x55
```

Figure 10 과 같은 N-Bytes Write Access 는 1 번 Socket 의 TX Buffer Block Address 0x0040 ~ 0x0044 에 5 bytes Data 0x11, 0x22, 0x33, 0x44, 0x55 가 순차적으로 1 씩 증가한 Address 에 Write 되며, SCSn 역시 SPI Frame 송신시작 전에 Assert (High-to-Low)되고, SPI Frame 송신완료 후 De-assert (Low-to-High) 된다.




Figure 10. 5 Byte Data Write at 1th Socket's TX Buffer Block 0x0040 in VDM mode



#### 2.3.2 Read Access in VDM




Figure 11. Read SPI Frame in VDM mode

Figure 11 은 External Host 가 W5500 를 Read Access 할 경우 SPI Frame 을 보여준다. VDM mode 에서, SPI Frame 의 Control Phase 내의 RWB 는 '0' (Read), OM[1:0]는 '00'으로 설정된다. 이때 External Host 는 SPI Frame 송신 시작 전에 SCSn Signal 을 Assert (High-to-Low) 하고, MOSI Signal 을 통해 Address & Control Phase 를 1 bit 씩 Toggling SCLK (Falling-Edge)에 동기화하여 W5500으로 송신하고, MISO signal 을 통해 W5500으로부터 Sampling SCLK (Rising-Edge) 동기화하여 Data Phase의 모든 Bits 를 수신한다. External Host 는 Data Phase 수신완료 후 SCSn Signal 을 De-assert (Low-to-High)한다.

SCSn 이 Low 이고 Data Phase 를 계속 수신할 경우 Sequential Data Read 를 지원한다.



#### 1 Byte READ Access Example

VDM mode 를 사용하여 7 번 Socket Register Block 의 'Socket Status Register(S7\_SR)'를 Read 할 경우를 예로 설명한다. 다음과 같은 SPI Frame 통해 Read 된다.이때 S7\_SR 은 'SOCK\_ESTABLISHED (0x17)'라 가정한다.

Offset Address = 0x0003

BSB[4:0] = '11101'

RWB = '0'

OM[1:0] = '00'

1st Data = 0x17

External Host 는 SPI Frame 송신시작 전에 SCSn Signal 을 Assert (High-to-Low) 하고, SPI Frame 의 Address & Control Phase 를 MOSI Signal 을 통하여 W5500 으로 송신하고, MISO signal 을 통하여 W5500 으로부터 Data Phase 를 수신한다. External Host 는 Data phase 수신 완료 후 SCSn signal 을 De-assert (Low-to-High) 한다. (Figure 12 참조)




Figure 12. S7\_SR Read in VDM Mode



#### N-Bytes Read Access Example

VDM mode 를 사용하여 3 번 Socket 의 RX Buffer Block 0x0100 Address 에 저장되어있는 5 Bytes Data (0xAA, 0xBB, 0xCC, 0xDD, 0xEE)를 Read 할 경우 다음과 같은 SPI Frame 을 통해 5 bytes Data 를 Read 한다.

```
Offset Address = 0x0100
BSB[4:0]
                      = '01111'
RWB
                      = '0'
OM[1:0]
                      = '00'
1st Data
                      = 0xAA
2<sup>nd</sup> Data
                      = 0xBB
3<sup>rd</sup> Data
                      = 0xCC
4<sup>th</sup> Data
                      = 0 \times DD
5<sup>th</sup> Data
                      = 0xEE
```

Figure 13 과 같은 N-Bytes Read Access 는 3 번 Socket 의 RX Buffer BlockAddress 0x0100 ~ 0x0104 에 저장되어 있는 5 bytes Data 0xAA, 0xBB, 0xCC, 0xDD, 0xEE 가 순차적으로 1 씩 증가한 Address 에서 Read 되며, SCSn 역시 SPI Frame 에 송신시작 전에 Assert (High-to-Low) 되고, SPI Frame 의 Data Phase 수신 완료 후 De-assert (Low-to-High) 된다.




Figure 13. 5 Byte Data Read at Socket 3 RX Buffer Block 0x0100 in VDM mode



#### 2.4 Fixed Length Data Mode (FDM)

FDM mode 는 External Host 의 SCSn Control 이 불가능할 경우 사용될 수 있는 모드로, SCSn Signal 은 반드시 Low-Tied (Always Connected GND)되어야 하여, 다른 SPI Device 와 SPI Bus 를 공유할 수 없다. (Figure 5 참조)

VDM mode 에서는 SCSn 의 Control 에 따라 Data Phase Length 가 결정되는 반면, FDM 에서는 Control Phase의 SPI Operation Mode Bits인 OM[1:0]의 값 '01' / '10' / '11'에 따라 각기 1, 2, 4 Bytes 로 Data Phase Length 를 결정한다.

FDM mode 는 SCSn Signal Control 과 OM[1:0] 설정을 제외하고, VDM mode 에서 사용되는 1Byte, 2 Bytes, 4 Bytes SPI Frame 과 동일하므로 자세한 설명은 생략한다.

FDM mode 는 불가피한 상황이 아니라면 사용을 권장하지 않는다. 또한 'Chapter 2.4.1' & 'Chapter 2.4.2'에서 설명될 1/2/4 Bytes SPI Frame 만을 사용해야 한다. 그 외 다른 Data Length 를 갖는 SPI Frame 사용은 W5500의 오동작을 야기한다.



#### 2.4.1 Write Access in FDM

#### 1 Bytes WRITE Access

	Address Phase													Control Phase								Data Phase										
	(Any)														BSB (Any) RWB OM					М	Data 1st (any)											
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	1	0	1	*	*	*	*	*	*	*	*
MISO																																

Figure 14. 1 Byte Data Write SPI Frame in FDM mode

#### 2 Bytes WRITE Access

							Ad	dres	s Ph	ase									C	ontr	ol Ph	nase					[	ata	Phas	e		
		(Any)															BSB			RWB	0	М			Da	ta 1	st (aı	ny)				
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	1	1	0	*	*	*	*	*	*	*	*
MISO																																

				)ata	Phas	e		
			Da	ta 2r	nd (a	ny)		
Bit Order	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*
MISO								

Figure 15. 2 Bytes Data Write SPI Frame in FDM mode

#### **4 Bytes WRITE Access**

							Ad	dres	s Ph	ase									C	ontr	ol Pł	nase						)ata	Phas	e		
								(Aı	ny)										BSB			RWB	0	М			Da	ta 1	st (ar	ny)		
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	1	1	1	*	*	*	*	*	*	*	*
MISO																																

		Data Phase										ata	Phas	e						Data	Pha	ise		
	Data 2nd (any)										Da	ta 3ı	rd (a	ny)					D	ata 4	th (	any)		
Bit Order	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	×	*	*	*	*	*	*	*	*	*	*	*	*	*
MISO																								

Figure 16. 4 Bytes Data Write SPI Frame in FDM mode



#### 2.4.2 Read Access in FDM

#### 1 Byte READ Access

							Ad	dres	s Pha	ase									C	ontr	ol Ph	nase					[	)ata	Phas	е		
								(Ar	ıy)									BS	В (А	ny)		RWB	0	М			Da	ta 1s	st (A	ny)		
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	0	0	1								
MISO																									*	*	*	*	*	*	*	*

Figure 17. 1 Byte Data Read SPI Frame in FDM mode

#### 2 Bytes READ Access

							Ad	dres	s Ph	ase									C	ontr	ol Pł	nase						Data	Phas	e		
								(Aı	ny)									BS	В (А	ny)		RWB	0	М			Da	ta 1:	st (A	ny)		
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	0	1	0								
MISO																									*	*	*	*	*	*	*	*

				ata	Phas	e		
			Dat	ta 2r	nd (A	ny)		
Bit Order	7	6	5	4	3	2	1	0
MOSI								
MISO	*	*	*	*	*	*	*	*

Figure 18. 2 Bytes Data Read SPI Frame in FDM mode

#### **4 Bytes READ Access**

							Ad	ldres	s Ph	ase									C	ontr	ol Pł	nase						)ata	Phas	e		
								(A	ny)									BS	B (A	ny)		RWB	0	М			Da	ta 1:	st (Aı	ny)		
Bit Order	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4	3	2	1	0	R/W	1	0	7	6	5	4	3	2	1	0
MOSI	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	0	1	1								
MISO																									*	*	*	*	*	*	*	*

		Data Phase									[	)ata	Phas	e						Data	Pha	ise		
	Data 2nd (Any)										Da	ta 3ı	rd (A	ny)					D	ata 4	łth (	Any)		
Bit Order	7 6 5 4 3 2 1 (							0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
MOSI																								
MISO	* * * * * * * * :					*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*		

Figure 19. 4 Bytes Data Read SPI Frame in FDM mode



## 3 Register and Memory Organization

W5500 은 1 개의 Common Register Block 과 8 개의 Socket Register Block 들, 각 Socket 에 할당된 TX, RX Buffer Block 들을 갖는다. 각 Block 들은 SPI Frame 의 BSB[4:0] (Block Select Bits)를 통해 선택된다.

Figure 20 은 BSB[4:0] 설정에 따라 선택되는 Block 들과, Common & Socket Register Block 과 Socket TX/RX Buffer Block 들의 사용 가능한 Offset Address Range(범위)를 보여준다. 각 Socket 에 할당된 8 개의 TX Buffer Block 은 물리적으로 1 개의 16K Bytes TX Memory 에 존재하고 각 Block 별로 초기값 2KBytes 씩 할당된다. 8 개의 RX Buffer Block 역시 물리적으로 1 개의 16K Bytes RX Memory 에 존재하고 각 Block 별로 초기값 2KBytes 씩 할당된다.

각 Socket 의 TX/RX Buffer Block 은 할당된 크기에 상관없이 독립적인 16 bits Offset Address Range (0x0000 ~ 0xFFFF) 내에서 Access 된다.

16 K Bytes TX/RX Memory 에 대한 구성 및 Access 방법은 'Chapter 3.3'를 참조하라.






Figure 20. Register & Memory Organization



# 3.1 Common Register Block

Common Register Block은 IP Address, MAC Address 와 같은 W5500 에 전반적으로 사용되는 정보를 설정하며, BSB[4:0] 값 '00000'으로 선택된다. Common Register Block은 Table 3 에서 정의되는 Offset Address 를 갖는 Register 들로 구성된다. 각 Register 들의 세부 기능은 'Chapter 4.1'를 참조하라.

Table 3. Offset Address for Common Register

Offset	Register	Offset	Register	Offset	Register
	Mode		Interrupt Low Level Timer	0x0021	(PHAR3)
0x0000	(MR)	0x0013	(INTLEVELO)	0x0022	(PHAR4)
	Gateway Address	0x0014	(INTLEVEL1)	0x0023	(PHAR5)
0x0001	(GAR0)		Interrupt		PPP Session Identification
0x0002	(GAR1)	0x0015	(IR)	0x0024	(PSID0)
0x0003	(GAR2)		Interrupt Mask	0x0025	(PSID1)
0x0004	(GAR3)	0x0016	(IMR)		PPP Maximum Segment Size
	Subnet Mask Address		Socket Interrupt	0x0026	(PMRU0)
0x0005	(SUBRO)	0x0017	(SIR)	0x0027	(PMRU1)
0x0006	(SUBR1)		Socket Interrupt Mask		Unreachable IP address
0x0007	(SUBR2)	0x0018	(SIMR)	0x0028	(UIPR0)
0x0008	(SUBR3)		Retry Time	0x0029	(UIPR1)
	Source Hardware Address	0x0019	(RTR0)	0x002A	(UIPR2)
0x0009	(SHAR0)	0x001A	(RTR1)	0x002B	(UIPR3)
0x000A	(SHAR1)		Retry Count		Unreachable Port
0x000B	(SHAR2)	0x001B	(RCR)	0x002C	(UPORTR0)
0x000C	(SHAR3)		PPP LCP Request Timer	0x002D	(UPORTR1)
0x000D	(SHAR4)	0x001C	(PTIMER)		PHY Configuration
0x000E	(SHAR5)		PPP LCP Magic number	0x002E	(PHYCFGR)
	Source IP Address	0x001D	(PMAGIC)	0x002F	
0x000F	(SIPRO)		PPP Destination MAC Address	~	Reserved
0x0010	(SIPR1)	0x001E	(PHAR0)	0x0038	
0x0011	(SIPR2)	0x001F	(PHAR1)		Chip version
0x0012	(SIPR3)	0x0020	(PHAR2)	0x0039	(VERSIONR)
0x003A ~	0xFFFF	Reserved			



## 3.2 Socket Register Block

W5500 은 8 개의 통신 Socket (Channel)을 지원한다. 각 Socket 은 Socket n Register Block (0≤n≤7)을 통해 제어된다. Socket n Register Block 의 n 값은 BSB[4:0] 에 의해 선택되며, Socket n Register Block 은 Table 4 에서 정의되는 Offset Address 를 갖는 Register 들로 구성된다. 각 Register의 세부 기능은 'Chapter 4.2'를 참조하라.

Table 4. Offset Address in Socket n Register Block  $(0 \le n \le 7)$ 

Offset	Register	Offset	Register	Offset	Register
	Socket n Mode		Socket n Destination Port		Socket n TX Write
0x0000	(Sn_MR)	0x0010	(Sn_DPORT0)	0x0024	Pointer
	Socket n Command (Sn_CR)	0x0011	(Sn_DPORT1)	0x0025	(Sn_TX_WR0)
0x0001					(Sn_TX_WR1)
			Socket n		Socket n RX Received
	Socket n Interrupt		Maximum Segment Size	0x0026	Size
0x0002	(Sn_IR)	0x0012	(Sn_MSSR0)	0x0027	(Sn_RX_RSR0)
		0x0013	(Sn_MSSR1)		(Sn_RX_RSR1)
	Socket n Status				Socket n RX Read
0x0003	(Sn_SR)	0x0014	Reserved	0x0028	Pointer
	Socket n Source Port		Cooleat in ID TOC	0x0029	(Sn_RX_RD0)
0x0004	(Sn_PORT0)	0x0015	Socket n IP TOS		(Sn_RX_RD1)
0x0005	(Sn_PORT1)		(Sn_TOS)		Socket n RX Write
			Socket n IP TTL	0x002A	Pointer
	Socket n Destination	0x0016	(Sn_TTL)	0x002B	(Sn_RX_WR0)
	Hardware Address				(Sn_RX_WR1)
0x0006	(Sn_DHAR0)	0x0017			Socket n Interrupt Mask
0x0007	(Sn_DHAR1)	~	Reserved	0x002C	(Sn_IMR)
0x0008	(Sn_DHAR2)	0x001D			Socket n Fragment
0x0009	(Sn_DHAR3)		Socket n Receive Buffer		Offset in IP header
0x000A	(Sn_DHAR4)	0x001E	Size	0x002D	(Sn_FRAG0)
0x000B	(Sn_DHAR5)		(Sn_RXBUF_SIZE)	0x002E	(Sn_FRAG1)
			Socket n		
		0x001F	Transmit Buffer Size		Keep alive timer
			(Sn_TXBUF_SIZE)	0x002F	(Sn_KPALVTR)
	Socket n		Socket n TX Free Size		
	Destination IP Address	0x0020	(Sn_TX_FSR0)	0x0030	Reserved
0x000C	(Sn_DIPR0)	0x0021	(Sn_TX_FSR1)	~	
0x000D	(Sn_DIPR1)		Socket n TX Read Pointer	0xFFFF	
0x000E	(Sn_DIPR2)	0x0022	(Sn_TX_RD0)		
0x000F	(Sn_DIPR3)	0x0023	(Sn_TX_RD1)		



#### 3.3 Memory

W5500 은 Socket 의 TX Buffer 로 사용되는 1 개의 16K Bytes TX Memory 와 Socket 의 RX Buffer 로 사용되는 1 개의 16K Bytes RX Memory 가 있다.

16KB TX Memory 는 초기값 2K bytes 씩 8개(2K X 8 = 16KB)의 Socket TX Buffer 로 할당된다. 초기 할당된 Socket n TX Buffer (0≤n≤7)는 'Socket n TX Buffer Size Register (Sn\_TXBUF\_SIZE)'를 이용하여 변경할 수 있다. 8 개의 Sn\_TXBUF\_SIZE 가 설정되면 Socket 0 TX Buffer 부터 우선적으로 16KB TX Memory 내에 설정된 Buffer 크기만큼 할당되고, 16KB TX Memory 에 실제 위치한 Socket n TX Buffer 의 Physical Address 도 (자동으로) 결정된다. 따라서, 8 개의 Sn\_TXBUF\_SIZE 총합이 16KBytes 를 초과하지 않도록 주의해야 하며, 초과할 경우 Data 송신오류가 발생한다.

16KB RX Memory 도 역시 16KB TX Memory 와 동일한 방식으로 할당된다. 16KB RX Memory 는 초기값 2K Bytes 씩 8개(2K X 8 = 16KB)의 Socket RX Buffer 로 할당된다. 초기 할당된 Socket n RX Buffer (0≤n≤7) 는 'Socket n RX Buffer Size Register (Sn\_RXBUF\_SIZE)'를 이용하여 변경할 수 있다. 8 개의 Sn\_RXBUF\_SIZE 가 설정되면 Socket 0 RX Buffer 부터 우선적으로 16KB RX Memory 내에 설정된 Buffer 크기만큼 할당되고, 16KB RX Memory 에 실제 위치한 Socket n RX Buffer 의 Physical Address 도 (자동으로) 결정된다. 따라서, 8 개의 Sn\_RXBUF\_SIZE 총합이 16K Bytes 를 초과하지 않도록 주의해야 하며, 초과할 경우 Data 수신에 오류가 발생한다. 16KB TX /RX Memory 할당 크기는 'Chapter 4.2'의 Sn\_TXBUF\_SIZE & Sn\_RXBUF\_SIZE 를 참고하라.

16KB TX Memory 에 위치한 Socket n TX Buffer Block 는 Host 가 Ethernet 을 통해 전송할 Data 를 저장하는 Buffer 이다. Socket n TX Buffer Block 의 16bits Offset Address 는 0x000 부터 0xFFFF 까지 64Kbytes 의 Address Space(Address 공간)을 가지며, 'Socket n TX Write Pointer Register (Sn\_TX\_WR)', 'Socket n TX Read Pointer Register(Sn\_TX\_RD)' 값을 참고하여 사용된다. 단, 이 16bits Offset Address 는 Figure 20 과 같이 자동으로 할당된 영역 내부를 가리키는 Address 로 변환되어 사용된다. Sn\_TX\_WR, Sn\_TX\_RD 에 대한 자세한 설명은 'Chapter 4.2'를 참조하라.

16KB RX Memory 에 위치한 Socket n RX Buffer Block 는 Ethernet 을 통해 수신된 Data 가 저장되는 Buffer 이다. Socket n RX Buffer Block 의 16bits Offset Address 는 0x000 부터 0xFFFF 까지 64Kbytes Address Space(Address 공간)을 가지며, 'Socket n RX Read Pointer Register(Sn\_RX\_RD)', 'Socket n RX Write Pointer Register(Sn\_RX\_WR)' 값을 참고하여 사용된다. 단, 이 16bits Offset Address 는 Figure 20 과 같이 자동으로 할당된 영역 내부를 가리키는 Address 로 변환되어 사용된다. Sn\_RX\_WR, Sn\_RX\_RD 에 대한 자세한 설명은 'Chapter 4.2'를 참조하라.



# 4 Register Descriptions

## 4.1 Common Registers

MR (Mode Register) [R/W] [0x0000] [0x00]<sup>2</sup>

MR 은 S/W reset, ping block mode, PPPoE mode 에 사용된다.

7	6	5	4	3	2	1	0
RST		WOL	PB	PPPoE		FARP	

Bit	Symbol	Description
7	RST	S/W Reset 이 Bit 가 '1'인 경우 내부 register 는 초기화 되고 reset 후에
	1131	자동으로 clear 된다.
6	Reserved	Reserved
		Wake on LAN
		이 bit 가 '1'인 경우 WOL 모드로 설정이 된다. WOL 모드에서는 Magic
		Packet over UDP 을 수신하여 Magic Packet 의 수신처리가 정상적으로
		완료되면 Interrupt Pin (INTn)이 '0'이 된다. 이때, UDP 수신처리를 위해
		임의의 Source port number 를 가지는 UDP 소켓의 OPEN 이 반드시
5	WOL	필요하다. (소켓 OPEN 에 관한 자세한 내용은 'Socket n Mode
	.,, -	Register'를 참조하라.)
		Notice: W5500는 WOL을 위해 Magic Packet over UDP를 지원한다.
		즉,Magic Packet over UDP는 UDP Payload에 6 Bytes의 Synchronization
		Stream (0xFFFFFFFFFFF), Target MAC Address의 16 번의 반복으로 구성
		되며, Password와 같은 옵션필드들은 무시된다. W5500에서 사용하는
		Magic Packet over UDP는 source port Number의 제한이 없다.
		Ping Block Mode
4	РВ	0 : Disable Ping block
•		1 : Enable Ping block
		이 bit 가 '1'인 경우 Ping request 에 대한 response 를 하지 않는다.
		PPPoE Mode
		0 : DisablePPPoE mode
3	PPPoE	1 : EnablePPPoE mode
		사용자가 ADSL 을 사용하고자 한다면, 이 Bit 를 '1'로 설정하여
		사용한다.
2	-	Reserved

<sup>&</sup>lt;sup>2</sup> Register Notation: [Read/Write/ReadClearWrite1] [Address] [Reset value]; ReadClearWrite1 (RCW1) Software can read as well as clear this bit by writing 1. Writing '0' has no effect on the bit value.



1	FARP	Force ARP			
		0 : Disable Force ARP mode			
		1 : Enable Force ARP mode			
		Datat 가 전송될 때마다가 강제적으로 ARP 를 실행하고자 한다면, 이			
		Bit 를 '1'로 설정하여 사용한다.			
0	-	Reserved			

#### GAR (Gateway IP Address Register) [R/W] [0x0001 - 0x0004] [0x00]

GAR 은 default gateway address 를 설정할 때 사용한다.

#### Ex) In case of "192.168.0.1"

0x0001	0x0002	0x0003	0x0004	
192 (0xC0)	168 (0xA8)	0 (0x00)	1 (0x01)	

#### SUBR (Subnet Mask Register) [R/W] [0x0005 - 0x0008] [0x00]

SUBR 은 subnet Mask address 를 설정할 때 사용한다.

#### Ex) In case of "255.255.255.0"

0x0005	0x0006	0x0007	0x0008	
255 (0xFF)	255 (0xFF)	255 (0xFF)	0 (0x00)	

#### SHAR (Source Hardware Address Register) [R/W] [0x0009 - 0x000E] [0x00]

SHAR 은 Source Hardware address 를 설정할 때 사용한다.

#### Ex) In case of "00.08.DC.01.02.03"

0x0009	0x000A	0x000B	0x000C	0x000D	0x000E
0x00	0x08	0xDC	0x01	0x02	0x03

#### SIPR (Source IP Address Register) [R/W] [0x000F - 0x0012] [0x00]

SIPR 은 Source IP address 를 설정할 때 사용한다.

#### Ex) In case of "192.168.0.2"

0x000F 0x0010		0x0011	0x0012
192 (0xC0)	192 (0xC0) 168 (0xA8)		2 (0x02)



#### INTLEVEL (Interrupt Low Level Timer Register) [R/W] [0x0013 - 0x0014] [0x0000]

INTLEVEL register 는 Interrupt Assert wait time( $I_{AWT}$ )을 설정한다. 다음 Interrupt 가 발생했을 때 설정한 시간( $I_{AWT}$ )만큼 기다린 다음 칩 내부의 INTn 신호를 Low 로 assert 한다.

 $I_{AWT} = (INTLEVEL + 1) \times PLL_{CLK} \times 4$  (when INTLEVEL > 0)




Figure 21. INTLEVEL Timing

Socket 0 에서 Timeout Interrupt 가 발생하면  $SO_IR(3) = 1$  이 되고 해당 SIR(0)도 1 로 set 되며 INTn 신호는 Low 로 된다. 연속해서 socket1 에서 Connect Interrupt 가 발생하면  $S1_IR(0) = 1$  이 되고 해당 SIR(1)도 1 로 set 된다.

MCU 는 SO\_IR 을 clear(SO\_IR = 0x00) 하고 해당 SIR(0) 또한 clear 한다. 칩 내부의 INTn 신호는 High 로 된다. 여기서 SO\_IR 이 clear 되었지만, socket1 Interrupt 때문에 SIR 의 값은 0x00 이 아니다. 따라서 칩 내부의 INTn 신호는 Low 로 되어야 한다. 이 때 INTLEVEL register 의 값이 0x0004 라면 칩 내부의 INTn 신호는  $I_{AWT}$ (16 PLL\_CLK) time 후에 Low 로 된다.



#### IR (Interrupt Register) [R/W] [0x0015] [0x00]

IR 은 Interrupt 상태 값을 가진다. 각 비트의 값은 해당 비트에 '1'을 쓰기 전까지 유지된다.

7	6	5	4	3	2	1	0
CONFLICT	UNREACH	PPPoE	MP	Reserved	Reserved	Reserved	Reserved

Bit	Symbol	Description
		IP Conflict
7	CONFLICT	ARP 요청에 Source IP address 와 같은 IP address 응답이 있는 경우,
		이 Bit 는 '1'로 설정된다.
		Destination unreachable
6	UNREACH	W5500 이 ICMP (Destination port unreachable) Packet 을 수신 하는
U		경우 '1'로 설정된다. 이때, UIPR 과 UPORTR 을 Read 하여
		Destination IP address 와 Destination Port 를 확인 할 수 있다.
		PPPoE Connection Close
5	PPPoE	PPPoE mode 에서 이 Bit 가 '1'인 경우는 PPPoE 연결이
		종료되었음을 나타낸다.
		Magic Packet
4	MP	WOL mode 에서 이 Bit 가 '1'인 경우 Magic Packet 를 수신한 것을
		나타낸다.
3~0	Reserved	Reserved



#### IMR(Interrupt Mask Register) [R/W][0x0016][0x00]

각 Interrupt Mask Bit 는 Interrupt register (IR)의 Bit 와 같다. Interrupt Mask Bit 가 '1'로 설정되어 있는 경우, IR 의 해당 Bit 가 '1'로 설정 되었을 때 Interrupt 가 발생한다. IMR 의 비트가 '0'으로 설정되어 있다면, IR 의 해당 Bit 가 '1'로 설정되더라도 Interrupt 는 발생하지 않는다.

7	6	5	4	3	2	1	0
IM_IR7	IM_IR6	IM_IR5	IM_IR4	Reserved	Reserved	Reserved	Reserved

Bit	Symbol	Description
		IP Conflict Interrupt Mask
7	IM_IR7	0: Disable IP Conflict Interrupt
		1: Enable IP Conflict Interrupt
		Destination unreachable Interrupt Mask
6	IM_IR6	0: Disable Destination unreachable Interrupt
		1: Enable Destination unreachable Interrupt
		PPPoE Close Interrupt Mask
5	IM_IR5	0: Disable PPPoE Close Interrupt
		1: Enable PPPoE Close Interrupt
		Magic Packet Interrupt Mask
4	IM_IR4	0: Disable Magic Packet Interrupt
		1: Enable Magic Packet Interrupt
3~0	Reserved	Reserved



#### SIR(Socket Interrupt Register) [R/W] [0x0017] [0x00]

SIR 는 Socket Interrupt 의 발생 여부를 알려준다. 즉, Socket Interrupt 가 발생하는 경우, SIR 의 해당 Bit 가 '1'로 설정된다. 이 값은 Sn\_IR 값이 0x00 으로 clear 될 때까지 유지된다.

7	6	5	4	3	2	1	0
S7_INT	S6_INT	S5_INT	S4_INT	S3_INT	S2_INT	S1_INT	S0_INT

Bit	Symbol	Description		
7		Socket n 에서 Interrupt 가 발생한 경우, 해당 Bit 는 '1'로		
~	Sn_INT	설정된다.		
0				

#### SIMR (Socket Interrupt Mask Register) [R/W] [0x0018] [0x00]

각 Socket Interrupt Mask Bit 는 Socket Interrupt Register (SIR)의 Bit 와 같다. Interrupt Mask Bit 가 '1'로 설정되어있다면, SIR 의 해당 Bit 가 set 되었을 때 Interrupt 가 발생한다. SIMR 이 '0'으로 설정되어 있다면, SIR 의 해당 Bit 가 '1'로 설정되더라도 Interrupt 는 발생하지 않는다.

7	6	5	4	3	2	1	0
S7_IMR	S6_IMR	S5_IMR	S4_IMR	S3_IMR	S2_IMR	S1_IMR	SO_IMR

Bit	Symbol	Description
7		Socket n(Sn_INT) Interrupt Mask
~	Sn_IMR	0: Disable Socket <i>n</i> Interrupt
0		1: Enable Socket <i>n</i> Interrupt



#### RTR (Retry Time-value Register) [R/W] [0x0019 - 0x001A] [0x07D0]

RTR 은 timeout 주기를 설정한다. 이 register 에서 1 값이 갖는 의미는 100us 와 같다. Default timeout 은 2000 (0x07D0) 즉, 200ms 이다.

이 값은 CONNECT, DISCON, CLOSE, SEND, SEND\_MAC, SEND\_KEEP command 이후에 상대방의 응답이 있는지 판단하는 시간으로 사용되며, 그 결과로 재전송이나 Timeout 이 발생하게 된다.

Ex) When timeout-period is set as 400ms, RTR = (400ms / 1ms) X 10 = 4000(0x0FA0)

0x0019	0x001A
0x0F	0xA0

#### RCR (Retry Count Register) [R/W] [0x001B] [0x08]

RCR 은 재전송 횟수를 설정한다. 재전송 횟수가 이 값 이상으로 발생하는 경우, Timeout Interrupt 가 발생한다.

**Ex)**  $RCR = 0 \times 0007$ 

W5500 에서의 Timeout 은 RTR 과 RCR 로 Data 재전송의 시간과 횟수를 설정할 수 있다. W5500 의 Timeout 에 대해 좀더 살펴 보면, ARP retransmission timeout 과 TCP retransmission timeout 의 2 가지가 있다.

먼저 ARP("RFC 826" 참조, <a href="http://www.ietf.org/rfc.html">http://www.ietf.org/rfc.html</a>) retransmission timeout 살펴보면, W5500 은 IP, UDP, TCP 를 이용한 통신시 상대방의 IP address 로 MAC address 를 알기 위해 자동으로 ARP-request 를 전송한다. 이때 상대방의 ARP-response 수신을 기다리는데, RTR 의 설정 대기 시간 동안 ARP-response 의 수신이 없으면, Timeout 이 발생하고 ARP-request 를 Retransmission 한다. 이와 같은 작업은 'RCR + 1'만큼 반복하게 된다.

'RCR + 1'개의 ARP-request retransmission 이 일어나고, 그에 대한 ARP-response 가 없다면, Final timeout 이 발생하게 되고, Sn\_IR(TIMEOUT) = '1'된다.

ARP-request 의 Final timeout(ARP $_{TO}$ ) 값은 다음과 같다.

$$ARP_{TO} = (RTR \times 0.1ms) \times (RCR + 1)$$

TCP packet retransmission timeout 을 살펴보면, W5500 은 TCP packet (SYN, FIN, RST, Data packet)을 전송하고 그에 대한 Acknowledgment(ACK)을 RTR 과 RCR 에 의해 설정된 대기 시간 동안 기다리게 된다. 이때 상대방으로부터 ACK 가 없으면



Timeout 이 발생하고 이전에 보냈던 TCP packet 을 Retransmission 한다. 이와 같은 작업은 'RCR + 1'만큼 반복하게 된다.

'RCR + 1'개의 TCP packet retransmission 이 일어나고, 그에 대한 ACK 수신이 없다면, Final timeout 이 발생하게 되고,  $Sn_IR(TIMEOUT)$  = '1'과 동시에  $Sn_SR$  이 'SOCK\_CLOSED'로 변경된다. TCP packet retransmission 의 Final timeout(TCP $_{TO}$ ) 값은 다음과 같다.

$$TCP_{TO} = \left(\sum_{N=0}^{M} (RTR \times 2^{N}) + ((RCR - M) \times RTR_{MAX})\right) \times 0.1ms$$

N: Retransmission count,  $0 \le N \le M$ 

M : Minimum value when RTR x  $2^{(M+1)} > 65535$  and  $0 \le M \le RCR$ 

RTRMAX: RTR x 2<sup>M</sup>

Ex) When RTR = 2000(0x07D0), RCR = 8(0x0008),

 $ARP_{TO} = 2000 \times 0.1 \text{ms} \times 9 = 1800 \text{ms} = 1.8 \text{s}$ 

 $TCP_{TO} = (0x07D0+0x0FA0+0x1F40+0x3E80+0x7D00+0xFA00+0xFA00+0xFA00+0xFA00) \times 0.1 ms$ 

- $= (2000 + 4000 + 8000 + 16000 + 32000 + ((8 4) \times 64000)) \times 0.1 \text{ms}$
- $= 318000 \times 0.1 \text{ms} = 31.8 \text{s}$

#### PTIMER (PPP Link Control Protocol Request Timer Register) [R/W] [0x001C] [0x0028]

PTIMER 은 LCP echo request 를 보내는 지속시간을 나타낸다. 1 의 값은 25ms 를 의미한다.

Ex) in case that PTIMER is 200,

$$200 * 25(ms) = 5000(ms) = 5 seconds$$

#### PMAGIC (PPP Link Control Protocol Magic number Register) [R/W] [0x001D] [0x00]

PMAGIC 은 LCP negotiation 도중에 사용될 4byte Magic number 의 값을 설정한다.

Ex) PMAGIC = 0x01

LCP Magic number = 0x01010101



#### PHAR (Destination Hardware Address Register in PPPoE mode)

#### [R/W] [0x001E-0x0023] [0x0000]

W5500의 PPPoE 과정에서 획득한 PPPoE Server의 Hardware address 를 설정한다.

Ex) In case that destination hardware address is 00:08:DC:12:34:56

0x001E	0x001F	0x0020	0x0021	0x0022	0x0023
0x00	0x08	0xDC	0x12	0x34	0x56

#### PSID (Session ID Register in PPPoE mode) [R/W] [0x0024-0x0025] [0x0000]

W5500의 PPPoE 과정에서 획득한 PPPoE Server의 Session ID를 설정한다.

Ex) In case that Session ID is 0x1234

0x0024	0025
18 (0x12)	52 (0x34)

#### PMRU (Maximum Receive Unit in PPPoE mode) [R/W] [0x0026-0x0027] [0xFFFF]

W5500 의 PPPoE 과정에서 Maximum Receive unit 를 설정한다.

Ex) in case that maximum receive unit in PPPoE is 0x1234

0x0026	0027
18 (0x12)	52 (0x34)



# UIPR (Unreachable IP Address Register) [R] [0x0028-0x002B] [0x00000000] UPORTR (Unreachable Port Register) [R] [0x002C-0x002D] [0x0000]

Socket 이 Open 되어 있지 않은 Destination port number 로 UDP Data 전송을 시도할 경우 W5500은 ICMP(Destination port unreachable) packet 를 수신한다. 이 경우 IR(UNREACH) = '1'이 되고, 수신된 ICMP packet 의 Destinaton IP address 와 Unreachable port number 는 각각 UIPR 와 UPORTR을 통해 알 수 있다.

#### Ex) In case of "192.168.0.11"

0x0028	0x0029	0x002A	0x002B
192 (0xC0)	168 (0xA8)	0 (0x00)	11 (0x0E)

#### Ex) In case of "0x1234"

0x002C	002D
18 (0x12)	52(0x34)



#### PHYCFGR (W5500 PHY Configuration Register) [R/W] [0x002E] [0b10111XXX]

PHYCFGR 를 이용하여 PHY Operation Mode 와 PHY Reset 을 설정 및 PHY의 Duplex, Speed, Link의 상태를 확인 할 수 있다.

Bit	Symbol	Description				
		Reset [R/W]				
7	RST	이 Bit 가 '0'로 설정되면 W5500 내부 PHY(Internal PHY)의 Reset 을				
		수행한다.				
		Configure PHY Operation Mode				
		1: Configure with OPMDC[2:0] in PHYCFGR				
		0: Configure with the H/W PINs(PMODE[2:0])				
		PHY Operation Mode 를 OPMDC[2:0] Bits 나 PMODE[2:0] PINs 을				
6	OPMD	이용하여 설정한다. System Reset 시, PHY 는 H/W PINs PMODE[2:0]에				
		의해 Operation Mode 가 설정되나, 이 bit 와 OPMDC[2:0] bits 를				
		이용하여 재설정될 수 있다. OPMDC[2:0]를 이용하고자 할 경우				
		반드시 이 Bit 를 1 로 설정한 후 PHYCFGR 의 RST bit 를 '0'으로				
		설정하여 PHY를 Reset 한다.				
		Operation Mode Configuration Bit[R/W]				
		PHY 의 네트워크 모드를 설정하는 Bit 로 자세한 내용은 아래의 표를				
		참조한다				
		5 4 3 Description				
		0 0 0 10BT Half-duplex, Auto-negotiation disabled				
5~3	OPMDC	0 0 1 10BT Full-duplex, Auto-negotiation disabled				
		0 1 0 100BT Half-duplex, Auto-negotiation disabled				
		0 1 1 100BT Full-duplex, Auto-negotiation disabled				
		1 0 0 100BT Half-duplex, Auto-negotiation enabled				
		1 0 1 Not used				
		1 1 0 Power Down mode				
		1 1 1 All capable, Auto-negotiation enabled				
2	DPX	Duplex Status [Read Only]				
		1: Full duplex				
		0: Half duplex				
1	SPD	Speed Status [Read Only]				
		1: 100Mpbs based				
		0: 10Mpbs based				
0	LNK	Link Status [Read Only]				
		1: Link up				
		0: Link down				



### VERSIONR (W5500 Chip Version Register) [R] [0x0039] [0x04]

VERSIONR 은 W5500 chip version 을 나타내는 register 이며, Value 로 0x04를 갖는다.



## 4.2 Socket Registers

### Sn3\_MR (Socket n Mode Register) [R/W] [0x0000] [0x00]

Sn\_MR 은 Socket n 의 option 이나 protocol type 등을 설정한다.

7	6	5	4	3	2	1	0	
MULTI/	BCASTB	ND / MC	UCASTB	<b>D</b> 2	D2	D4	DO.	
MFEN		/MMB	MIP6B	P3	P2	P1	P0	

Bit	Symbol	Description				
		Multicasting in UDP mode				
		0 : disable Multicasting				
		1 : enable Multicasting				
		이 Bit 는 UDP(P[3:0]='0010')일 경우에만 유효하다. Multicasting 을				
		사용하기 위해 OPEN command 이전에 Socket n destination IP 와 port				
		register 에 각각 multicast group address 와 port number 를 write 한다.				
_	MULTI/	MAC Filter Enable in MACRAW mode				
7	MFEN	0 : disable MAC Filtering				
		1 : enable MAC Filtering				
		이 Bit 는 MACRAW(P[3:0]='0100')일 경우에만 유효하다. '1'로 설정될				
		경우, W5500 은 Broadcasting packet 이나 자신에게 전송되는				
		Packet 만을 수신하게 된다. '0'으로 설정될 경우, W5500 은 Ethernet				
		상의 모든 Packet 을 수신하게 된다. Hybrid TCP/IP stack 을 구현하고자				
		하는 경우, Host 의 수신 Overhead 를 감소시키기 위해 이 Bit 를 '1'로				
		설정할 것을 권장한다.				
		Broadcast Blocking in MACRAW and UDP mode				
		0 : disable Broadcast Blocking				
		1 : enable Broadcast Blocking				
6	BCASTB	UDP Mode(P[3:0]='0010') 경우에 Broadcast Packet 을 Blocking 하기위해				
		이 Bit 는 '1'로 설정한다.				
		또한, MACRAW mode(P[3:0]='0100')일 경우에도 Broadcast packet 을				
		수신하지 않기 위해 이 Bit 는 '1'로 설정한다.				
		Use No Delayed ACK				
5	ND/MC/	0 : Disable No Delayed ACK option				
J	MMB	1 : Enable No Delayed ACK option,				
		이 기능은 TCP의 경우에만 적용됨 (P[3:0]='0001')				

 $<sup>^3</sup>n$  is Socket number (0, 1, 2, 3, 4, 5, 6, 7). n is set 'SNUM[2:0]' in Control Bits sets.



		만약 이 Bit 가 '1'로 set 되어있다면 peer 로부터 DATA packet 을 수신한						
		다음 곧	다음 곧바로 ACK packet 이 전송될 것이다. 만약 이 Bit 가 '0'이라면					
		ACK packet 은 내부 timeout 메커니즘에 따라 전송된다.						
	Multicast							
		0 : using IGMP version 2						
		1 : using I	GMP ve	rsion 1				
		O  Bit -	는 MUL1	T Bit 기	enable	상태이	고 UDP 모드일 때 유효함	(P3-P0:
		'0010')	추가적의	으로 mul	ticast <del>L</del>	= IGMP	message 에 Join/Leave/R	Report 와
		같은 ver	sion nui	mber 를	Multica	st group	o으로 보낸다.	
		Multicas	t Blocki	ng in M	ACRAW	mode		
		0 : disable	Multic	ast Bloc	king			
		1 : enable	Multica	ast Block	king			
		O  Bit	는 '1'일	ᆝ때ᄊ	ılticast	MAC 의	Packet 의 수신을 Blocki	ng 하며,
		MACRAW	모드일	경우에	만 유효	함 (P[3:	0]= '0100')	
		UNICAST Blocking in UDP mode						
		0 : disable Unicast Blocking						
		1 : enable Unicast Blocking						
		UDP Mode(P[3:0]='0010')이면서 Multicating(Sn_MR[7]='1')기능을 사용할						
	UCASTB	경우에 Unicast Packet 을 Blocking 하기위해 이 Bit 를 '1'로 설정한다.						
4	MIP6B							
	Will OB	IPv6 pac	ket Blo	cking in	MACRA	W mode	9	
		0 : disable IPv6 Blocking						
		1 : enable IPv6 Blocking						
		이 Bit 는	'1'일	때 IPv6	Packet	의 수신	을 Blocking 하며, MACRAW	모드
		일 경우에	만 유효	함 (P[3	3:0]='0	100')		
3	P3	Protocol						
J	FJ	해당 Sock	et 의 T	CP, UDP	의 prot	cocol 을	설정한다.	
		_	P3	P2	P1	P0	Meaning	
2	P2	-	0	0	0	0	Closed	
-		_	0	0	0	1	ТСР	
1	P1		0	0	1	0	UDP	
	DO		0	1	0	0	MACRAW	
	P0	* S0_MR_A	* SO_MR_MACRAW 는 Socket 0 에만 쓸 수 있다.					



#### Sn\_CR (Socket n Command Register) [R/W] [0x0001] [0x00]

Sn\_CR 은 OPEN, CLOSE, CONNECT, LISTEN, SEND, RECV 와 같은 Socket n 의 Command 을 설정하는데 사용한다. W5500 이 Command 을 인식하면 Sn\_CR 을 자동으로 clear 한다. Sn\_CR 이 0x00 으로 clear 되었더라도, 해당 Command 은 여전히 처리 중 일 수 있다. Sn\_CR 의 Command 처리가 완료되었는지는 Sn\_IR 이나 Sn\_SR을 확인하면 된다.

Value	Symbol	Descri	ption			
		Socket n 은 초기화 되고 'Sn_MR P[3:0]'로 선택한 protocol 에 따라 open 된다. Sn_MR 에 따른 Sn_SR 은 다음과 같다.  Sn_MR (P[3:0]) Sn_SR				
		Sn_MR_CLOSE ('0000')	-			
0x01	OPEN	Sn_MR_TCP ('0001')	SOCK_INIT (0x13)			
		Sn_MR_UDP ('0010')	SOCK_UDP (0x22)			
		SO_MR_MACRAW ('0100')	SOCK_MACRAW (0x02)			
0x02	LISTEN	LISTEN 은 TCP mode (Sn_MR P[3:0]= Sn_MR_TCP)에서만 유효하다 이 모드에서, Socket n 은 'TCP CLIENT'로부터 connection-request (SYN packet)을 기다리는 TCP server 로 설정된다. 이 경우 Sn_SR 의 상태는 SOCK_INIT 에서 SOCK_LISTEN 으로 바뀐다. Client 의 connection-request 가 성공적으로 established 되면 Sn_SR 의 상태는 SOCK_LISTEN 에서 SOCK_ESTABLISHED 로 변하고 Sn_IR(0)은 '1'로 된다. 반면에 connection failure (SYN/ACK packet 전송 실패)의 경우 Sn_IR(3)은 '1'로 set 되고 Sn_SR 의 상태는 SOCK_CLOSED로 변한다.				
0x04	CONNECT	상태는 SOCK_CLOSED 로 변한다.  CONNECT 는 TCP mode(Sn_MR P[3:0]=Sn_MR_TCP)에서만 유효하고 Socket n 이 'TCP CLIENT'로 동작할 경우 사용된다.  CONNECT 는 Sn_DIPR 와 Sn_DPORT 로 설정된 'TCP SERVER'에게 Connect-request(SYN packet)를 전송한다. Connect-request 가 성공했을 경우(SYN/ACK packet 을 수신했을 경우), Sn_IR(0)='1'로 되고 Sn_SR 은 SOCK_ESTABLISHED 로 변경된다.  Connect-request 가 실패했을 경우는 다음과 같이 3 가지가 있다.  - ARP-process 를 통해 Destination hardware address 를 얻지 못하여 ARP <sub>TO</sub> 가 발생(Sn_IR(3)='1')한 경우  - SYN/ACK packet 를 수신 못하고 TCP <sub>TO</sub> 가 발생(Sn_IR(3)='1')한 경우  - SYN/ACK packet 대신 RST packet 을 수신했을 경우.				



		위와 같은 경우 Sn_SR은 SOCK_CLOSED 상태로 바뀐다.
		DISCON 은 TCP mode 일 때만 유효하다.
0x08	DISCON	W5500 은 'TCP SERVER'와 'TCP CLIENT'에 상관없이, 접속중인 상대방에게 Disconnect-request(FIN packet)를 전송하거나(Active close), 상대방으로부터 Disconnect-request(FIN packet)을 수신했을 때(Passive close), W5500 은 FIN packet 을 전송한다. (Disconnect- process) Disconnect-request 가 성공했다면(FIN/ACK packet 을 수신했을 경우), Sn_SR 은 SOCK_CLOSED 로 변경된다. 그러나 Disconnect- request 가 실패했다면, TCP <sub>TO</sub> 가 발생(Sn_IR(3)= '1')하고 Sn_SR 은 SOCK_CLOSED로 변경된다.
		cf> DISCON 대신 CLOSE 를 사용할 경우, Disconnect-process (disconnect-request 전송) 없이, 단지 Sn_SR 만 SOCK_CLOSED 로 변경된다. 그리고 통신 중 상대방으로부터 RST packet 을 수신할 경우, 무조건 Sn_SR 은 SOCK_CLOSED 로 변경된다.
0x10	CLOSE	Socket n 을 close 한다. 이 때 Sn_SR 은 SOCK_CLOSED 로 변경된다.
0x20	SEND	SEND 는 Socket n TX Buffer Block 에 저장되어 있는 Data 를 전송하려는 크기만큼 전송한다. 자세한 사항은 'Socket n TX Free Size Register (Sn_TX_FSR)', 'Socket n TX Write Pointer Register (Sn_TX_WR)', 'Socket n TX Read Pointer Register(Sn_TX_RD)'를 참고하라.
0x21	SEND_MAC	SEND_MAC 은 UDP mode 일 때만 유효하다. 기본동작은 SEND 와 같다. SEND 는 자동으로 ARP-process 를 통해 Destination hardware address 를 얻은 후 Data 를 전송하는 반면, SEND_MAC 은 Host 가 설정한 Sn_DHAR 을 Destination hardware address 로 하여 Data 를 전송한다.
0x22	SEND_KEEP	SEND_KEEP은 TCP mode 일 때만 유효하다. Keep alive packet 을 송신하여 connection 이 유효한지 확인한다. 만약 상대방이 더 이상 응답이 없어서 connection 이 유효하지 않은 경우 connection을 종료한다. Timeout Interrupt 가 발생한다.
0x40	RECV	RECV는 'RX read pointer register (Sn_RX_RD)'를 이용해서 Socket n RX Buffer 에 저장된 수신 Data 의 Read 를 완료한다. 자세한 사항은 'Socket n RX Received Size Register (Sn_RX_RSR,)', 'Socket n RX Write Pointer Register(Sn_RX_WR,)', 과 'Socket n RX Read Pointer Register(Sn_RX_RD,)'를 참고하라.



#### Sn\_IR (Socket n Interrupt Register) [RCW1] [0x0002] [0x00]

Sn\_IR register 는 Socket n 의 Interrupt (establishment, termination, receiving Data, timeout) type 과 같은 정보를 제공한다. Interrupt 가 발생하고 Sn\_IMR 의 해당 Mask Bit 가 '1'인 경우 Sn\_IR 의 Interrupt Bit 는 '1'로 된다. Sn\_IR Bit 를 clear 하기 위해서는, 해당 Bit 에 다시 '1'을 write 해야 한다.

7	6	5	4	3	2	1	0
Reserved	Reserved	Reserved	SEND_OK	TIMEOUT	RECV	DISCON	CON

Bit	Symbol	Description				
7~5	Reserved	Reserved				
4	SEND_OK	Sn_IR(SENDOK) Interrupt				
<del></del>	JLIND_OK	SEND OK Interrupt, SEND command 이 완료되면 발생한다.				
3	TIMEOUT	Sn_IR(TIMEOUT) Interrupt				
	TIMLOUT	TIMEOUT Interrupt, ARP $_{TO}$ 혹은 $TCP_{TO}$ 가 발생한 경우 발생한다.				
2	RECV	Sn_IR(RECV) Interrupt				
		Receive Interrupt, peer 로부터 Data packet 이 수신된 경우 발생한다.				
		Sn_IR(DISCON) Interrupt				
1	DISCON	Disconnect Interrupt, peer 로 부터 FIN packet 이나 FIN/ACK packet 을				
		수신한 경우 발생한다.				
	CON	Sn_IR(CON) Interrupt				
0		Connect Interrupt, peer 와 연결이 성립되어 Socket status 가				
		established 로 바뀔 때 1 번 발생한다.				



### Sn\_SR (Socket n Status Register) [R] [0x0003] [0x00]

Sn\_SR 은 Socket n 의 Socket 상태를 알려준다. Socket status 는 Sn\_CR 의 Command 나, packet 송수신중에 변경될 수 있다.

Value	Symbol	Description
0x00	SOCK_CLOSED	Socket n 의 resource 가 release 된 상태.
		DISCON, CLOSE command 가 수행되거나 ARP <sub>TO</sub> , TCP <sub>TO</sub> 가
		발생했을 경우 이전 값에 관계없이 이 상태로 변한다.
0x13	SOCK_INIT	Socket n 이 TCP mode 로 open 된 상태.
		'Sn_MR P[3:0]= Sn_MR_TCP'이고 OPEN command 을
		사용했을 때, Sn_SR 의 상태는 SOCK_INIT 으로 변한다.
		LISTEN 과 CONNECT command 을 사용할 수 있다.
0x14	SOCK_LISTEN	Socket n 이 TCP server mode 로 동작하며, 'TCP CLIENT'
		로부터 connection-request(SYN packet)를 기다리는 상태.
		LISTEN command 를 사용하면 이 상태로 변한다.
		SOCK_LISTEN 상태에서 'TCP CLIENT'의 Connect-request
		(SYN packet)를 성공적으로 처리했을 경우 Sn_SR 상태는
		SOCK_ESTABLISHED 로 변하고, 실패했을 경우 $TCP_{TO}$ 가
		발생(Sn_IR(TIME OUT)='1')하고 SOCK_CLOSED 로 변한다.
0x17	SOCK_ESTABLISHED	TCP 연결이 성립된 상태.
		'TCP SERVER'가 SOCK_LISTEN 상태에서 'TCP CLIENT'의 SYN
		packet 처리를 성공했을 경우나 'TCP CLIENT'의 CONNECT
		command 가 성공했을 경우, Sn_SR 은 SOCK_ESTABLISHED 로
		변한다. 이 상태에서 SEND 와 RECV command 를 수행하여
	COCK CLOSE WAT	DATA packet 을 송수신할 수 있다.
0x1C	SOCK_CLOSE_WAIT	Peer 로부터 disconnect-request(FIN packet)를 수신한
		상태. TCP connection 이 완전히 disconnect 된 것이 아닌
		half-close 상태이므로 DATA packet 송수신이 가능하다. TCP
		connection 을 완전히 disconnect 하기 위해서는 DISCON
		command 을 수행해야 한다. 하지만 단순히 Socket 을
0x22	SOCK_UDP	close 할 경우 CLOSE command 을 수행한다. Socket n 이 UDP mode 로 Open 된 상태.
UXZZ	JOCK_ODF	Socket in 이 ODP Mode 도 Open 된 상태.  'Sn_MR P[3:0]=Sn_MR_UDP'인 상태에서 OPEN command 이
		수행되었을 때 Sn_SR 은 SOCK_UDP 상태로 바뀐다. TCP
		mode Socket 과 달리 connection-process 없이 DATA
		packet 을 송수신할 수 있다.
		Faction E 0   LE   M=1.



0x42	SOCK_MACRAW	Socket 0 가 MACRAW mode 로 Open 된 상태.
		'SO_MR P[3:0]=SO_MR_MACRAW'이고 OPEN command 이
		수행 될 때 이 상태로 바뀐다.
		UDP mode Socket 처럼 connection-process 없이 직접 MAC
		packet (Ethernet frame)을 송수신할 수 있다.

아래의 Socket status 는 Sn\_SR 의 천이 과정에서 관찰되는 Temporary Status 들이다.

Value	Symbol	Description					
0x15	SOCK_SYNSENT	'TCP CLIENT'가 'TCP SERVER'에게 Connect-request (SYN					
		packet)를 전송한 상태.					
		CONNECT command 에 의해 Sn_SR 의 상태가					
		SOCK_INIT 에서 SOCK_ESTABLISEHD 로 바뀔 때 나타난다.					
		이 상태에서 'TCP SERVER'로부터 Connect-accept (SYN/ACK					
		packet)를 수신할 경우, Sn_SR 의 상태는 자동으로 SOCK_					
		ESTABLISHED 상태로 바뀐다. 하지만 'TCP SERVER'로부터					
		TCP <sub>TO</sub> 가 발생하기 전까지 (Sn_IR(TIMEOUT)='1') SYN/ACK					
		packet 을 수신하지 못할 경우에는 SOCK_CLOSED 상태로					
		바뀐다.					
0x16	SOCK_SYNRECV	'TCP SERVER'가 'TCP CLIENT'로부터 connect-request (SYN					
		packet)를 수신한 상태. 이 상태에서 W5500 이 connect-request 에 대한 응답으로					
		connect-accept (SYN/ACK packet)을 'TCP CLIENT'에게 성공					
		적으로 전송했을 때 자동으로 SOCK_ESTABLISHED 로					
		바뀐다. 하지만 전송에 실패했을 때 Timeout Interrupt					
		발생하고 (Sn_IR(TIME OUT)='1') SOCK_CLOSED 로 바뀐다.					
0x18	SOCK_FIN_WAIT	Socket n 이 Closing 되는 상태로서, Active close 나 Passive					
	50514 51 051115	close 인 경우의 Disconnect-process 에서 나타나는 상태.					
0x1A	SOCK_CLOSING	Disconnect-process 과정이 성공적으로 완료되거나,					
0X1B	SOCK_TIME_WAIT	Timeout Interrupt 가 발생하면 (Sn_IR(TIMEOUT)='1') SOCK_					
		CLOSED 상태로 변한다.					
0X1D	SOCK_LAST_ACK	Passive Closing 인 경우 W5500 이 전송한 FIN packet 의					
		FIN/ACK packet 을 기다리는 상태.					
		Timeout Interrupt 가 발생하면 (Sn_IR(TIMEOUT)='1') SOCK_					
		CLOSED 상태로 변한다					



#### Sn\_PORT (Socket n Source Port Register) [R/W] [0x0004-0x0005] [0x0000]

Sn\_PORT 는 Source Port Number 를 설정한다. Socket n 을 TCP 나 UDP mode 로 사용할 때만 유효하며, 그 외 mode 는 무시된다. OPEN command 이전에 반드시설정해야 한다.

Ex) In case of Socket 0 Port = 5000(0x1388), configure as below,

0x0004	0x0005	
0x13	0x88	

#### Sn\_DHAR (Socket n Destination Hardware Address Register)

#### [R/W] [0x0006-0x000B] [0xFFFFFFFFFF]

Sn\_DHAR 은 Socket n 의 Destination hardware address 를 설정한다. UDP 에서 SEND\_MAC command 를 사용할 경우 Socket n 의 Destination hardware address 를 설정한다. 또한 TCP, UDP mode 에서 Sn\_DHAR 은 CONNECT 나 SEND command 에 의한 ARP-process 를 통해 획득한 Destination hardware address 로 설정된다. Host 는 CONNECT 나 SEND command 성공 이후 Sn\_DHAR 을 통해 Destination hardware address 를 알 수 있다.

**Ex)** In case of Socket 0 Destination Hardware address = 08.DC.00.01.02.10, configuration is as below.

0x0006	0x0007	0x0008	0x0009	0x000A	0x000B
0x08	0xDC	0x00	0x01	0x02	0x0A



#### Sn\_DIPR (Socket n Destination IP Address Register)

#### [R/W] [0x000C-0x000F] [0x00000000]

Sn\_DIPR 은 Socket n 의 Destination IP address 를 설정한다. Sn\_DIPR 은 TCP, UDP mode 에서만 유효하고, MACRAW mode 에서는 무시된다. TCP mode 에서, 'TCP CLIENT'로 동작할 경우 접속하기 위한 'TCP SERVER'의 IP address 로 설정하고, CONNECT command 이전에 설정한다. 'TCP SERVER'로 동작할 경우 'TCP CLIENT'와 접속 성공 이후 내부적으로 'TCP CLIENT'의 IP address 로 설정된다. UDP mode 에서는, Sn\_DIPR 은 UDP 나 IP Data packet 전송에 사용될 Destination IP address 로 SEND 나 SEND\_MAC command 이전에 설정한다.

Ex) In case of Socket 0 Destination IP address = 192.168.0.11, configure as below.

0x000C	0x000D	0x000E	0x000F
192 (0xC0)	168 (0xA8)	0 (0x00)	11 (0x0B)

#### Sn\_DPORT (Socket n Destination Port Register) [R/W] [0x0010-0x0011] [0x00]

Sn\_DIPR 은 Socket n 의 Destination port number 를 설정한다. Sn\_DIPR 은 TCP, UDP mode 에서만 유효하고, 그 외의 mode 에서는 무시된다.

TCP mode 에서, 'TCP CLIENT'로 동작할 경우 접속하기 위한 'TCP SERVER'의 Listen port number 로 설정하고, CONNECT command 이전에 설정한다. UDP mode 에서 Sn\_DPORT 는 UDP Data packet 전송에 사용될 Port number 로, SEND 나 SEND\_MAC command 이전에 설정한다.

Ex) In case of Socket 0 Destination Port = 5000(0x1388), configure as below,

0x0010	0x0011
0x13	0x88



#### Sn\_MSSR (Socket n Maximum Segment Size Register) [R/W] [0x0012-0x0013] [0x0000]

Sn\_MSSR 은 TCP 의 MSS (Maximum Segment Size)에 사용되고, TCP 가 Passive 모드에서 작동 될 때 Sn\_MSSR 은 설정된다.

Ex) In case of Socket 0 MSS = 1460 (0x05B4), configure as below,

0x0012	0x0013
0x05	0xB4

#### Sn\_TOS (Socket n IP Type of Service Register) [R/W] [0x0015] [0x00]

Sn\_TOS 는 IP layer 에서 IP header 의 TOS (Type of service) field 를 설정한다. Sn\_TOS 는 OPEN command 이전에 설정해야 한다.

자세한 사항은 <a href="http://www.iana.org/assignments/ip-parameters">http://www.iana.org/assignments/ip-parameters</a> 를 참조 바란다.

#### Sn\_TTL (Socket n TTL Register) [R/W] [0x0016] [0x80]

Sn\_TTL 은 IP layer 에서 IP header 의 TTL (Time to live) field 를 설정한다. Sn\_TTL 은 OPEN command 이전에 설정해야 한다.

자세한 사항은 http://www.iana.org/assignments/ip-parameters 를 참조 바란다.

#### Sn\_RXBUF\_SIZE (Socket n RX Buffer Size Register) [R/W] [0x001E] [0x02]

Sn\_RXBUF\_SIZE 는 Socket n RX Buffer Block size 를 설정한다. Socket n RX Buffer Block 은 0, 1, 2, 4, 8, 16 Kbytes 크기로 설정할 수 있으며, 이 외의 값을 사용할 경우 오동작을 일으킨다. Reset 후에 초기값으로 2Kbytes 의 값을 갖는다. Sn\_RXBUF\_SIZE 의 총합은 16K bytes 를 초과할 수 없으며 16K bytes 를 초과한 이후의 Socket 은 정상적인 Data 수신이 불가능하다.

8 개의 Sn\_RXBUF\_SIZE 가 설정되면 그 설정크기만큼 Socket 0 부터 우선적으로 16KB RX Memory 내에 RX Buffer Block 이 자동 할당된다. 할당된 Socket n RX Buffer Block 은 여기서 설정한 크기와 상관없이 0x0000 부터 0xFFFF 까지 64KbytesAddress 공간을 갖는 16bits Offset Address 로 접근된다. (Sn\_RX\_RD 와 Sn\_RX\_WR Register 참조)

Value (dec)	0	1	2	4	8	16
Buffer size	0KB	1KB	2KB	4KB	8KB	16KB

Ex) Socket 0 RX Buffer Size = 8KB

_	0x001E
Ī	0x08



#### Sn\_TXBUF\_SIZE (Socket n TX Buffer Size Register) [R/W] [0x001F] [0x02]

Sn\_TXBUF\_SIZE 는 Socket n TX Buffer Block size 를 설정한다. Socket n TX Buffer Block 은 0, 1, 2, 4, 8, 16K bytes 크기로 설정할 수 있으며, 이 외의 값을 사용할 경우 오동작을 일으킨다. Reset 후에 초기값으로 2Kbyte 의 값을 갖는다. Sn\_TXBUF\_SIZE 의 총합은 16K bytes 를 초과할 수 없으며, 16K Bytes 를 초과한 이후의 Socket 은 정상적인 Data 전송이 불가능하다.

8 개의 Sn\_TXBUF\_SIZE 가 설정되면 그 설정크기만큼 Socket 0 부터 순서대로 16KB TX Memory 내에 TX Buffer Block 이 할당된다. 할당된 Socket n TX Buffer Block 은 여기서 설정한 크기와 상관없이 0x0000 부터 0xFFFF 까지 64Kbytes Address 공간을 가지는 16bits Offset Address 로 접근된다. (Sn\_TX\_WR 와 Sn\_TX\_RD Register 참조)

Value (dec)	0	1	2	4	8	16
Buffer size	0KB	1KB	2KB	4KB	8KB	16KB

Ex) Socket 0 TX Buffer Size = 4KB

0x001F

0x04



#### Sn\_TX\_FSR (Socket n TX Free Size Register) [R] [0x0020-0x0021] [0x0800]

Sn\_TX\_FSR 은 Socket n TX Buffer Block 의 Free size 를 알려주며, 초기값은 Sn\_TXBUF\_SIZE 와 같다. HOST는 Sn\_TX\_FSR 보다 더 큰 Data 를 Socket n TX buffer 에 저장해서는 안 된다. 왜냐하면, 아직 전송이 완료되지 않은 Data 를 overwrite 해 버리기 때문이다. 따라서, Data 전송 전에 반드시 Sn\_TX\_FSR 를 확인하여 이 값보다 작거나 같도록 Data size 를 정해 Socket n TX Buffer 에 저장 한 후 Sn\_CR 의 SEND 나 SEND\_MAC command 를 이용하여 Data 를 전송한다. 만약 전송할 Data 크기가 Sn\_TX\_FSR 보다 클 경우, Data 를 최대 Sn\_TX\_FSR 크기만큼 나누어서 전송해야 한다.

Sn\_MR 의 P[3:0]가 TCP mode('0001')가 아닌 경우, Sn\_TX\_FSR 은 'Socket n TX Write Pointer Register(Sn\_TX\_WR)'과 'Socket n TX Read Pointer Register(Sn\_TX\_RD)' 간의 차이로 자동 계산된다. 그리고 TCP mode 인 경우에는, Sn\_TX\_FSR 은 'Socket n TX Write Pointer Register(Sn\_TX\_WR)'과 TCP 로 연결된 상대방이 수신을 완료한 Data 의 Pointer 차이로 자동 계산된다.

#### Ex) In case of 2048(0x0800) in S0\_TX\_FSR,

0x0020	0x0021
0x08	0x00

참고) 사이즈 정보를 표현하는 이 레지스터는 16 비트이다. 즉, 동시에 전부를 읽을 수 없기 때문에, 한 바이트씩 2 번에 나누어서 읽는 동안 이 값이 변경될 수 있다.

따라서, 전체 16-bit 레지스터 값을 2 번 이상 읽어서 같은 값이 나올 때 그 값을 사용하는 것을 추천한다.

#### Sn\_TX\_RD (Socket n TX Read Pointer Register) [R] [0x0022-0x0023] [0x0000]

 $Sn_TX_RD$  는  $Sn_CR$  의 OPEN command 에 의해 초기화된다. 단,  $Sn_MR$  의 P[3:0]가 TCP mode('0001')인 경우, TCP 연결이 설정되는 단계에서 초기값이 재설정 된다.

이 값은 Sn\_CR 의 SEND command 의해 자동으로 증가된다. Sn\_CR 의 SEND command 는 Socket n TX Buffer 에 Sn\_TX\_RD 부터 Sn\_TX\_WR 까지 저장된 Data 를 전송하고 Sn\_TX\_RD 를 Sn\_TX\_WR 과 같은 값으로 자동으로 증가시켜 준다. 만약, 자동 증가한 값이 16bit Offset Address 의 최대 값 0xFFFF 를 초과(0x10000 이상일 경우)하여 Carry bit(17<sup>th</sup> bit)가 발생한 경우 그 Carry bit 는 무시되고, 하위 16bits 값으로 자동 설정된다.

#### Sn\_TX\_WR (Socket n TX Write Pointer Register) [R/W] [0x0024-0x0025] [0x0000]



Sn\_TX\_WR 는 Sn\_CR 의 OPEN command 에 의해 초기화된다. 단, Sn\_MR 의 P[3:0]가 TCP mode('0001')인 경우, TCP 연결이 설정되는 단계에서 초기값이 재설정 된다.

그리고, 이 값은 Data 를 전송하기 위해 다음의 절차와 같이 읽거나 갱신해주어야 한다. 첫 번째로, Host 는 전송할 Data 를 저장할 시작 Address 인 이 값을 읽는다. 두 번째로, Host 는 이 값을 시작 Address 로 하여 Data 를 Socket n TX Buffer 에 저장한다. 세 번째로, 이전의 Sn\_TX\_WR 값에 Buffer 에 저장한 Data 의 Byte Size 값을 합하여 Sn\_TX\_WR 값을 갱신한다. 만약, Sn\_TX\_WR 값이 16 Bits Offset Address 의 최대 값 0xFFFF 를 초과(0x10000 이상일 경우)하여 Carry bit(17<sup>th</sup> bit)가 발생한 경우 그 Carry bit 는 무시하고 하위 16bits 값으로 갱신해야 한다. 마지막으로, Sn\_CR 의 SEND/SEND\_MAC command 를 수행하여 Buffer 에 저장된 Data 를 전송한다.

#### Sn\_RX\_RSR (Socket n Received Size Register) [R] [0x0026-0x0027] [0x0000]

Sn\_RX\_RSR 은 Socket n RX Buffer Block 의 Received Data Size 를 알려주며, Sn\_RXBUF\_SIZE 를 초과할 수 없다. 그리고, 이 값은 'Socket n RX Write Pointer Register(Sn\_RX\_WR)'와 'Socket n RX Read Pointer Register(Sn\_RX\_RD)' 간의 차이 값으로 계산된다.

#### **Ex)** In case of 2048(0x0800) in S0\_RX\_RSR,

0x0026	0x0027
0x08	0x00

참고) 사이즈 정보를 표현하는 이 레지스터는 16 비트이다. 즉, 동시에 전부를 읽을 수 없기 때문에, 한 바이트씩 2 번에 나누어서 읽는 동안 이 값이 변경될 수 있다.

따라서, 전체 16-bit 레지스터 값을 2 번 이상 읽어서 같은 값이 나올 때 그 값을 사용하는 것을 추천한다.

#### Sn\_RX\_RD (Socket n RX Read Data Pointer Register) [R/W] [0x0028-0x0029] [0x0000]

Sn\_RX\_RD 는 Sn\_CR 의 OPEN command 에 의해 초기화 된다.

이 값은 수신한 Data 를 읽어가기 위해 다음의 절차와 같이 읽거나 갱신 되어야한다. 첫 번째로, Host 는 수신한 Data 의 시작 Address 인 이 값을 읽는다. 두 번째로, Host 는 이 시작 Address 부터 Data 를 읽는다. 세 번째로, Host 는 Sn\_RX\_RD 값을 읽은 Data 의 Byte Size 를 더한 값으로 갱신해 준다. 만약 세번째과정에서 계산된 Sn\_RX\_RD 값이 16 Bits Offset Address 의 최대 값 0xFFFF 를 초과(0x10000 이상일 경우)하여 Carry bit(17<sup>th</sup> bit)가 발생한 경우, 그 Carry bit 는무시하고 하위 16bits 값으로 갱신해야 한다. 마지막으로, Host 는 갱신된 값을 적용하기 위해 Sn\_CR 의 RECV command 를 수행한다.



### Ex) In case of 2048(0x0800) in S0\_RX\_RD,

0x0028	0x0029
0x08	0x00



#### Sn\_RX\_WR (Socket n RX Write Pointer Register) [R] [0x002A-0x002B] [0x0000]

Sn\_RX\_WR 는 Sn\_CR 의 OPEN command 에 의해 초기화 된다.

이 값은 Data 수신에 의해 자동 증가한다. 만약 증가한 값이 16bit Offset Address 의 최대 값 0xFFFF 를 초과(0x10000 이상일 경우)하여 Carry  $bit(17^{th}\ bit)$ 가 발생한 경우, 그 Carry bit 는 무시되고 하위 16bits 값으로 자동 설정된다.

#### Ex) In case of 2048(0x0800) in S0\_RX\_WR,

0x002A	0x002B
0x08	0x00

#### Sn\_IMR (Socket n Interrupt Mask Register) [R/W] [0x002C] [0xFF]

Sn\_IMR 은 Host 로 알려줄 Socket n 의 Interrupt 를 설정한다. Sn\_IMR 의 Interrupt Mask Bit 들은 Sn\_IR 의 Interrupt Bit 들과 각각 대응된다. 임의의 Socket Interrupt 가 발생하고 Sn\_IMR 의 그 Bit 가 '1'로 설정되어 있을 경우 Sn\_IR 의 대응 Bit 가 '1'로 설정된다. Sn\_IMR 과 Sn\_IR 의 임의 Bit 가 모두 '1'일 때 IR(n) = '1'이 된다. 이때 IMR(n) = '1'이라면 Host 에 Interrupt 가 발생('/INT' signal low assert)한다)

7	6	5	4	3	2	1	0
Reserved	Reserved	Reserved	SEND_OK	TIMEOUT	RECV	DISCON	CON

Bit	Symbol	Description	
7~5	Reserved	Reserved	
4	SENDOK	Sn_IR(SENDOK) Interrupt Mask	
3	TIMEOUT	Sn_IR(TIMEOUT) Interrupt Mask	
2	RECV	Sn_IR(RECV) Interrupt Mask	
1	DISCON	Sn_IR(DISCON) Interrupt Mask	
0	CON	Sn_IR(CON) Interrupt Mask	

#### Sn\_FRAG (Socket n Fragment Register) [R/W] [0x002D-0x002E] [0x4000]

Sn\_FRAG 는 전송 시 IP layer 에서 IP header 의 Fragment field 를 설정한다.

#### Ex) Sn\_FRAG0 = 0x0000 (Don't Fragment)

0x002D		0x002E
	0x00	0x00



#### Sn\_KPALVTR (Socket n Keep Alive Time Register) [R/W] [0x002F] [0x00]

1 byte register 로 Socket n 의 KEEP ALIVE(KA) packet 의 전송 Time 을 설정한다. TCP mode 만 유효하며, 그 외 mode 는 무시된다. 단위는 5 sec 이다.

KA packet 은 Sn\_SR 이 SOCK\_ESTABLISHED 로 전이되고 한번 이상의 Data packet 송신이나 수신 이후 전송이 가능하다. Sn\_KPALVTR > 0 일 경우, 설정된 Time-period 가 지나게 되면 W5500 은 내부적으로(automatically) KA packet 을 전송하여 TCP connection 을 Check 한다(Auto-Keep-Alive-process). Sn\_KPALVTR = 0 일 경우는 Auto-Keep-Alive-process 는 동작하지 않으며, Host 의 SEND\_KEEP command 에 의해 KA packet 이 전송할 수 있다(Manual-Keep-Alive-process).

Manual-Keep-Alive-process 는 Sn\_KPALVTR > 0 일 경우 무시된다.

Ex) Sn\_KPALVTR = 10 (Keep Alive packet will be transmitted every 50 seconds.)

0x002F	
0x0A	



## 5 Electrical Specifications

## 5.1 Absolute Maximum Ratings

Symbol	Parameter	Rating	Unit
$V_{DD}$	DC Supply voltage	-0.5 to 4.6	٧
V <sub>IN</sub>	DC input voltage	-0.5 to 6	٧
V <sub>OUT</sub>	DC output voltage	-0.5 to 4.6	٧
I <sub>IN</sub>	DC input current	±5	mA
T <sub>OP</sub>	Operating temperature	-40 to +85	°C
T <sub>STG</sub>	Storage temperature	-65 to +150	°C

<sup>\*</sup>COMMENT: Stressing the device beyond the 'Absolute Maximum Ratings' may cause permanent damage.

## 5.2 Absolute Maximum Ratings (Electrical Sensitivity)

#### Electrostatic discharge (ESD)

Symbol	Parameter	Test Condition	Class	Maximum value(1)	Unit
VESD(HBM)	Electrostatic discharge	TA = +25 °C conforming	2	2000	٧
	voltage (human body	to MIL-STD 883F Method			
	model)	3015.7			
VESD(MM)	Electrostatic discharge	TA = +25 °C conforming	В	200	٧
	voltage (man machine	to JEDEC EIA/JESD22			
	model)	A115-A			
VESD(CDM)	Electrostatic discharge	TA = +25 °C conforming	Ш	500	٧
	voltage (charge device	to JEDEC JESD22 C101-C			
	model)				

#### Static latchup

Symbol	Parameter	Test Condition	Class	Maximum value(1)	Unit
LU	Static latch-up class	TA = +25 °C conforming	I	≥ ±200	mA
		to JESD78A			



## 5.3 DC Characteristics

(Test Condition:  $Ta = -40 \text{ to } 85^{\circ}\text{C}$ )

Symbol	Parameter	Test Condition	Min	Тур	Max	Unit
$V_{DD}$	Supply voltage	Apply VDD, AVDD	2.97	3.3	3.63	٧
V <sub>IH</sub>	High level input		2.0		5.5	٧
	voltage					
$V_{IL}$	Low level input		- 0.3		0.8	٧
	voltage					
$V_{T}$	Threshold point	All inputs except XI	1.30	1.41	1.53	٧
$V_{T^{\scriptscriptstyle +}}$	Schmitt trig Low to	All inputs except XI	1.53	1.64	1.73	٧
	High Threshold point					
$V_{T-}$	Schmitt trig High to	All inputs except XI	0.95	1.02	1.09	٧
	Low Threshold point					
$T_J$	Junction		0	25	125	°C
	temperature					
ΙL	Input Leakage				±1	μΑ
	Current					
$R_{PU}$	Pull-up Resistor	SCSn, RSTn, PMODE[2:0]	62	77	112	Kohm
$R_{PD}$	Pull-down Resistor	RSVD(Pin 23, Pin 38 ~ Pin	48	85	174	Kohm
		42)				
V <sub>OL</sub>	Low level output	IOL = 8mA,			0.4	٧
	voltage	All outputs except XO				
V <sub>OH</sub>	High level output	IOH = 8mA,	2.4			٧
	voltage	All outputs except XO				
I <sub>OL</sub>	Low level output	VOL = 0.4V, All outputs	8.6	13.9	18.9	mA
	Current	except XO				
I <sub>OH</sub>	High level output	VOH = 2.4V, All outputs	12.5	26.9	47.1	mA
	Current	except XO				
I <sub>DD1</sub>	Supply Current	VDD=3.3V, AVDD=3.3V, Ta		132		mA
	(Normal operation	= 25°C				
	mode)					
I <sub>DD2</sub>	Supply Current	PHY Power Down mode,		13		mA
	(Power Down mode)	VDD=3.3V, AVDD=3.3V, Ta				
		= 25°C				



### 5.4 POWER DISSIPATION

(Test Condition: VDD=3.3V, AVDD=3.3V, Ta = 25°C)

Condition	Min	Тур	Max	Unit
100M Link	-	128		mA
10M Link	-	75		mA
Un-Link (Auto-negotiation mode)	-	65		mA
100M Transmitting	-	132		mA
10M Transmitting	-	79		mA
Power Down mode	-	13		mA

### 5.5 AC Characteristics

## 5.5.1 Reset Timing




Figure 22. Reset Timing

Symbol	Description	Min	Max
$T_RC$	Reset Cycle Time	500 us	-
$T_{PL}$	RSTn to internal PLOCK (PLL Lock)	-	1 ms

## 5.5.2 Wake up Time

Voltage Regulator Wake up Time: 10us

## 5.5.3 Crystal Characteristics

Parameter	Range
Frequency	25 MHz
Frequency Tolerance (at $25^{\circ}\mathrm{C}$ )	±30 ppm
Shunt Capacitance	7pF Max
Drive Level	59.12uW/MHz
Load Capacitance	18pF
Aging (at 25°C)	±3ppm / year Max



## 5.5.4 SPI Timing




Figure 23. SPI Timing

Symbol	Description	Min	Max	Units
F <sub>SCK</sub>	SCK Clock Frequency		80/33.3 <sup>4</sup>	MHz
T <sub>WH</sub>	SCK High Time	6		ns
T <sub>WL</sub>	SCK Low Time	6		ns
T <sub>CS</sub>	SCSn High Time	30		ns
T <sub>CSS</sub>	SCSn Setup Time	5	-	ns
T <sub>CSH</sub>	SCSn Hold Time	5		ns
T <sub>DS</sub>	Data In Setup Time	3		ns
T <sub>DH</sub>	Data In Hold Time	3		ns
T <sub>ov</sub>	Output Valid Time		5	ns
T <sub>OH</sub>	Output Hold Time	0		ns
T <sub>CHZ</sub>	SCSn High to Output Hi-Z		<b>2.1</b> <sup>5</sup>	ns

Even though theoretical design speed is 80MHz, the signal in the high speed may be distorted because of the circuit crosstalk and the length of the signal line. The minimum guaranteed speed of the SCLK is 33.3 MHz which was tested and measured with the stable waveform.

Please refer to the SPI Application Note which shows the WIZnet test environment and results.

<sup>&</sup>lt;sup>4</sup> Theoretical Guaranteed Speed

 $<sup>^{\</sup>rm 5}$  2.1ns is when pn loaded with 30pF. The time is shorter with lower capacitance.



#### 5.5.5 Transformer Characteristics

Parameter	Transmit End	Receive End
Turn Ratio	1:1	1:1
Inductance	350 uH	350 uH




Figure 24. Transformer Type

#### 5.5.6 MDIX

W5500 은 Auto-MDIX 를 지원하지 않는다.

따라서, Router 또는 Network Switch(허브)와 연결하는 경우 straight-through cable 를 사용하고, PC, Workstation, 혹은 또 다른 W5500을 직접 연결하는 경우에는 반드시 Crossover cable 를 사용한다.

단, Auto-MDIX 를 지원하고 있는 장치(현재 대부분의 기기가 이 기능을 지원한다)와 연결하는 경우에는 어떤 cable 을 사용하여도 무방하다.



## 6 IR Reflow Temperature Profile (Lead-Free)

Moisture Sensitivity Level: 3

Dry Pack Required: Yes

Average Ramp-Up Rate	3° C/second max.
(Ts <sub>max</sub> to Tp)	
Preheat	
- Temperature Min (Ts <sub>min</sub> )	150 °C
- Temperature Max (Ts <sub>max</sub> )	200 °C
- Time (ts <sub>min</sub> to ts <sub>max</sub> )	60-120 seconds
Time maintained above:	
- Temperature (TL)	217 °C
- Time (tL)	60-150 seconds
Peak/Classification Temperature (Tp)	265 + 0/-5°C
Time within 5 °C of actual Peak Temperature (tp)	30 seconds
Ramp-Down Rate	6 °C/second max.
Time 25 °C to Peak Temperature	8 minutes max.







Figure 25. IR Reflow Temperature



## 7 Package Descriptions







#### Note

- 1. These dimensions do not include mold protrusion.
- 2. ( ) is reference.
- 3. [ ] is ass'y out quality.
- 4. UNIT: mm

Figure 26. Package Dimensions



## **Document History Information**

Version	Date	Descriptions
Ver. 1.0	1AUG2013	Initial Release
Ver. 1.0.1	13SEP2013	Corrected typing error (P. 28)
Ver. 1.0.2	14NOV2013	1. Changed "descriptions of pin at 1.1 Pin Descriptions" (P.10) from It must be tied to GND to NC(PIN38~42) 2. Corrected typing error: from 0x02 to 0x42 value of SOCK_MACRAW at 4.2 Socket Registers(P.50)
Ver. 1.0.3	29MAY2014	1. Corrected "Sn_MSSR at 4.2 Socket Register"(P.53) wrong descriptions of Sn_MSSR about FMTU/MTU
Ver. 1.0.4	13JUN2014	<ol> <li>Added Note about reading size register value (P.55, 56)</li> <li>Added IR Reflow Temperature Profile (P.65)</li> </ol>
Ver. 1.0.5	10NOV2014	<ol> <li>Added description for MISO pin (P.10)</li> <li>The SCSn signal defines MISO pin output value.</li> <li>Modified the register notation (P.32), Modified the register notation "Sn_IR at 4.2 Socket Register" (P.48)</li> <li>from [R] to [RCW1]</li> <li>Corrected typing error:</li> <li>from DICON to DISCON of Sn_SR at 4.2 Socket Register (P.49)</li> </ol>



## **Copyright Notice**

Copyright 2013 WIZnet Co., Ltd. All Rights Reserved.

Technical Support: <a href="mailto:support@wiznet.co.kr">support@wiznet.co.kr</a>
Sales & Distribution: <a href="mailto:sales@wiznet.co.kr">sales@wiznet.co.kr</a>

For more information, visit our website at <a href="http://www.wiznet.co.kr">http://www.wiznet.co.kr</a>