


W7500x Errata Sheet

Document History

Ver 1.0.0 (July.11, 2016)	First release (erratum 1) - W7500x I2C
Ver 1.1.0 (Jun.18, 2018)	erratum 2 - W7500P Transmission Delay Case
Ver 1.2.0 (May.12. 2019)	Erratum 3 - IAP Function Call Failure
	Erratum 4 - Two Image Banks Failure
	Erratum 5 - Cold Booting Failure

© 2016 WIZnet Co., Inc. All Rights Reserved. For more information, visit our website at http://www.wiznet.co.kr







```
GPIO_InitDef.GPIO_Pin = sda_pin_index;
   GPIO_InitDef.GPIO_Mode = GPIO_Mode_IN;
   if(sda_port_num == 0)
       GPIO_Init(GPIOA, &GPIO_InitDef);
       GPIO_ResetBits(GPIOA, sda_pin_index);
/* SCL function */
Function I2C_SCL()
   if(scl_port_num == 0)
       if(data == 1)
          GPIO_SetBits(GPIOA, scl_pin_index);
       else
          GPIO_ResetBits(GPIOA, scl_pin_index);
 * SDA function */
Function I2C_SDA()
   if(sda_port_num == 0)
       if(data == 1)
          GPIOA->OUTENCLR = sda_pin_index;
       else
          GPIOA->OUTENSET = sda_pin_index;
   }
```



```
/* START function */
Function I2C_START()
void I2C_Start(I2C_ConfigStruct* conf)
   I2C_WriteBitSCL(conf, 1);
   I2C_WriteBitSDA(conf, 1);
   I2C_WriteBitSDA(conf, 0);
   I2C_WriteBitSCL(conf, 0);
/* STOP function */
Function I2C_STOP()
void I2C_Stop(I2C_ConfigStruct* conf)
   I2C_WriteBitSCL(conf, 0);
   I2C_WriteBitSDA(conf, 0);
   I2C_WriteBitSCL(conf, 1);
   I2C_WriteBitSDA(conf, 1);
```



```
Erratum 2
W7500P Transmission Delay Case
               W7500P가 일부 스위치 또는 라우터와의 연동 시 Half Duplex로 인식되면
               서 TX가 늦게 나가는 현상이 발견됨. (아래는 "TP_LINK AC750" 라우터로
               테스트한 결과이다.)
                                                                           П
                                                                                 ×
                Command Prompt - ping 192.168.11.2 -t
                    from 192.168.11.2: bytes=32
                Reply from 192.168.11.2: bytes=32 time=157ms TTL=128
                teply from 192.168.11.2: bytes=32 time=552ms TTL=128
                   from 192.168.11.2: bytes=32 time=215ms TTL=128
                eply from 192.168.11.2: bytes=32 time=2177ms TTL=128
                eply from 192.168.11.2: bytes=32 time=594ms TTL=128
                   from 192.168.11.2: bytes=32 time=85ms TTL=128
                eply from 192.168.11.2: bytes=32 time=453ms TTL=128
Phenomenon
                eply from 192.168.11.2: bytes=32 time=586ms TTL=128
                   from 192.168.11.2: bytes=32 time=586ms TTL=128
                   from 192.168.11.2: bytes=32 time=466ms TTL=128
                   from 192.168.11.2: bytes=32 time=578ms TTL=128
                eply from 192.168.11.2: bytes=32 time=574ms TTL=128
                    from 192.168.11.2: bytes=32 time=476ms TTL=128
                   from 192.168.11.2: bytes=32 time=34ms TTL=128
                    from 192.168.11.2: bytes=32 time=563ms TTL=128
                eply from 192.168.11.2: bytes=32 time=492ms TTL=128
                eply from 192.168.11.2: bytes=32 time=1319ms TTL=128
                   +rom 192.168.11.2: bytes=32 time=/ms ||L=128
from 192.168.11.2: bytes=32 time=721ms ||TL=128
                    from 192.168.11.2: bytes=32 time=261ms TTL=128
                eply from 192.168.11.2: bytes=32 time=208ms TTL=128
               위의 결과와 같이 핑 응답이 3 초 이상 지연되는 현상이 불규칙적으로 발
               생하는 것을 확인할 수 있다.
               이와 같은 현상은 NC(Not Connected) 패드 및 칩 내부의 PHY MII 신호와
               관련된 연결 문제로 인해 발생된다. (W7500P는 silicon-in-packet 제품이며
 Condition
               내부에 W7500 및 Ethernet PHY를 포함한다.); duplex mode의 잘못된
               검출로 인한 Collision 처리에 의해 전송 패킷이 지연된다.
               이 현상을 해결하기 위해서, 사용자는 반드시 아래의 PHY 초기화 코드를
               삽입해야 한다.
 Solution &
               void PHY_Init(void)
Recommenda
    tion
               #ifdef __W7500P__ // W7500P only
                  // PB_12
                  *(volatile uint32_t *)(0x41003070) = 0x61; // RXDV: set pull down
                  // PB 05
```



```
*(volatile uint32_t *)(0x41002054) = 0x01;
   *(volatile uint32_t *)(0x41003054) = 0x61;
   // PB_06
   *(volatile uint32_t *)(0x41002058) = 0x01;
   *(volatile uint32_t *)(0x41003058) = 0x61;
   // PHY reset pin pull-up (PD_06)
   *(volatile uint32_t *)(0x410020D8) = 0x01;
   *(volatile uint32_t *)(0x410030D8) = 0x02;
   *(volatile uint32_t *)(0x45000004) = 0x40;
   *(volatile uint32_t *)(0x45000010) = 0x40;
   mdio_init(GPIOB, W7500x_MDC, W7500x_MDIO);
                                                 // MDIO Init
   mdio_write(GPIOB, PHYREG_CONTROL, CNTL_RESET); // PHY Reset
W7500P의 DUP pin(pin 15)는 스위치 또는 라우터와 연동된 duplex
mode를 나타내며 value는 다음과 같다.
 - DUP pin = '1' (HIGH) : Full duplex mode
 - DUP pin = '0' (LOW) : Half duplex mode
```



IAD Function (Call Lanca		
IAP Function C			
Phenomenon	내부 Flash 메모리에 Write 하기위해서 IAP function을 호출할 때, Processor가 멈추는 현상		
Condition	MCU 오류는 외부 Clock source 를 사용할 때 발생한다.		
	해결책은 내부 8MHz Clock을 사용하는 것이다. 1. Clock 소스를 내부 8MHz를 변경한다. 2. 내부 Flash write operation을 위한 IAP functions을 호출한다. 3. IAP 호출이 끝나면 원래 외부 Clock 소스로 복구한다. 다음은 IAP functions을 호출하기 전과 후의 예제이다.		
	static void flash_update_start(void) {		
	/* System Core Clock Update */		
	SystemCoreClockUpdate_User(CLOCK_SOURCE_INTERNAL, PLL_SOURCE_8MHz,		
	SYSTEM_CLOCK_8MHz);		
Solution &	/* SysTick_Config */		
Recommenda	SysTick_Config((GetSystemClock()/1000));		
tion			
	/* Backup Interrupt Set Pending Register */		
	temp_interrupt = (NVIC->ISPR[0]);		
	(NVIC->ISPR[0]) = (uint32_t)0xFFFFFFF;		
	}		
	/* System Core Clock Update - Restore */		
	static void flash_update_end(void)		
	{		
	/* System Core Clock Update */		
	SystemCoreClockUpdate_User(DEVICE_CLOCK_SELECT,		
	DEVICE_PLL_SOURCE_CLOCK, DEVICE_TARGET_SYSTEM_CLOCK);		



SysTick_Config((GetSystemClock()/1000)); /* Restore Interrupt Set Pending Register */ (NVIC->ISPR[0]) = temp_interrupt; For reference,

https://github.com/Wiznet/WIZ750SR/blob/master/Projects/S2E_App/src/C onfiguration/segcp.c, line 1438

8/11



Erratum 4		
Two Image Ba	nks Issue	
Phenomenon	펌웨어 업그레이드와 같은 기능을 위해 내부 Flash 메모리가 두개의 image bank로 분리되어 있을 때, Bank 2의 코드를 수행하는 도중에 MCU가 멈추는 현상.	
Condition	이 문제는 W7500x가 'interrupt vector table remap'을 지원하지 않기 때문에 발생하는 것이다. 내부 Flash 메모리가 두개의 image bank로 나뉘어져 있을 때, Bank 2에 있는 코드가 수행될 때 인터럽트가 발생하면 interrupt vector table내의 reference가 유효하지 않아서 문제가 발생한다.	
Solution & Recommenda tion	는 코드가 수행될 때 인터럽트가 발생하면 interrupt vector table내	



```
/* Actual address range; Interrupt vector table is located here */
flash_vector_area[i] = *(volatile uint8_t *)(start_addr+i);

for (i = 0xA8; i < SECT_SIZE; i++) {
    flash_vector_area[i] = *(volatile uint8_t *)(0x00000000+i);
}

/* Global interrupt disabled */
    __disable_irq();

/* Erase the interrupt vector table area : Sector 0 */
    DO_IAP(IAP_ERAS_SECT, 0x00000000, 0, 0);

/* Write the application vector table to 0x00000000 */
    DO_IAP(IAP_PROG, 0x00000000, flash_vector_area , SECT_SIZE);

/* Global interrupt enabled */
    __enable_irq();
}
```

For reference,

https://github.com/Wiznet/WIZ750SR/blob/master/Projects/S2E_Boot/src/
main.c, line 532



Erratum 5		
Cold Booting F	ailure	
Phenomenon	Cold booting failure	
Condition	입력전원이 Operating supply voltage(2.7V) 까지 상승하는 데까지 걸리는 시간이 20ms 보다 길거나, 전원 인가전에 일반 Peripheral pins에 1V이상 의 전압이 걸려있을 때 MCU의 내부 reset logic이 정상동작 하지 않아서 발생하는 현상.	
Solution & Recommenda tion	POR(Power On Reset)침을 추가하는 것이 가장 좋은 솔루션. W7500P requires an external Power On Reset (POR) IC. 3.3V 4.7K RESET MIC811SUY RESET MIC811SUY RESET MIC811SUY POR 을 사용하지 않기 위해서는 입력전원 상승 시간이 20ms 이하, 일반 Peripheral pins 과 연결된 회로가 동시에 전압이 공급되는 조건이 되어야함. For reference, https://github.com/Wiznet/Hardware-Files-of-WIZnet/tree/master/01_iMCU/W7500P/Reference%20Schematic	