# Lab 1 实验报告

#### Lab 1 实验报告

- 一、设计目标
- 二、模块层次
- 三、数据冒险处理
  - 前推信号
- 四、实验结果

# 一、设计目标

#### 1. 支持指令集:

- 。 算术运算与逻辑运算: addi, xori, ori, andi, add, sub, and, or, xor
- 扩展指令: addiw, addw, subw

#### 2. 测试要求:

- 。 运行 make test-lab1, 在输出中能看到 HIT GOOD TRAP 即为测试通过

## 二、模块层次

```
core

├── fetch
// 取指阶段


├── decode
// 译码阶段

├── execute
// 执行阶段

├── memory
// 访存阶段(本次未使用,但是依据课上要求空转,后续实验会用)

└── regfile
// 寄存器文件
```

#### 手绘电路图:



dreg, dresp, trint, swint, exint 和到, 我省略

## 三、数据冒险处理

本次实验中一开始我只是直接对几个模块进行连接,虽然可以运行,但是结果并不正确,查找相关资料、阅读教程之后我了解到这是因为发生了数据冒险,可以通过数据转发和插入气泡来解决。由于本次实验要求指令较少,所以只需要转发机制就可以解决。

### 前推信号


信号	来源阶段	作用范围
forward_m	ExecuteMemory阶段	前推至Decode阶段
forward_w	MemoryWriteback阶段	前推至Decode阶段

### • MEM阶段前推 (memory.sv)

o 实时传递ALU计算结果

### • WB阶段前推 (core.sv)

。 使用已寄存的MEM阶段结果



## 四、实验结果

得到HIT GOOD TRAP,实验成功通过。