Mikroprozessoren Praktikumsbericht

Abgabe 4: Timer und Interrupts



VRINDA PRAKASH SARAF 768043 Schriftliche Aufgabe V-1: Entsprechend der Vorgabe ist der Taktgrad in Stufen von 1% einstellbar. Wären auch Stufen von 1 ‰ (Promille) sinnvoll (d. h. messbar)? Begründen Sie Ihre Antwort (vollständige Sätze).

V1:
Die LED 6 wird per PWM-Signal angesteuert.

Hier stellen wir den Tastgrad (Duty Cycle) über das Potentiometer.


Eigentlich Können wir bis He Taktgrad in Stufon von 1:/ ansteuern. Wir stellen fest, dass die LED deutlich and länger anbleibt. Es hängt na von der Einstellung von der Potentiometer. Es macht größe Wert für ARR. Trotzdem zu den 1:/ genauer können wir nicht unterscheiden, ob die LED 1:/ mehr anbleibt. Deshalb halte ich diese Stufen von 1:/ nicht sinnvoll.

Schriftliche Aufgabe V-2: Kontrollieren Sie mit dem Logic-Analyzer (ein Kanal an PC6) die Einhaltung der Zeiten. Erstellen Sie einen Screen-Shot mit ca. 10% Tastgrad und einen Screen-Shot mit ca. 90% Tastgrad und fügen Sie die Screen-Shots in Ihr abzugebendes PDF ein.

Der Periodendauer ist 20 ms, deshalb als Parameter 20000 eingegeben.


Messung bei 10% und 20 ms:-

Der Tastgrad ist 8ms - 6ms = 2ms. Es liegt 2 ms auf High Pegel



Messung bei 90% und 20 ms:-

Der Tastgrad ist 19.8 ms. Es liegt ca. 20 ms auf High Pegel




➤ Schriftliche Aufgabe V-3: Kontrollieren Sie mit dem Logic-Analyzer die geänderten Zeiten. Erstellen Sie einen Screen-Shot mit ca. 10% Tastgrad und einen Screen-Shot mit ca. 90% Tastgrad und fügen Sie die Screen-Shots in Ihr abzugebendes PDF ein.


Der Periodendauer ist 15 ms, deshalb als Parameter 15000 eingegeben.

Messung bei 10% und 15 ms:-


Der Tastgrad ist 16ms - 15ms = 1ms. Es liegt 1ms auf High Pegel.



Messung bei 90% und 15 ms :-Der Tastgrad ist 14.85 ms. Es liegt ca. 15 ms auf High Pegel.




Schriftliche Aufgabe V-4: Messen Sie mit dem Logic-Analyzer möglichst genau, um welche Zeit das über den Interrupt erzeugte Signal gegenüber dem mit der Hardware erzeugten Signal verzögert ist. Fügen Sie in das abzugebende PDF einen Screen-Shot ein, auf dem Ihre Messung zu sehen ist. Geben Sie die gemessenen Werte an.




Der LED7 (Hardware signal) erzeugt verzögert Interrupt Signal ca. 30µs vom LED6 (Software signal).

Schriftliche Aufgabe D-1: Kontrollieren Sie das Timing, indem Sie vier Kanäle des Logic-Analyzer an die GPIO-Pins anschließen, die die Stellen der 7-Segment-Anzeige ansteuern, und einen vollständigen Ansteuer-Zyklus protokollieren und in Ihrer Ausarbeitung dokumentieren (verwenden Sie die Pin-Namen als Labels im Diagramm). Lassen Sie den Logic-Analyzer angeschlossen, Sie werden ihn gleich nochmal benötigen.




Die alle Digits würde nach alle 5ms aktiviert. Die Helligkeit liegt auf 100%. Die Digits kommen direkt aufeinanderfolgend.

➤ Schriftliche Aufgabe D-2: Übernehmen Sie den o. a. Code in Ihr Programm. Schließen Sie einen weiteren Kanal des Logic-Analyzers an LED0 an. Protokollieren Sie einen vollständigen Ansteuerzyklus und übernehmen Sie das Ergebnis in Ihre Ausarbeitung. Bestimmen Sie aus den High/Low-Zeiten der LED die CPU-Auslastung in Prozent.




Die LED0 bleibt high für 33.39µs




Die LED0 bleibt low für 4.993ms

CPU Auslastung = $(35.39*10^{(-6)} / 4.933*10^{(-3)})*100 = 0.71\%$


➤ **Schriftliche Aufgabe D-3**: Kontrollieren Sie das Timing, indem Sie den Logic-Analyser wie in der vorherigen Aufgabe anschließen, einen Helligkeitswert von 33% einstellen und einen vollständigen Ansteuer-Zyklus protokollieren und in Ihrer Ausarbeitung dokumentieren.



Die Digits kommen hier nicht direkt einander, weil zwischen dem das MethodshutDownAllDigits() aufgerufen wird.



Ein Ansteuerzyklus nimmt 16.5 ms.



Es war auch bemerkbar, dass die LED0 erste High Pegel länger an bleibt als vergleich zu dem zweite, wenn das activateNextDigit() aufhört.