تکلیف عملی سری ۲ درس مدار های منطقی برنامه پذیر

استاد درس: دکتر شریعتمدار

گروه ۴ آنوشا شریعتی ۹۹۲۳۰۴۱ مهشاد اکبری سریزدی ۹۹۲۳۰۹۳ سوال یک: آشنایی با تراشه AD۹۸۳۳

قسمت یک: سوالات کوتات

الف)

کنترل رجیستر ۱۶ بیتی می باشد که توضیحات مربوط به بیت های آن در سوال دوم آمده است.

| DB15 | DB14 | DB13 | DB12 | DB11 | DB10 | DB9 | DB8 | DB7 | DB6 | DB5 | DB4 | DB3 | DB2 | DB1 | DB0 | 4-05 |
|------|------|------|------|---------|----------------|-----|-------|--------|---------|---------|-----|------|-----|------|-----|------|
| 0 | 0 | B28 | HLB | FSELECT | PSELECT | 0 | RESET | SLEEP1 | SLEEP12 | OPBITEN | 0 | DIV2 | 0 | MODE | 0 | 1270 |

Figure 24. Function of Control Bits

رجیسترهای فرکانس (frequency Registers): دو رجیستر فرکانس ۳۲ بیتی داریم . $AD9\Lambda$ ۳۳ AD9 Λ ۳۳ شامل ۲ رجیستر فرکانس است ، $FREQ \cdot FREQ \cdot$

رجیستر های فاز (Phase Registers): ۵۵۹۸۳۳ شامل دو رجیستر فاز ۱۶ بیتی است ، AD۹۸۳۳ و PHASE۱ که هردو ۱۲ بیتی می باشند و ۴ بیت اضافه (۱۲و۱۳و۱۹ (۱۵۵۱) که بیت ۱۴ و ۱۵ به طور پیش فرض ۱ می باشند و بیت ۱۳ مشخص می کند از کدام رجیستر فاز استفاده می کنیم و بیت ۱۲ دونت کر می باشد .

Table 7. Frequency and Phase Registers

| / | | |
|----------|---------|--|
| Register | Size | Description |
| FREQ0 | 28 bits | Frequency Register 0. When the FSELECT bit = 0, this register defines the output frequency as a fraction of the MCLK frequency. |
| FREQ1 | 28 bits | Frequency Register 1. When the FSELECT bit = 1, this register defines the output frequency as a fraction of the MCLK frequency. |
| PHASE0 | 12 bits | Phase Offset Register 0. When the PSELECT bit = 0, the contents of this register are added to the output of the phase accumulator. |
| PHASE1 | 12 bits | Phase Offset Register 1. When the PSELECT bit = 1, the contents of this register are added to the output of the phase accumulator. |

ب)

Latency یا همان تاخیر مدت زمانی است که یک درخواست در انتظار رسیدگی است. تاخیر اجتناب ناپذیر است و به نحوه اتصال بین بخش های مختلف بستگی دارد .

اگر یک رجیستر فرکانس یا فاز با یک کلمه جدید لود شود یک مدت زمانی تاخیر ایجاد می MCLK شود تا خروجی آنالوگ از حالت قبل تغییر کند . این تاخیر می تواند ۷ یا ۸ دوره declored طول بکشد و این بستگی به این دارد که هنگامی که داده در رجیستر مقصد لود می شود با چه فاصله ای از لبه بالارونده declored باشد .

(১

از این خازن ها برای حلوگیری از نویز استفاده می شود و مانند فیلتر عمل میکنند . در این جا از دو خازن به صورت موازی استفاده شده است که این دو خازن یک خازن الکترولیتی و دیگری سرامیکی غیر قطبی هستند. خازن الکترولیتی دارای ظرفیت جریان بالایی است به طوری که می تواند پرش جریان بزرگی را در صورت وجود هرگونه پرش در خط منبع تغذیه حمل کند. اما پاسخ فرکانسی این خازن کمتر است که اجازه می دهد پرش تا حدی وجود داشته باشد. خازن سرامیکی در پاسخ فرکانسی خوب است، بنابراین پرش را در خروجی مسدود می کند.

ظرفیت خازن سرامیکی ۰.۱ میکرو فاراد و خازن قطبی ۱۰ میکرو فاراد می باشد .

قسمت دو: ساخت کلاک تراشه

برای ساخت کلاک مورد نیاز برای کار کردن با تراشه در ابتدا مقدار کلاک را در دیتاشیت می یابیم که طبق تصاویر زیر کلاک مستر دارای دوره تناوب ۴۰ نانو ثانیه است یعنی فرکانس ۲۵ مگاهر تز دارد.

Table 2.

| Parameter | Limit at T _{MIN} to T _{MAX} | Unit | Description |
|-----------------------|---|--------|--------------------|
| t ₁ | 40 | ns min | MCLK period |
| t ₂ | 16 | ns min | MCLK high duration |
| t ₃ | 16 | ns min | MCLK low duration |
| t ₄ | 25 | ns min | SCLK period |
| t ₅ | 10 | ns min | SCLK high duration |
| t ₆ | 10 | ns min | SCLK low duration |


CONTROL REGISTER

The AD9833 contains a 16-bit control register that allows the user to configure the operation of the AD9833. All control bits other than the mode bit are sampled on the internal falling edge of MCLK.

```
1 library IEEE;
  2 use IEEE.STD_LOGIC_1164.ALL;
  4 entity mainl is
        Port ( clk_in : in STD_LOGIC;
  5
                reset : in std_logic;
  6
                freq : out std logic
  8
  9 end mainl;
 10
 11 architecture Behavioral of mainl is
 12
     signal clk temp : std logic := '0';
 13
 14 signal counter : integer := 0;
 15
 16 begin
 17
       process(clk in, reset)
 18
         if reset = '0' then --active low reset
 19
 20
           counter <= 0;
 21
 22
           clk temp <= '0';
 23
 24
         elsif rising_edge(clk_in) then
 25
           -- 100MHz clk (40 nano second) --> 100 000 000 / 25 000 000 hz
 26
           if counter = 2-1 then
 27
             counter <= 0;
 28
             clk_temp <= not clk_temp;</pre>
 29
 30
           else
 31
             counter <= counter + 1;
           end if:
 32
 33
 34
         end if;
       end process;
 35
 36
 37
       freq <= clk temp;
 38
 39 end Behavioral;
```

سپس طبق روش توضیح داده شده در تکلیف سری قبل به صورت بالا کدی برای تولید کلاک با فرکانس ۲۵ مگاهرتز از روی کلاک ورودی ۱۰۰ مگاهرتزی میسازیم. همچنین در نظر میگیریم که این ماژول دارای پایه ریست به صورت active low است یعنی اگر مقدار ریست صفر شود خروجی صفر میشود. با نوشتن تست بنچ زیر کد را در حالات مختلف و هنگام فعال بودن ریست تست کردیم.

```
30
31
       -- Clock period definitions
                                                    53
                                                            -- Stimulus process
       constant clk in period : time := 10 ns;
32
                                                            stim proc: process
                                                     54
33
34
   BEGIN
                                                     56
35
       -- Instantiate the Unit Under Test (UUT)
                                                                reset <= '0';
36
                                                     57
       uut: mainl PORT MAP (
37
                                                     58
                                                                wait for 100 ns; -- hold reset state for 100 ns
38
             clk in => clk in,
                                                     59
                                                                reset <='l';
             reset => reset,
39
                                                                wait for 500 ns;
                                                     60
             freq => freq
40
                                                                reset <= '0';
                                                     61
41
           );
                                                                wait for 100 ns ; -- hold reset state for 100 ns
                                                     62
42
                                                     63
                                                                reset <='1';
       -- Clock process definitions
43
                                                     64
44
       clk in process :process
45
       begin
                                                     65
                                                                wait;
         clk_in <= '0';
46
                                                     66
                                                            end process;
          wait for clk_in_period/2;
47
                                                     67
48
          clk in <= '1';
                                                     68 END;
          wait for clk_in_period/2;
49
       end process;
50
```



سوال دو: مقداردهی رجیسترها

قسمت یک: تعیین مقدار رجیستر ها

برای تعیین مقدار رجیستر ها به دیتاشیت قطعه مراجعه میکنیم تا کارکرد هر رجیستر را متوجه شویم.

کنترل رجیستر : این رجیستر ۱۶ بیتی است و با تغییر دادن بیت های آن کاربر میتواند نحوه عملکرد قطعه را تعیین کند.

| DB15 | DB14 | DB13 | DB12 | DB11 | DB10 | DB9 | DB8 | DB7 | DB6 | DB5 | DB4 | DB3 | DB2 | DB1 | DB0 |
|------|------|------|------|---------|---------|-----|-------|--------|---------|---------|-----|------|-----|------|-----|
| 0 | 0 | B28 | HLB | FSELECT | PSELECT | 0 | RESET | SLEEP1 | SLEEP12 | OPBITEN | 0 | DIV2 | 0 | MODE | 0 |

Figure 24. Function of Control Bits

بیت ۵۱۵ و D۱۶ همیشه مقدار ۰ دارند و نشان میدهند که مقادیر کنترل رجیستر دارد عوض میشود.

بیت D۱۳ اگر یک باشد اجازه میدهد که یک کلمه کامل درون رجیستر فرکانس در دو مرحله لود شود. ولی اگر بیت D۱۳ صفر باشد به این معناست که رجیستر فرکانس به عنوان دو رجیستر ۱۴ بیتی عمل میکند یکی شامل ۱۴ بیت پر ارزش و یکی شامل ۱۴ بیت کم ارزش.

بیت D۱۲ به همراه بیت D۱۳ کاربرد دارد و فقط وقتی بیت D۱۳ صفر باشد کاربرد دارد و وقتی بیت D۱۳ صفر باشد کاربرد دارد و وقتی D۱۳ یک است نادیده گرفته میشود. اگر بیت D۱۲ یک باشد دیتا در ۱۴ بیت پر ارزش رجیستر فرکانس نوشته میشود و اگر صفر باشد در ۱۴ بیت کم ارزش.

بیت D۱۱ نشان میدهد که کدام یک از رجیسترهای FREQ۱ یا FREQ۰ در جمع کننده فاز استفاده میشوند.

بیت D۱۰ نشان میدهد که کدام از رجیسترهای PHASE۱ یا PHASE۰ به خروجی جمع کننده فاز اضافه میشوند.

بیت D9 همیشه صفر است.

بیت D۸ اگر یک باشد رجیستر های داخلی ریست شده و صفر میشوند. این بیت اگر صفر باشد ریست غیر فعال است.

اگر بیت DV یک شود کلاک داخلی ۲۵ هرتزی غیر فعال است و خروجی DAC مقدار خود را حفظ میکند .

اگر بیت DA یک باشد DAC غیر فعال میشود و در غیر این صورت فعال است.

اگر بیت ۵۰ یک باشد خروجی DAC روی پایه VOUT حاضر نیست و اگر صفر باشد DAC اگر بیت ۷۰ متصل است.

بیت D٤ همیشه صفر است.

اگر بیت D۳ یک باشد بیت با ارزش DAC به پین VOUT متصل میشود و اگر این بیت صفر باشد نصف آن به پین VOUT میرود.

بیت D۲ همیشه صفر است.

وقتی بیت D ۱ صفر باشد در خروجی سیگنال سینوسی ظاهر میشود و اگر یک باشد سیگنال مثلثی.

بیت D۰ همیشه صفر است.

رجیستر فرکانس: این ماژول دارای دو رجیستر فرکانس ۱ freq و ۲۸ freq بیتی است. اگر بیت است و اگر کنترل رجیستر صفر باشد FREQ نشان دهنده فرکانس خروجی است و اگر بیت ۲۱ کنترل رجیستر یک باشد FREQ۱ نشان دهنده خروجی است.

رجیستر فاز: این ماژول دارای دو رجیستر فاز PHASE۱ و ۱۲ PHASE۱ بیتی است. اگر بیت است. اگر بیت کننده فاز اضافه میشود و PHASE۱ کنترل رجیستر صفر باشد PHASE۱ به خروجی جمع کننده فاز اضافه میشود. اگر بیت D۱۰ کنترل رجیستر یک باشد PHASE۱ به خروجی جمع کننده فاز اضافه میشود.

تعیین مقدار کنترل رجیستر:

طبق جدول زیر اگر بخواهیم سیگنال خروجی مثلثی باشد در کنترل رجیستر بیت D^o را صفر و بیت D^v را یک و بیت D^v را دونت کر قرار میدهیم که در اینجا ۱ فرض کردیم. همچنین برای ایجاد موج مثلثDAC باید فعال باشد پس D^v صفر است.

Table 15. Outputs from the VOUT Pin

| OPBITEN Bit | Mode Bit | DIV2 Bit | VOUT Pin |
|-------------|----------|----------------|----------------|
| 0 | 0 | X ¹ | Sinusoid |
| 0 | 1 | X ¹ | Triangle |
| 1 | 0 | 0 | DAC data MSB/2 |
| 1 | 0 | 1 | DAC data MSB |
| 1 | 1 | X ¹ | Reserved |

 $^{^{1}}$ X = don't care.

طبق خواسته سوال میخواهیم از frequency register و phase register استفاده شود پس در کنترل رجیستر بیت D۱۰ صفر و بیت D۱۱ یک است.

همچنین اگر بخواهیم در ابتدا تراشه ریست شود بیت D۸ کنترل رجیستر باید ۱ شود.

با توجه به این که دیتایی که در رجیستر فرکانس ریخته میشود بیشتر از ۱۴ بیت است پس باید از کل حافظه رجیستر فرکانس استفاده شود پس بیت D۱۳ کنترل رجیستر ۱۸ بیتی نوشته شود. همچنین بیت D۱۲ کنترل رجیستر دونت کر میشود.

طبق توضیحات و فرضیات بالا دیتا رجیستر به صورت زیر باید پر شود. بیت های زرد رنگ مقدار ثابت و را داشتند. بیت های سبز رنگ را با توجه به خواسته های مسئله مشخص کردیم و بیت های قرمز رنگ دونت کر بودند که فرضی در نظر گرفتیم.

Control Register = 1... 1... 1... 1.1.

تعیین مقدار رجیستر فرکانس:

برای تعیین کردن مقدار رجیستر فرکانس از فرمول زیر استفاده میکنیم با فرض این که فرکانس ورودی ۲۵ مگاهرتز و فرکانس سیگنال خروجی ۹ کیلو هرتز است.

$$FreqReg = \frac{f_{OUT} \times 2^{28}}{f_{MCLK}}$$

با انجام محاسبات عدد دسیمال ۹۶۶۳۶.۷۶۴۱۶ به دست می آید. با روند کردن عدد به سم بالا و تغییر مبنا عدد هگز \times ۷۹۷ \times به دست می آید.

Frequency register = \cdots \cdots \cdots \cdots \cdots \cdots \cdots

این دیتا به صورت دو کلمه ۱۶ بیتی به شکل زیر به رجیستر فرکانس منتقل میشود.

بیت ۱۴ و۱۵ در سمت چپ باید به صورت ۱۰ ثابت باشد زیرا نشان میدهد دیتا در رجیستر FREQ۱ نوشته میشود. اول ۱۴ بیت کم ارزش به صورت زیر ارسال میشود.

1.11 1..1 .111 11.1

سیس ۱۴ بیت پر ارزش ارسال میشود.

تعیین مقدار رجیستر فاز:

چون در صورت سوال اختلاف فاز مشخص نشده است ما این مقدار را ۰ در نظر میگیریم. طبق جدول زیر عدد ۰ باید به صورت زیر به رجیستر فاز داده شود.

Table 12. Phase Register Bits

| D15 | D14 | D13 | D12 | D11 | D0 |
|-----|-----|-----|-----|--------------------|-----|
| 1 | 1 | 0 | Х | MSB 12 PHASE0 bits | LSB |
| 1 | 1 | 1 | X | MSB 12 PHASE1 bits | LSB |

قسمت دو : ارسال اطلاعات به تراشه با spi

برای انجام این قسمت ابتدا برنامه نوشته شده در قسمت قبل را کامپوننت کردیم تا کلاک مستر مورد نیاز را بدست بیاوریم سپس با تعریف یک پراسس حساس به لبه پایین رونده کلاک استیت ماشین خواسته شده برای ارتباط spi را به صورت switch case پیاده کردیم. در ابتدا برنامه وارد استیت ریست میشود و در این استیت رجیسترها مقداردهی شده و یکی یکی وارد استیت های بعدی میشود که به ترتیب رجیستر کنترل و رجیستر فرکانس و رجیستر فاز روی باس قرار گیرد. بین استیت های کنترل و فرکانس و فاز رجیستر میانی در نظر گرفته شده که fsync را یک میکند و یک کلاک وقفه ایجاد میکند تا تراشه متوجه اتمام فرستاده شدن ۱۶ بیت بشود سپس رجیستر بعدی را دریافت کند. در واقع تبادل اطلاعات وقتی انجام میشود که کلاک مستر لبه پایین رونده میزند و مقدار fsync صفر است پس کلاک اسلیو هم طبق این رابطه تعریف میشود.

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
   use ieee.numeric std.all;
 6 entity master is
        Port ( m_clk : out STD_LOGIC;
               fsync : out STD LOGIC;
8
               clk input : in STD LOGIC;
 9
              rst : in STD LOGIC;
10
               s clk : out STD LOGIC;
               sdata : out STD_LOGIC);
12
13
    end master;
14
15 architecture Behavioral of master is
16
17
   signal control register : STD LOGIC VECTOR (16 downto 0);
18 signal phase register : STD LOGIC VECTOR (16 downto 0);
19 signal counter : integer := 0;
20 signal freq_counter : integer := 0;
21
   signal freq_lsb , freq_msb : STD_LOGIC_VECTOR (16 downto 0);
22 signal m_clk_in : std_logic ;
23 signal fsync in : std logic := '0';
24
   component clk is
25
26
        Port ( clk_in : in STD_LOGIC;
27
              reset : in std logic;
28
               freq : out std logic
29
               );
30 end component;
```

```
type t state is (reset state, control state, middlel state, middle2 state, freq state, phase state);
  33
         signal state : t_state;
  34
  35
  36 begin
  38 j : CLK port map (
                           clk in=>clk_input,
 39
                           reset=>rst,
  40
  41
                           freq=> m_clk_in
  43
  44
  45 process(m_clk_in , fsync_in)
  46
  47
        if (falling_edge (m_clk_in) )then
            state <= reset state ;
  48
            case state is
  49
  50
                  when reset_state => --reset state sets all the registers to its current value
  51
  52
  53
                      control_register <= "000101001000001010";
  54
                     freq lsb <= "01011100101111101"; --lsb
                     freq_msb <= "01000000000000101"; --msb
  55
                     phase_register <= "01100000000000000";
  56
                     fsync_in <= '0';
  57
  58
                     state <= control_state;
 59
                  when control state =>
 60
 61
 62
                     fsync_in <= '0';
                     for i in 0 to 15 loop
 63
                        control_register(i+1) <= control_register(i);</pre>
 64
                     end loop ;
 65
                     sdata <= control_register(16);</pre>
 66
 67
                     if (counter <16) then
 68
                        counter <= counter + 1;
 69
                        state <= control_state;
 70
 71
                     else
 72
                        counter <= 0;
                        state<= middlel state;
 73
                     end if;
 74
 75
 76
                  when middlel state =>
 77
                     fsync in <= 'l';
 78
                     state <= freq_state;
 79
 80
                  when freq state =>
  fsync_in <= '0';</pre>
 84
                     if (freq counter = 0 )then
                        for i in 0 to 15 loop
 85
                          freq_lsb(i+l) <= freq_lsb(i);
 86
                        end loop ;
 87
 88
                        sdata <= freq_lsb(16);
 89
                        if (counter <16) then
 90
                           counter <= counter+1;
                           state <= freq_state;
 91
                        else
 92
 93
                           counter <= 0;
 94
                           freq_counter <= 1 ;
                           state <= freq_state;
 95
                        end if;
 96
 97
                     else
                        for i in 0 to 15 loop
 98
 99
                           freq_msb(i+1) <= freq_msb(i);
                        end loop ;
100
                        sdata <= freq msb(16);
101
                        if (counter <16) then
102
                           counter <= counter+1;
103
104
                           state <= freq_state;
105
                        else
106
                           counter <= 0;
                           freq_counter <= 0 ;
107
                           state<= middle2_state;
108
                        end if;
109
110
                     end if;
111
```

```
112
                 when middle2_state =>
113
114
                     fsync in <= '1';
                     fsync <= fsync in ;
115
116
                     state <= phase state;
117
118
                 when phase state =>
119
120
                     fsync in <= '0';
                    for i in 0 to 15 loop
121
122
                       phase_register(i+1) <= phase_register(i);</pre>
                     end loop ;
123
124
                     sdata <= phase register(16);
                     if (counter <16) then
125
126
                        counter <= counter+1;
                       state <= phase state;
127
128
129
                       counter <= 0;
130
                       state <= reset state;
131
132
              end case;
133
134
           end if;
           s clk <= m clk in and (not fsync in) ;
135
           fsync <= fsync in;
136
           m_clk <= m_clk_in;
137
138
139
        end process;
140
141 end Behavioral;
```

برای تست کردن برنامه بالا تست بنچ زیر نوشته شد که با ورودی دادن کلاک با دوره تناوب ۱۰ نانو ثانیه و مقدار ریست که همیشه ۱ است کار میکند.

```
34
                                                                -- Clock period definitions
                                                                constant clk input period : time := 10 ns;
                                                        35
                                                        36
                                                        37 BEGIN
1 LIBRARY ieee:
 2 USE ieee.std logic 1164.ALL;
                                                                 -- Instantiate the Unit Under Test (UUT)
                                                        39
                                                                uut: master PORT MAP (
                                                        40
    ENTITY main_tbl IS
                                                        41
                                                                       m_clk => m_clk,
    END main tbl;
                                                                        fsync => fsync,
   ARCHITECTURE behavior OF main tbl IS
                                                                       rst => rst,
                                                        43
                                                                       clk input => clk input,
                                                        44
        -- Component Declaration for the Unit Under Test
                                                        45
                                                                        s clk => s clk,
 10
                                                                        sdata => sdata
                                                        46
        COMPONENT master
 11
                                                        47
                                                                     );
        PORT (
 12
                                                                -- Clock process definitions
             m_clk : OUT std_logic;
                                                        48
 13
             s_clk : OUT std_logic;
                                                        49
                                                                clk_input_process :process
 15
             fsync : OUT std logic;
                                                        50
             rst : IN std_logic;
clk_input : IN std_logic;
 16
                                                                   clk_input<= '0';
                                                        51
 17
                                                                   wait for clk_input_period/2;
                                                        52
             sdata : OUT std logic
 18
                                                        53
                                                                   clk input <= '1';
                                                                   wait for clk_input_period/2;
                                                        54
       END COMPONENT:
                                                                end process;
 21
                                                        55
 22
                                                        56
 23
                                                        57
                                                                -- Stimulus process
       signal rst : std logic := '0';
                                                        58
                                                                stim_proc: process
       signal clk_input : std_logic := '0';
 25
                                                                begin
                                                        59
 26
                                                                   -- hold reset state for 100 ns.
                                                        60
       --Outputs
 27
       signal m_clk : std_logic;
                                                        61
                                                                   wait for 100 ns:
 28
       signal fsync : std logic;
                                                                   rst<='1';
                                                        62
       signal sdata : std logic;
                                                        63
      signal s_clk : std_logic;
                                                        64
                                                                   wait:
                                                                end process;
                                                        65
                                                        66 END;
```

قسمت امتيازي:

در ابتدا با توجه به خواسته های مسئله رجیستر ها را مقدار دهی می کنیم .

تراشه اول: مقدار دهی رجیستر های این تراشه مطابق مقداردهی تراشه بخش ۱-۲ می باشد و همانطور که در بالا توضیح داده شد به صورت زیر مقدار دهی می شود.

کنترل رجیستر: بیت های زرد رنگ مقدار ثابت ۰ را داشتند. بیت های سبز رنگ را با توجه به خواسته های مسئله مشخص کردیم و بیت های قرمز رنگ دونت کر بودند که فرضی در نظر گرفتیم.

رجيستر فركانس:

این دیتا به صورت دو کلمه ۱۶ بیتی به شکل زیر به رجیستر فرکانس منتقل میشود.

بیت ۱۴ و۱۵ در سمت چپ باید به صورت ۱۰ ثابت باشد زیرا نشان میدهد دیتا در رجیستر FREQ۱ نوشته میشود. اول ۱۴ بیت کم ارزش به صورت زیر ارسال میشود.

1.11 1..1 .111 11.1

سپس ۱۴ بیت پر ارزش :

رجيستر فاز:

چون در صورت سوال اختلاف فاز مشخص نشده است ما این مقدار را ۰ در نظر میگیریم.

phase register = ۰۰۰۰ ۰۰۰۰ ۰۰۰۰

11...

تراشه دوم: حال به مقدار دهی تراشه دوم که می خواهیم خروجی سینوسی با فرکانس ۸۰۰KHz داشته باشد می پردازیم .

کنترل رجیستر:

در این جا فرض می کنیم از ۱ frequency register و ۰ phase register استفاده شود پس در کنترل رجیستر بیت ۵۱۰ صفر و بیت ۱ D۱ یک است.

فرض می کنیم در ابتدا تراشه ریست شود بیت D۸ کنترل رجیستر را ۱ قرار می دهیم.

با توجه به این که دیتایی که در رجیستر فرکانس ریخته میشود بیشتر از ۱۴ بیت است پس باید از کل حافظه رجیستر فرکانس استفاده شود پس بیت D۱۳ کنترل رجیستر ۱۸ بیتی نوشته شود. همچنین بیت کا کنترل رجیستر ۲۸ بیتی نوشته شود. همچنین بیت کا کنترل رجیستر دونت کر میشود که در اینجا ۰ فرض می کنیم .

با توجه به این که میخواهیم سیگنال خروجی سینوسی باشد باید بیت D⁰ و D¹ مقدار ۰ و بیت D۳ دونت کر می باشد که در اینجا ۱ فرض شده .

پس دیتا رجیستر به صورت زیر باید پر شود. بیت های زرد رنگ مقدار ثابت ۰ را داشتند. بیت های سبز رنگ را با توجه به خواسته های مسئله مشخص کردیم و بیت های قرمز رنگ دونت کر بودند که فرضی در نظر گرفتیم.

رجیستر فرکانس:

برای تعیین کردن مقدار رجیستر فرکانس از فرمول زیر استفاده میکنیم با فرض این که فرکانس ورودی ۲۵ مگاهرتز و فرکانس سیگنال خروجی ۸۰۰کیلوهرتز است.

$$FreqReg = \frac{f_{OUT} \times 2^{28}}{f_{MCLK}}$$

عدد دسیمال ۸۵۸۹۹۳۴.۵۹۲ به دست می آید که با تغییر مبنا عدد باینری زیر به دست می آید.

Frequency register = 1 · · · · · 1 1 · · · 1 · · · 1 · · · 1 · · 1 1 1 1 1

این دیتا به صورت دو کلمه ۱۶ بیتی به شکل زیر به رجیستر فرکانس منتقل میشود.

بیت ۱۴ و۱۵ در سمت چپ باید به صورت ۱۰ ثابت باشد زیرا نشان میدهد دیتا در رجیستر FREQ۱ نوشته میشود. اول ۱۴ بیت کم ارزش به صورت زیر ارسال میشود.

1 - 1 - - 1 - - 1 1 - 1 1 1 1

سپس ۱۴ بیت پر ارزش ارسال میشود.

رجيستر فاز:

چون در صورت سوال اختلاف فاز مشخص نشده است ما این مقدار را ۰ در نظر میگیریم. طبق جدول زیر عدد ۰ باید به صورت زیر به رجیستر فاز داده شود.

11......

Table 12. Phase Register Bits

| D15 | D14 | D13 | D12 | D11 | D0 |
|-----|-----|-----|-----|--------------------|-----|
| 1 | 1 | 0 | Х | MSB 12 PHASE0 bits | LSB |
| 1 | 1 | 1 | X | MSB 12 PHASE1 bits | LSB |

تراشه سوم: حال به مقدار دهی تراشه سوم که می خواهیم خروجی سینوسی با بیشترین فرکانس خروجی را داشته باشد می پردازیم .

كنترل رجيستر:

در این جا همانند تراشه ی قبل مقادیر رجیستر را مشخص می کنیم.

Control Register = ... 1. 1... 1...

رجيستر فركانس:

حداکثر فرکانس خروجی این تراشه در حالتی است که تمام ۲۸ بیت ۱ باشد که با توجه فرمول پایین و محاسبات فرکانس خروجی حدودا ۲۵MHz می باشد.

$$FreqReg = \frac{f_{OUT} \times 2^{28}}{f_{MCLK}}$$

این دیتا به صورت دو کلمه ۱۶ بیتی به شکل زیر به رجیستر فرکانس منتقل میشود.

اول ۱۴ بیت کم ارزش به صورت زیر ارسال میشود و سپس ۱۴ بیت پر ارزش.

1.11 1111 1111 1111

1.11 1111 1111 1111

تعیین مقدار رجیستر فاز:

چون در صورت سوال اختلاف فاز مشخص نشده است ما این مقدار را ۰ در نظر میگیریم. طبق جدول زیر عدد ۰ باید به صورت زیر به رجیستر فاز داده شود.

11..

Table 12. Phase Register Bits

| D15 | D14 | D13 | D12 | D11 | D0 |
|-----|-----|-----|-----|--------------------|-----|
| 1 | 1 | 0 | Х | MSB 12 PHASE0 bits | LSB |
| 1 | 1 | 1 | X | MSB 12 PHASE1 bits | LSB |

برای نوشتن برنامه این بخش نیاز به تعریف سه خروجی CS۱ و CS۲ و CS۲ داشتیم که یک شدن هرکدام از آنها به معنی انتخاب ماژول است. همچنین طبق خواسته های مسئله برای هر ماژول مقادیر فرکانس متفاوت است. طبق برنامه زیر در استیت ریست شرطی تعریف شده که چک میکنیم کدام یک از CS۱ یا CS۲ یا CS۲ یک است که رجیستر های مربوط به آن ماژول روی باس Spi قرار گیرد. بقیه قسمت های کد تقریبا شبیه قسمت قبل است زیرا تغییری در نحوه پر شدن رجیستر ها صورت نمیگیرد .به همین علت از قرار دادن قسمت های تکراری در گزارش کار صرف نظر کردیم.

```
case state is
54
55
56
                when reset_state =>
                                     --reset state sets all the registers to its current value
57
                   if (csl s='l') then
                                                    --9khz triangle
                      control_register <= "000101001000001010";
                      freq lsb <= "01011100101111101";
59
                     freq msb <= "01000000000000101"; --msb
60
                     phase_register <= "01100000000000000";
61
                      fsync_in <= '0';
                     csl_s<='0';
63
                     cs2_s<='1';
64
                      state <= control state;
65
                   elsif (cs2_s='1') then
66
                                                    --800khz sinusoid
                     control_register <= "00010100100001000";
                     freq_lsb <= "01001001001101111"; --lsb
68
                     freq msb <= "01000001000001100"; --msb
69
                     phase_register <= "01100000000000000";
70
                     fsync_in <= '0';
71
72
                      cs2 s<='0';
73
                     cs3 s<='1';
74
                      state <= control state;
                   elsif (cs3_s='1') then
                                                       --max frequency = 24mhz
75
                      control_register <= "00010100100001000";
76
77
                      freq_lsb <= "01111111111111111"; --lsb
78
                     freq msb <= "01111111111111111"; --msb
                     phase_register <= "01100000000000000";
79
                     fsync in <= '0';
80
                      cs3_s<='0';
81
                      csl s<='1';
82
                      state <= control state;
83
                   end if;
84
```

همان گونه که مشاهده میشود با یک بودن ۱ cs رجیستر های مربوط به ماژول یک روی باس قرار میگیرند. و به همین ترتیب رجیسترهای مربوط به مازول های دیگر روی باس قرار میگیرد.

