آنوشا شريعتي 9923041

تکلیف 7 کد نویسی در سطح رفتاری و ساختاری

الف)

ورودی های مدار:

- t_i است t_i یک میشود و وقتی 1 است یعنی وقتی 0 است یک میشود و وقتی 1 است الله 1 است. از مقدار t_i برای ریست کردن فلیپ فلاپ t_i استفاده میشود به این صورت که برای کار کردن باید Punlock همیشه 1 باشد و برای ریست شدن باید به آن مقدار 0 بدهیم.
- 2. ورودی sel که در صورت 0 بودن به این معناست که کلید باز است و ورودی sipo با مقاومتی به زمین وصل میشود. در صورت 1 شدن به این معناست که کلید وصل شده و مقدار vcc به ورودی sipo وصل میشود
 - 3. ورودی clk که کلاک کانتر 24 بیتی را تامین میکند.
- 4. ورودی preset که نقیض متغیر res است یعنی و قتی 0 است res میشود و و قتی 1 است 0 res است. با 1 شدن متغیر res کانتر 0 و 0 و 0 و 0 و 0 و 0 میشوند پس مقدار preset برای کار کردن مدار باید همیشه 1 باشد و و قتی میخواهیم مدار ریست شود 0 بدهیم.
 - 5. ورودی s i ورودی sipo دوم را مشخص میکند.
 - 6. ورودی data_clk به پایه کلاک sipo دوم داده میشود.

خروجی مدار:

متغیر y خروجی مدار را نشان میدهد که بر ابر با مقدار k یعنی خروجی فلیپ فلاپ Tاست.

نحوه کارکرد مدار:


با آمدن لبه بالارونده کلاک کانتر 24 بیتی شروع به کار میکند. وقتی کلید زده میشود ورودی سایپو به وی سی سی وصل شده و در هر کلاک مقدار 1 را شیفت میدهد. قبل از این که 8 کلاک طی شود ورودی فلیپ فلاپ دی صفر است و کانتر 2 فعال نمیشود. بعد از کلاک هشتم کانتر 2 فعال میشود. در این حین ورودی های مختلف مالتی پلکسر عبور داده میشوند. خروج وای در صورتی یک میشود که فرکانس دیتا کلاک با یکی از فرکانس های ورودی مالتی پلکسر برابر شود. که باعث میشود حاصل کامپرتور یک شود.

```
1
2 library IEEE;
 3 use IEEE.STD_LOGIC_1164.ALL;
4 use IEEE.STD_LOGIC_unsigned.ALL;
                                                                               ب) کد نوشته شده در سطح رفتاری:
 5
 6 entity HW7 is
       Port ( preset , clk , data_clk , s_i , punlock , sel : in STD_LOGIC;
    y : out STD_LOGIC);
 8
   end HW7:
 10
                                                                                   • از خط 13 تا 36 سیگنال های
11 architecture Behavioral of HW7 is
      -sipo
 12
13 signal res : STD LOGIC;
                                                            --not preset
14 signal t_i : STD_LOGIC;
15 signal q : STD_LOGIC_VECTOR(23 downto 0);
                                                                                 مورد نیاز در طول برنامه را تعریف
                                                            --not punlock
                                                            --output of cnt24
16 signal sipol : STD_LOGIC_VECTOR(7 downto 0);
                                                           --output of sipol
                                                                                                             کردیم.
17
    --dff
18 signal idff : STD LOGIC;
                                                            --input of dff
19 signal dff : STD LOGIC;
                                                            --Output of dff
20 --cnt2
 21 signal clk2 : STD LOGIC;
                                                            --clk for cnt2
22 signal x : STD_LOGIC_VECTOR(1 downto 0);
                                                            --output of cnt2
 23 --mux1,2
24 signal muxl : STD LOGIC;
                                                            --output of mux1
25 signal mux2 : STD LOGIC;
                                                            --output of mux2
26 signal k : STD LOGIC;
                                                            --selector of mux2
 29
    signal cnt3 : STD_LOGIC_VECTOR(15 downto 0);
                                                          --output of cntl6
 30 signal res2 : STD LOGIC;
32 signal sipo2 : STD_LOGIC_VECTOR(15 downto 0);
34 signal comp : STD_LOGIC;
                                                           --output of comparetor
36 signal res3 : STD LOGIC;
                                                           --reset of fft
 39
 40 t_i <= not(punlock);

    از خط 40 تا آخر برنامه را


   res <= not(preset);
 43 --cnt24
                                                                                  به صورت ماژولار برای هر قطعه
 44 process(clk,res)
 45
       begin
      if(res = '1')then
 46
                                                                                                             نوشتيم.
          q <= (others => '0');
 47
      elsif(clk' event and clk = 'l') then
 48
 49
         q \le q + 1;
      end if;
 50
51 end process;
53 --sipol
54 process(q(15), res)
       begin
55
      if(res='l') then
56
57
           sipol <= (others => '0');
      elsif(q(15)' event and q(15)= '1')then
58
          sipol <= sel & sipol(7 downto 1);
59
       end if:
60
61 end process;
62
63 idff <= sipol(0) and sipol(1) and sipol(2) and sipol(3) and sipol(4) and sipol(5) and sipol(6) and sipol(7);
64
65
66 process(q(15), res)
    begin
67
      if(res='l') then
68
          dff <= '0';
69
      elsif(rising edge(q(15))) then
70
         dff <= idff;
71
72
      end if:
73 end process;
74
75 clk2 <= (idff and not(dff));
```


```
77 --cnt2
 78 process(clk2,res)
 79
      begin
      if(res = 'l')then
 80
          x <=(others => '0');
 81
      elsif(clk2' event and clk2 = '1') then
 82
 83
       x \ll x+1;
      end if;
 84
 85 end process;
 86
 87 --mux1
 88 mux1 <= q(20) when x = "00" else
            q(15) when x="01" else
 89
            q(10) when x="10" else
 90
 91
            q(5) when x="11";
 92
 93 --mux2
 94 mux2 <= mux1 when k='0' else
             '0' when k='1';
 95
 96
 97 res2 <= res or comp;
 99 --cnt3
 100 process(mux2, res2)
101 begin
102 if(res2 = '1')then
         cnt3<= (others=> '0');
 103
 104 elsif(mux2' event and mux2='1')then
       cnt3 <= cnt3 + 1;
 105
      end if;
 106
 107 end process;
108
 109 --sipo2
 110 process(data_clk,res)
 111 begin
      if(res='l')then
 112
113
         sipo2 <= (others => '0');
 114 elsif(data_clk'event and data_clk='1')then
 115
       sipo2 <= s_i & sipo2 (15 downto 1);
      end if;
 116
 117 end process;
118
119 -- Comparator
120 comp<='1' when ( sipo2=cnt3 ) else '0';
 121
122 res3 <= (t_i or res);
119 -- Comparator
120 comp<='1' when ( sipo2=cnt3 ) else '0';
121
122 res3 <= (t_i or res);</pre>
123
124
     --TFF
125 process (comp, res3)
126
      begin
      if(res3 = '1')then
127
         k <= '0';
128
     elsif(comp' event and comp='1') then
129
         k <= not(k);
130
      end if;
131
132 end process;
133
134 y <= k;
135
136 end Behavioral;
```



RTL شماتیک مدار طراحی شده:

همینطور که مشاهده میشود مدار دارای 6 ورودی و یک خروجی که در قسمتاول گزارش ذکر شده است میباشد. اگر روی این ماژول کلیک کنیم مدار با جزئیات به صورت زیر نمایش داده میشود.





TECHNOLOGY MAP:

