به نام خدا

پروژه پایانی آزمایشگاه مدارهای منطقی

استاد درس: مهندس دانش صفت دوست

اعضاى گروه: آنوشا شريعتى 9923041 فاطمه مولادوست 9923078 غزاله قاسم زاده 9823124

توضيحات مربوط به flag ها:


carry & overflow: این حالات هرگز رخ نمیدهند به همین دلیل مقدار صفر به flag آنها اختصاص داده شده است. در جمع دو عدد دوبیتی ماکسیمم تعداد بیت ها سه بیت است و در ضرب دو عدد دوبیتی ماکسیمم تعداد بیت ها چهار بیت که سرریز نداشته ماکسیمم تعداد بیت ها چهار بیت میشود. خروجی ما چهار بیتی در نظر گرفته شده است که سرریز نداشته باشیم.

n) Negative): چون اعداد unsigned در نظر گرفته شده اند، فقط در تفریق این حالت رخ میدهد که در کد مربوطه (substraction) این شرط در نظر گرفته شده است. (اگر b>a شود آنگاه flag آن یک میشود.)

zero (z) Zero و a برابر باشند حاصل صفر میشود که این شرط نیز در نظر گرفته شده است. همچنین در ضرب کننده وقتی یکی از a یا b صفر باشد خروجی a میشود و در جمع کننده وقتی هر دو ورودی صفر باشند این a 1 flag میشود.

برای در نظر گرفتن شرط یک شدن flag های z و n مدار منطقی مربوط به مقایسه کننده دوبیتی
 را به دست آورده سپس با توجه به آن کدنویسی انجام شده است.

Logic circuit of 2 bit comparator:




Substractor


Code:


```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3 use IEEE.numeric_std.ALL;
5 entity sub is
         Port (a: in STD_LOGIC_VECTOR (1 downto 0);
b: in STD_LOGIC_VECTOR (1 downto 0);
c: out STD_LOGIC_VECTOR (1 downto 0);
z: out STD_LOGIC;
10
                     n : out STD_LOGIC);
11 end sub;
12
13 architecture Behavioral of sub is
14 begin
15 --substraction
16 c <= STD_LOGIC_VECTOR(unsigned(a) - unsigned(b));
17
18 --checking the flags
19 z <= not( (a(0) xor b(0)) or (a(1) xor b(1))); --checks if a==b
20 n \leftarrow ((\text{not } a(1)) \text{ and } b(1)) \text{ or } ((\text{not } a(0)) \text{ and } b(1) \text{ and } b(0)) \text{ or } ((\text{not } a(0)) \text{ and } (\text{not } a(1)) \text{ and } b(0)); --checks if b>a
21
22
23 end Behavioral;
24
25
```

```
33
  34
  35
  36
         stim proc: process
        begin
  37
  38
         a<="00";
  39
        b<="10";
  40
        wait for 100 ps;
a<="11";
  41
  42
        b<="10";
  43
        wait for 100 ps;
  44
        a<="10";
b<="10";
  45
  46
  47
         wait for 100 ps;
  48
         a<="11";
         b<="00";
  49
  50
        wait for 100 ps;
  51
         a<="01";
        b<="10";
  52
  53
        wait for 100 ps;
  54
  55
           wait;
  56
        end process;
  57
<
```












And:


Code:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity and_m is
5     Port ( a : in STD_LOGIC_VECTOR (1 downto 0);
6     b : in STD_LOGIC_VECTOR (1 downto 0);
7     c : out STD_LOGIC_VECTOR (1 downto 0));
8 end and_m;
9
10 architecture Behavioral of and_m is
11
12 begin
13
14 c <= a and b;
15
16 end Behavioral;
17
18</pre>
```











Adding:


همانطور که در بخش های قبل بیان شد طراحی به گونه ای انجام شده است که خروجی بزرگترین حالت در نظر گرفته شود (4 بیتی). به این دلیل زمانیکه حاصل عبارت ما دو بیتی باشد با هشدار مواجه میشویم و تست بنچ در بعضی حالات نتیجه درستی را ارائه نمیدهد پس باید همه ی اعداد 3 بیتی شوند در نتیجه برای رفع این مشکل در کد زیر یک صفر به اول اعداد اضافه میکنیم که اگر خروجی دوبیتی شد مشکلی در نمایش اعداد به وجود نیاید.


Code:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3 use IEEE.numeric std.ALL;
5 entity add is
       Port ( a : in STD LOGIC VECTOR (1 downto 0);
              b : in STD LOGIC VECTOR (1 downto 0);
              c : out STD_LOGIC_VECTOR (2 downto 0)); -- the output has n+1 bits to prevent overflow
8
   end add;
10
11 architecture Behavioral of add is
13 begin
14
15 c <= STD LOGIC VECTOR(unsigned('0' & a) + unsigned('0' & b));
   --adding a 0 to the begining of inputs in order to have two 3 bit numbers and avoid the warning
16
17
18 end Behavioral;
20
```










Multiplier:

ابتدا شکل مدار منطقی ضرب کننده دو بیتی را به دست اورده و سپس بر اساس آن کد نویسی را انجام داده ایم.

Circuit diagram:





Code:


```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
 4 entity mul is
         Port (a: in STD_LOGIC_VECTOR (1 downto 0);
b: in STD_LOGIC_VECTOR (1 downto 0);
c: out STD_LOGIC_VECTOR (3 downto 0)); --n^2 bits is needed to avoid overflow
 5
 8 end mul:
 9
10 architecture Behavioral of mul is
11
12 begin
13
14 --according to the logic circuit of a 2 bit multiplier
15 c(0) <= a(0) and b(0);
16 c(1) <= (a(1) and b(0)) xor (a(0) and b(1));

17 c(2) <= ((a(1) and b(0)) and (a(0) and b(1))) xor (a(1) and b(1));
18 c(3) \le ((a(1) \text{ and } b(0)) \text{ and } (a(0) \text{ and } b(1))) and (a(1) \text{ and } b(1));
19
20 end Behavioral;
21
```










Register:


برای طراحی رجیستر دو بیتی (و 4 بیتی برای خروجی) از کد زیر استفاده کرده ایم که با یک فلیپ فلاپ D کار میکند. یعنی وقتی clk یک شد مقدار ورودی را از خود عبور میدهد. در طراحی میتوانستیم از پایه enable, reset


Code:


```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 entity register m is
     Port ( i : in STD_LOGIC_VECTOR (1 downto 0);
             clk : in STD LOGIC;
             o : out STD_LOGIC_VECTOR (1 downto 0));
8 end register m;
10 architecture Behavioral of register m is
11
12 begin
13 process(clk)
14 begin
15
     if rising edge (clk) then
16
       o <= i;
     end if;
17
18 end process;
19
20 end Behavioral;
22
```

```
-- Stimulus process
          stim_proc: process
45
46
          begin
          i<="00";
          clk<='0';
48
          wait for 100 ps;
i<="01";
clk<='1';
49
51
          wait for 100 ps; i<="10";
52
53
          clk<='0';
54
          wait for 100 ps;
i<="11";|
clk<='1';
55
56
57
          wait for 100 ps;
i<="10";</pre>
59
          clk<='0';
60
          wait for 100 ps;
i<="01";
clk<='1';</pre>
62
63
          wait for 100 ps;
i<="10";</pre>
65
66
          clk<='0';
          wait for 100 ps;
i<="11";
67
68
          clk<='1';
69
70
71
          wait for 100 ps;
i<="10";</pre>
          clk<='0'; wait for 100 ps;
73
          i<="01";
          clk<='1';
75
76
          wait for 100 ps; i<="10":
```









Main:

پس از قسمت architecture باید همه ی سیگنال ها و ماژول های تعریف شده در برنامه های مختلف (بصورت component) به کد اضافه شوند. سپس در قسمت اصلی برنامه برای نسبت دادن ورودی ها و خروجی های هر component به سیگنال تعریف شده portmap میکنیم (...,U0,U1,...)

سپس در کد multiplexer با توجه به پایه select که یک ورودی دو بیتی است یکی از ماژول ها انتخاب میشوند. در این قسمت چون خروجی 4 بیتی در نظر گرفته شده است باید همه ی اعداد 4 بیتی شوند پس از نکته ی اشاره شده در قسمت Adding استفاده میکنیم. یعنی چون خروجی حاصل از کد sub و sub دوبیتی هستند دو صفر و خروجی حاصل از adder سه بیتی است یک صفر به اولشان اضافه میکنیم.چون خروجی مسات صفری به آن افزوده نمیشود.

مقدار flag های c و o را صفر میدهیم زیرا همانطور که در بخش sub بیان شد هرگز رخ نمیدهند. سپس در قسمت مربوط به seven segment اعداد به صورت باینری نشان داده میشوند.

Code:

```
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_arith.all;
       use ieee.std logic unsigned.all;
       entity main_project is
              Port (i a : in STD_LOGIC_VECTOR (1 downto 0);
    i_b : in STD_LOGIC_VECTOR (1 downto 0);
    i_c : in STD_LOGIC_VECTOR (1 downto 0);
                              clk : in STD LOGIC;
10
                             cik : in SID_LOGIC;
o_c : out SID_LOGIC_VECTOR (3 downto 0);
z : out SID_LOGIC; --zero flag
11
12
                             n: out STD_LOGIC; --negetive flag
c: out STD_LOGIC; --carry flag
v: out STD_LOGIC; --cverflow flag
sevenseg: out STD_LOGIC_VECTOR (7 downto 0));
13
14
16
17 end main project;
19 architecture Behavioral of main_project is
20
          --describing the signals
21
     signal subsignal : STD_LOGIC_VECTOR (1 downto 0);
signal andsignal : STD_LOGIC_VECTOR (1 downto 0);
signal addsignal : STD_LOGIC_VECTOR (2 downto 0);
signal mulsignal : STD_LOGIC_VECTOR (3 downto 0);
23
25
signal output: STD_LOGIC_VECTOR (3 downto 0);
signal a_i: STD_LOGIC_VECTOR (1 downto 0);
signal b_i: STD_LOGIC_VECTOR (1 downto 0);
29
30
       --describing components
      component sub
               Port ( a : in STD_LOGIC_VECTOR (1 downto 0);
32
                           b: in STD_LOGIC_VECTOR (1 downto 0);
c: out STD_LOGIC_VECTOR (1 downto 0);
z: out STD_LOGIC;
n: out STD_LOGIC;
33
34
35
36
37 end component;
38
      component and m
          Port (a : in STD_LOGIC_VECTOR (1 downto 0);
b: in STD_LOGIC_VECTOR (1 downto 0);
c: out STD_LOGIC_VECTOR (1 downto 0));
40
42
      end component;
44
      component add
         Port ( a : in STD_LOGIC_VECTOR (1 downto 0);
b : in STD_LOGIC_VECTOR (1 downto 0);
c : out STD_LOGIC_VECTOR (2 downto 0));
46
48
      end component;
50
         Port (a: in STD_LOGIC_VECTOR (1 downto 0);
b: in STD_LOGIC_VECTOR (1 downto 0);
c: out STD_LOGIC_VECTOR (3 downto 0));
52
54
      end component;
56
      component register_m

Port ( i : in STD_LOGIC_VECTOR (1 downto 0);
       Port ( i : in STD_LOGIC_VECTOR (1 downto 0);
    clk : in STD_LOGIC;
    o : out STD_LOGIC_VECTOR (1 downto 0));
58
60
62
```

```
63 component register4
  63 Component registers
64 Port ( i : in STD_LOGIC_VECTOR (3 downto 0);
65 clk : in STD_LOGIC;
66 o : out STD_LOGIC_VECTOR (3 downto 0));
      end component;
  67
  68
  69
      begin
      --port map
  70
  71 u0: sub port map
  72 (
  72 (
73 a => a_i,
74 b => b_i,
75 c => subsignal,
76 z => z,
77 n => n
78 );
  80 ul: and_m port map
 81 (
82 a => a_i,
83 b => b_i,
84 c =>
         c => andsignal
  84
  85 );
  86
  87 u2: add port map
 93
  94 u3: mul port map
  95 (
      a => a_i,
b => b_i,
  96
  97
         c => mulsignal
  98
      );
  99
 100
 101 u4: register_m port map
 106
 107
 108 u5: register_m port map
 113 );
 114
 115 u6: register4 port map
115 dc.

116 (


117 i => output,

118 clk => clk,

119 o => o_c
 121
     process(i_c, subsignal, and signal, add signal, mulsignal) begin
 122 --multiplexer
 123
         case i_c is
when "00" =>
 125
 126
                   output <= ("00" & subsignal);
 127
 128
            when "01" =>
                    output <= ("00" & andsignal);
 130
             when "10" =>
            output <= ('0' & addsignal); when "11" =>
 131
 132
 133
                    output <= mulsignal;
 134 when o
135 end case;
136 end process;
            when others => null;
        end case;
 137
 138 v <= '0';
 139 c <= '0';
     --pp
--seven segment
 140
 141
 142 process (output)
 143 begin
         case output is
 144
            when x"0" =>
 145
 146
                               sevenseg <= x"3F";
            when x"1" =>
 147
                               sevenseg <= x"06";
 148
            when x"2" =>
 149
                               sevenseg <= x"5B";
 150
            when x"3" =>
 152
                               sevenseg <= x"4F";
```

```
153
            when x"4" =>
154
                           sevenseg <= x"66";
            when x"5" =>
155
                           sevenseg <= x"6D";
156
            when x"6" =>
157
                           sevenseg <= x"7D";
 158
            when x"7" =>
 159
                           sevenseg <= x"07";
 160
 161
            when x"8" =>
 162
                           sevenseg <= x"7F";
            when x"9" =>
 163
 164
                           sevenseg <= x"67";
            when x"A" =>
 165
                           sevenseg <= x"77";
 166
            when x"B" =>
 167
                           sevenseg <= x"70";
 168
            when x"C" =>
 169
 170
                           sevenseg <= x"39";
 171
            when x"D" =>
 172
                           sevenseg <= x"5E";
 173
            when x"E" =>
 174
                           sevenseg <= x"79";
            when x"F" =>
 175
 176
                           sevenseg <= x"71";
            when others =>
 177
                           sevenseg <= x"00";
 178
 179
          end case;
 180 end process;
 181
 182 end Behavioral;
 183
184
```

```
57
        -- Stimulus process
58
        stim_proc: process
60
       begin
61
       i a<="11";
62
       i_b<="10";
63
64
       i_c<="00";
       wait for 100 ps;
66
       i_a<="01";
       i_b<="11";
67
       i c<="01";
68
       wait for 100 ps;
69
70
       i_a<="11";
        i_b<="11";
       i_c<="10";
72
73
74
75
       wait for 100 ps;
i_a<="11";
       i b<="11";
76
        i_c<="11";
77
        wait for 100 ps;
78
       i_a<="01";
       i_b<="10";
79
       i c<="00";
80
       wait for 100 ps;
81
82
83
84
          wait;
       end process;
85
86
87 END;
88
```



همینطور که در تصویر بالا مشاهده میشود به ازای $i_c = 00$ انتظار داریم عمل تفریق انجام شود یعنی $i_a - i_b = 11-10=0001$ که به درستی صورت گرفته است.

به ازای i_c = 01 and i_b = 01 and 11 = 0001 انجام شود یعنی i_a and i_b = 01 and 11 = 0001 که به درستی صورت گرفته است.

به ازای i_c=10 انتظار داریم عمل جمع انجام شود یعنیi_a + i_b =11+11=0110 که به درستی صورت گرفته است.

به ازای i_c=11 انتظار داریم عمل ضرب انجام شود یعنیi_a * i_b = 11*11=1001 که به درستی صورت گرفته است.

