#

به نام خدا

تمرین دوم VHDL

معماري كامپيوتر



دانشگاه صنعتی امیر کبیر


دكتر شريعتمدار مرتضوى

نيمسال دوم 1402-1401

مهلت تحويل: 1/13 /1402


در تمرین دوم میخواهیم یک جذرگیر یا همان ریشه دوم گیر را بسازیم.

شکل کلی یک مدار جذر گیر 16 بیتی به صورت زیر میباشد که مانند تمرین اول باید به صورت ماژول وار ساخته و نحوه پیاده سازی آن نیز مانند تمرین اول است.




که این جذرگیر از دو بلوک خاص X و Y درست شده است.


بلوک X :



بلوک **Y** :



و خود بلوکهای X و Y نیز از بلوک های کوچکتری ساخته شده است به نام X که ساختاری این بلوک نیز به صورت شکل زیر است :



عملیات مورد انتظار در این تمرین به شرح زیر خواهد بود:

1) شبیه سازی جذرگیر با استفاده از زبان VHDL

2) ایجاد Testbench برای پیاده سازی هریک از ماژولها و یکی برای کل پروژه

3) گزارش شماتیک ایجاد شده در محیط شبیه سازی

4) سطوح مصرف FPGA هر ماژول

موفق باشيد