
## Лекция 2.


# Основные концепции и инструменты


#### План лекции


- Обобщенная структура процессора
- Классификация цифровых интегральных схем
- Программируемая логическая интегральная схема (FPGA)
- Основы языка описания аппаратуры Verilog HDL
- Критический путь

#### Машина с хранимой в памяти программой












#### 0111 0101 0010 1011 1010








#### 0111 0101 0010 1011 1010




# 0111 0101 0010 1011 1010 Устройство управления Основная память Регистровый файл














#### **FPGA**






















































#### LE





#### LE



















Better











Performance & Power Efficiency

Better


## Дискретные Электронные элементы компоненты

#### Преимущества системы на кристалле:

- повышение степени интеграции приводит к миниатюризации устройств, как правило, система состоит из одной СБИС и ограниченного набора дискретных компонент, которые по технологическим причинам не могут быть интегрированы внутрь ИС.
- снижение потребляемой мощности.
- повышение надежности. Объединение нескольких компонент в одной ИС позволяет существенно уменьшить число паяных соединений.




- модули ЦОС,
- ОЗУ,
- ПЗУ,
- интерфейсные модули.










#### Процесс компиляции



## Verilog HDL

#### module

endmodule





#### module top


top


endmodule

```
module top ();
```













```
module top (
    input     a,
    input     b,
    input     clk,
    output     q
);
wire c;
assign c = a & b;
```




```
module fulladder (a, b, cin, s, cout);
       input a, b, cin;
      output s, cout;
wire p, g;
assign p = a ^ b;
assign g = a & b;
assign s = p ^ cin;
assign cout = g |(p & cin);
endmodule
```












```
module top (
       input
                    a,
       input
                    cĺk,
       input
       output reg
);
wire c;
assign c = a & b;
always @ ()
```




```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
endmodule
```




```
module top (
        input
                       a,
        input
                       clk,
        input
       output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
q <= c;</pre>
endmodule
```




```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
       q <= c;
endmodule
```




```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
always @ (posedge clk)
       q <= c;
assign c = a & b;
endmodule
```





#### Комбинационная логика


```
module dut (
    input a, b, c,
    output y
);
assign y = a & ~b & ~c | a & ~b & c | a & ~b & c;
endmodule
```




## Иерархия модулей в Verilog

```
module and_3 (
    input a, b, c,
    output y
);
assign y = a & b & c;
endmodule

module inv (
    input a
    output y
);
assign y = a & b & c;
endmodule
```





# Иерархия модулей в Verilog

```
module dut (
          input a, b, c,
          output y
);
wire n1;
<u>and 3</u> <u>andgate</u> (
        .a(a),
.b(b),
          .c(c),
          y(n1)
);
<u>inv</u> <u>inverter</u> (
          .a(n1),
          . y(y)
);
```

```
and_3:andgate

inv:inverter


y

y

c
```


- •Имя подключаемого модуля (and\_3, inv)
- •Название примитива. Например, нам может понадобиться **3** копии модуля **and\_3**. Тогда мы сможем подключить 3 экземпляра модуля **and\_3**, используя различные наименования для прототипов (andgate\_1, andgate\_2 ...)
- •Символ точка, перед наименованием порта отсылает к реальному порту подключаемого модуля (у модуля **inverter**, порты именуются **a, y**). В скобках обозначается куда будут подключаться сигналы в *top*-модуле

# Тернарный оператор




? : данный оператор называется тернарным, т.к. в нем используется **3** входных значения: s, d1, d0.


### **D**-триггер





### D-триггер, с синхронным сбросом



### D-триггер, с асинхронным сбросом









#### CASE

```
module mux (
                   [3:0] d0, d1, d2, d3,
       input
                   [1:0] s,
       input
       output reg [3:0] y
);
always @ (*) begin
       case (s)
               2'b00: y = d0;
               2'b01: y = d1;
               2'b10: y = d2;
               2'b11: y = d3;
       endcase
end
endmodule
```




### Неблокирующее присваивание

```
module test (
       input
                            clock,
       input
                     [3:0]
                            in,
       output reg
                    [3:0]
                           Χ,
       output reg [3:0] y,
       output reg [3:0]
);
always @ (posedge clock) begin
       x \le in + 1;
       y \le x + 1;
       z \le y + 1;
```




end




#### Блокирующее присваивание

```
module test (
          input
                                     clock,
                                                          1'h0 cin Add0
                                                                                                             x[0]~reg[3..0]
          input
                                     in,
                           [3:0]
          output reg
                           [3:0] x,
                                                                                                                     x[3..0]
                                                  clock
                                                                                                            4'h0 SCLR
          output reg [3:0] y,
                                                                           1'h0 cin Add1
                                                                                                             y[0]~reg[3..0]
          output reg [3:0]
);
                                                                                                                      y[3..0]
                                                                                                            4'h0 SCLR
always @ (posedge clock) begin
                                                                                                             z[0]~reg[3..0]
                                                                                             1'h0 cin Add2
                                                                                                    OUT[3..0]
          x = in + 1;
                                                                                                                      z[3..0]
          y = x + 1;
                                                                                                            4'h0
          z = y + 1;
```


end




# Тестовое окружение




```
module my_module (
    input a, b, c,
    output y
);
assign y = a & ~b & ~c | a & ~b & c | a & ~b & c;
endmodule
```





```
`timescale 1ns / 1ps
module testbench ();
reg a, b, c;
wire y;
my_module dut (a, b, c, y);
initial begin
      a = 0; b = 0; c = 0; #10;
      if (y === 1)
             $display("Good");
      else
             $display("Bad");
      c = 1; #10;
end
endmodule
```







#### **Critical Path**





#### **Critical Path**





#### **Short Path**

$$A = 1 - 1$$

$$B = 1 - 1$$

$$C = 0$$

$$D = 1 \rightarrow 0$$

$$P = 1 \rightarrow 0$$

