ШVerilog HDL. Сумматор

Микропроцессорные системы и средства

План лабораторной работы

• 1 пара


- О лабораторных работах (Т)
- Введение в FPGA и Verilog HDL (**T**)
- Тренинг по Vivado и Verilog HDL (**TS**)
- Обзор отладочного стенда (**TS**)

• 2 пара

- Теория Сумматор (Т)
- Описание сумматора на Verilog HDL (S)
- Реализация сумматора на отладочном стенде (S)

Цель лабораторных работ

• Используя Verilog HDL реализовать на базе FPGA программируемый процессор с архитектурой RISC-V




```
module fulladder (a, b, cin, s, cout);
input a, b, cin;
output s, cout;


wire p, g;

assign p = a ^ b;
assign g = a & b;
assign s = p ^ cin;
assign cout = g |(p & cin);
endmodule
```


ЛР1. Verilog HDL. Сумматор




ЛР2. Арифметико-логическое устройство



ЛР3. Регистровый файл. Память.






ЛР4. Процессор. Программирование






План лабораторных работ


- Verilog HDL. Сумматор → 3
- 2. Арифметико-логическое устройство → 7
- 3. Регистровый файл. Память. → 11
- 4. Процессор. Программирование → 15





FPGA




Мультиплексор










LE








LE






















Процесс компиляции



Verilog HDL


module




module top


top


```
module top ();
```







```
module top (
    input     a,
    input     b,
    input     clk,
    output     q
);
wire c;
```










```
module fulladder (a, b, cin, s, cout);
       input a, b, cin;
      output s, cout;
wire p, g;
assign p = a ^ b;
assign g = a & b;
assign s = p ^ cin;
assign cout = g |(p & cin);
endmodule
```












```
module top (
       input
                    a,
       input
                    cĺk,
       input
      output reg
);
wire c;
assign c = a & b;
always @ ()
endmodule
```




```
module top (
       input
                    a,
       input
                    clk,
       input
       output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
endmodule
```




```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
       q <= c;
endmodule
```



```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
always @ (posedge clk)
       q <= c;
assign c = a & b;
endmodule
```






- 1 пара
 - О лабораторных работах (Т)
 - Введение в FPGA и Verilog HDL (Т)
 - Тренинг по Vivado и Verilog HDL (**TS**)
 - Обзор отладочного стенда (**TS**)
- 2 пара
 - Теория Сумматор (Т)
 - Описание сумматора на Verilog HDL (S)
 - Реализация сумматора на отладочном стенде (S)

• 1 пара

- О лабораторных работах (Т)
- Введение в FPGA и Verilog HDL (Т)
- ▲ Тренинг по Vivado и Verilog HDL (TS)
- Обзор отладочного стенда (ТЅ)
- 2 пара
 - Теория Сумматор (Т)
 - Описание сумматора на Verilog HDL (S)
 - Реализация сумматора на отладочном стенде (S)

Сумматор





C_{in}	Α	В	C_{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$S = A \oplus B \oplus C_{in}$$

 $C_{out} = AB + AC_{in} + BC_{in}$

Сумматор







Иерархия модулей в Verilog

```
module and_3 (
    input a, b, c,
    output y
);
assign y = a & b & c;
endmodule

module inv (
    input a
    output y
);
assign y = a & b & c;
endmodule
```





Иерархия модулей в Verilog

```
module dut (
          input a, b, c,
          output y
);
wire n1;
<u>and 3</u> <u>andgate</u> (
        .a(a),
.b(b),
          .c(c),
          y(n1)
);
<u>inv</u> <u>inverter</u> (
          .a(n1),
          . y(y)
);
```

```
and_3:andgate

inv:inverter

y

y

c
```

- •Имя подключаемого модуля (and_3, inv)
- •Название примитива. Например, нам может понадобиться **3** копии модуля **and_3**. Тогда мы сможем подключить 3 экземпляра модуля **and_3**, используя различные наименования для прототипов (andgate_1, andgate_2 ...)
- •Символ точка, перед наименованием порта отсылает к реальному порту подключаемого модуля (у модуля **inverter**, порты именуются **a, y**). В скобках обозначается куда будут подключаться сигналы в *top*-модуле

Generate


```
module add_gen (
        input
                [2:0]
                       Α,
               [2:0]
                       Β,
        input
        output [2:0]
);
genvar i;
generate
        for (i=0; i<3; i=i+1) begin: newgen
                adder new (
                        .a(A[i]),
                        .b(B[i]),
                        .s(S[i])
                );
        end
endgenerate
endmodule
```

```
adder new0 (
        .a(A[0]),
        .b(B[0]),
        .s(S[0])
);
adder new1 (
        .a(A[1]),
        .b(B[1]),
        .s(S[1])
);
adder new2 (
        .a(A[2]),
        .b(B[2]),
        .s(S[2])
```

- <u>• 1 пара</u>
 - О лабораторных работах (Т)
 - Введение в FPGA и Verilog HDL (Т)
 - Тренинг по Vivado и Verilog HDL (TS)
 - Обзор отладочного стенда (ТЅ)
- 2 пара
 - ◆ Теория Сумматор (Т)
 - Описание сумматора на Verilog HDL (S)
 - Реализация сумматора на отладочном стенде (S)


Задание

- 1. Реализовать полный сумматор на Verilog HDL
- 2. На основе разработанного полного сумматора реализовать 32-битный сумматор



$$S = A \oplus B \oplus C_{in}$$

 $C_{out} = AB + AC_{in} + BC_{in}$




- <u>• 1 пара</u>
 - О лабораторных работах (Т)
 - Введение в FPGA и Verilog HDL (Т)
 - ◆ Тренинг по Vivado и Verilog HDL (TS)
 - Обзор отладочного стенда (ТЅ)
- 2 пара
 - ◆ Теория Сумматор (Т)
 - ◆ Описание сумматора на Verilog HDL (S)
 - Реализация сумматора на отладочном стенде (S)

Задание

• Внедрить сумматор в отладочный стенд. В качестве входных данных и сигналов управления использовать переключатели switch на стенде. Результат выводить на светодиоды

Задание со звездочкой



endmodule

