


Архитектуры процессорных систем


Лекция 8. Многотактный процессор RISC-V

Цикл из 16 лекций о цифровой схемотехнике, способах построения и архитектуре компьютеров

План лекции

- Классификация микроархитектур
- Кодирование инструкций RISC-V
- Синтез процессора с многотактной микроархитектурой
- Устройство управления
 - С жесткой логикой
 - С микропрограммным управлением
- Оценка производительности полученного процессора






Operating Systems




Architecture



Microarchitecture



Logic



Digital Circuits



Devices



Physics




 абстрактная модель функциональных возможностей процессора (средства, которыми может пользоваться программист / функциональная организация)

Instruction Set Architecture (ISA)

- Система команд
- Средства для выполнения команд
 - Форматы данных
 - Системы регистров
 - Способы адресации
 - Модели памяти

Особенности архитектуры RISC-V



- Регистровый файл
 - 32 регистра общего назначения
 - Каждый регистр 32 бита
 - XO = O
- Память
 - Каждая ячейка памяти имеет ширину 32 бита (1 слово)
 - Память имеет побайтовую адресацию
 - Адреса соседних слов отличаются на 4
 - Адрес 32 бита
 - Может быть адресовано 2³² байт или 2³⁰ слов

RISC-V инструкции

• Вычислительные

- Register-register op dest, src1, src2
- Register-immeliate op dest, src1, const

• Загрузки и сохранения

- lw dest, offset(base)
- sw src, offset(base)

• Управления

- Безусловный переход jal label и
- Условный переход

```
jal label u lalr register comp src1, src2, label
```

Instr	Название	Функция	Описание	Формат	Opcode	Func3	Func7	Пример использования
add	ADDition	Сложение	rd = rs1 + rs2			0x0	0x00	
sub	SUBtraction	Вычитание	rd = rs1 - rs2			0x0	0x20	
xor	eXclusive OR	Исключающее ИЛИ	rd = rs1 ^ rs2			0x4	0x00	
or	OR	Логическое ИЛИ	rd = rs1 rs2			0x6	0x00	op rd, rs1, rs2
and	AND	Логическое И	rd = rs1 & rs2	R	0110011	0x7	0x00	op 14, 151, 152
sll	Shift Left Logical	Логический сдвиг влево	rd = rs1 << rs2	К	0110011	0x1	0x00	xor x2, x5, x6
srl	Shift Right Logical	Логический сдвиг вправо	rd = rs1 >> rs2			0x5	0x00	sll x7, x11, x12
sra	Shift Right Arithmetic	Арифметический сдвиг вправо	rd = rs1 >>> rs2			0x5	0x20	
slt	Set Less Then	Результат сравнения A < B	rd = (rs1 < rs2) ? 1 : 0			0x2	0x00	
sltu	Set Less Then Unsigned	Беззнаковое сравнение A < B	rd = (rs1 < rs2) ? 1 : 0			0x3	0x00	
addi	ADDition Immediate	Сложение с константой	rd = rs1 + imm			0x0		
xori	eXclusive OR Immediate	Исключающее ИЛИ с константой	rd = rs1 ^ imm			0x4		
ori	OR Immediate	Логическое ИЛИ с константой	rd = rs1 imm			0x6	_	
andi	AND Immediate	Логическое И с константой	rd = rs1 & imm			0x7		op rd, rs1, imm
slli	Shift Left Logical Immediate	Логический сдвиг влево	rd = rs1 << imm	I	0010011	0x1	0x00	addi x6, x3, -12
srli	Shift Right Logical Immediate	Логический сдвиг вправо	rd = rs1 >> imm			0x5	0x00	ori x3, x1, 0x8F
srai	Shift Right Arithmetic Immediate	Арифметический сдвиг вправо	rd = rs1 >>> imm			0x5	0x20	, ,
slti	Set Less Then Immediate	Результат сравнения A < B	rd = (rs1 < imm) ? 1 : 0			0x2		
sltiu	Set Less Then Immediate Unsigned	Беззнаковое сравнение A < B	rd = (rs1 < imm) ? 1 : 0			0x3	_	
lb	Load Byte	Загрузить байт из памяти	rd = SE(Mem[rs1 + imm][7:0])			0x0		
lh	Load Half	Загрузить полуслово из памяти	rd = SE(Mem[rs1 + imm][15:0])			0x1		op rd, imm(rs1)
lw	Load Word	Загрузить слово из памяти	rd = SE(Mem[rs1 + imm][31:0])	I	0000011	0x2	-	
lbu	Load Byte Unsigned	Загрузить беззнаковый байт из памяти	rd = Mem[rs1 + imm][7:0]			0x4		lh x1, 8(x5)
lbh	Load Half Unsigned	Загрузить беззнаковое полуслово из памяти	rd = Mem[rs1 + imm][15:0]			0x5		
sb	Store Byte	Сохранить байт в память	Mem[rs1 + imm][7:0] = rs2[7:0]			0x0		op rs2, imm(rs1)
sh	Store Half	Сохранить полуслово в память	Mem[rs1 + imm][15:0] = rs2[15:0]	S	0100011	0x1	-	
SW	Store Word	Сохранить слово в память	Mem[rs1 + imm][31:0] = rs2[31:0]			0x2		sw x1, 0xCF(x12)
beq	Branch if Equal	Перейти, если A == B	if (rs1 == rs2) PC += imm			0x0		
bne	Branch if Not Equal	Перейти, если A != B	if (rs1 != rs2) PC += imm			0x1		comp rs1, rs2, imm
blt	Branch if Less Then	Перейти, если A < B	if (rs1 < rs2) PC += imm	В	1100011	0x4	_	beg x8, x9, offset
bge	Branch if Greater or Equal	Перейти, если A >= B	if (rs1 >= rs2) PC += imm	В	1100011	0x5	_	bltu x20, x21,
bltu	Branch if Less Then Unsigned	Перейти, если A < B беззнаковое	if (rs1 < rs2) PC += imm			0x6		0xFC
bgeu	Branch if Greater or Equal Unsigned	Перейти, если A >= B беззнаковое	if (rs1 >= rs2) PC += imm			0x7		
jal	Jamp And Link	Переход с сохранением адреса возврата	rd = PC + 4; PC += imm	J	1101111	-	_	jal x1, offset
jalr	Jamp And Link Register	Переход по регистру с сохранением адреса возврата	rd = PC + 4; PC = rs1	I	1100111	0x0		jalr x1, 0(x5)
lui	Load Upper Immediate	Загрузить константу в сдвинутую на 12	rd = imm << 12	U	0110111	_		lui x3, 0xFFFFF
auipc	Add Upper Immediate to PC	Сохранить счетчик команд в сумме с константой << 12	rd = PC + (imm << 12)	J	0010111			auipc x2, 0x000FF
ecall	Environment CALL	Передача управления операционной системе	Воспринимать как пор	I	1110011	_	_	_
ebreak	Environment BREAK	Передача управления отладчику	Boothpaniament nan nop	1	1110011			

Кодирование инструкций RISC-V

31	27	26	25	24	20	19	15	14	12	11	7	6		0
	funct7 rs2					rs1		fun	ct3		rd	op		
	in	nm[î	11:0)]		rs1		fun	ct3		rd	op		
in	imm[11:5] rs2					rs1		fun	ct3	imn	imm[4:0]		opcode	
imi	m[12	10:5	5]	rs	2	rs1		fun	ct3	imm[4:1 11]	opcode		
				im		rd	opcode							
			imn	n[20		rd	op							

R-type I-type S-type B-type U-type J-type

Кодирование инструкций RISC-V

Field Values

12 bits

5 bits

3 bits

5 bits

7 bits

Assembly

	funct	7 rs	2 rs	1 fund	ct3 r	d or)	fund	ct7	rs2	rs1	funct3	rd	op		
add s2, s3, s4 add x18,x19,x2	/ \	20) 1	9 0	1	8 5	1	0000	000	1,0100	10011	000	10010	011,0011,	(0x01	498933)
<pre>sub t0, t1, t2 sub x5, x6, x7</pre>	32	7	6	6 0		5 5	1	0100	000	00111	00110	000	00101	011,0011,	(0x40	7302B3)
340 110 / 110 / 117	7 bits	5 bi	ts 5 b	oits 3 bi	its 5 b	oits 7 bi	its	7 bi	its	5 bits	5 bits	3 bits	5 bits	7 bits		
	funct7	M rs2	achin rs1	e Code	e rd	ор	fu	ınct7	rs2		Value funct:		ор	Ass	sembly	y
(0x41FE83B3)	0100 000	11111	11101	000	00111	011 0011		32	31	29	0	7	51		x7, x29,x3 t2, t4, t6	,
	7 bits	5 bits	5 bits	3 bits	5 bits	7 bits	7	7 bits	5 bits	5 bits	3 bits	5 bits	7 bits	sub	LZ, L4	,
	imm₁	1:0	rs1	funct3	rd	ор		imm ₁₁	1:0	rs1	funct	3 rd	ор			. 0 . 0.0
(0xFDA48293)	1111 110°	1 1010	01001	000	00101	001 0011		-38		9	0	5	19		±0 s	:9, -38 :1 -38

Machine Code

5 bits


3 bits

5 bits

7 bits

12 bits






Operating Systems




Architecture








Logic



Digital Circuits



Devices



Physics



 физическая модель, которая устанавливает состав, порядок и принципы взаимодействия основных функциональных частей процессора (структурная организация)

Микроархитектуры

• Однотактная


• выполняет одну инструкцию за один такт

• Многотактная


• выполняет одну инструкцию за несколько более коротких тактов


• Конвейерная


• результат применения принципа конвейерной обработки к однотактной микроархитектуре





add






















add xN, xM, xK

$$rd = rs1 + rs2$$

31	27	26	25	24		20	19	15	14	12	11	7	6	0	
	$\operatorname{funct} 7$				rs2		rsi	1	func	ct3		rd	opo	code	R-type
	0000000)			rs2		rs	1	00	0		rd	011	0011	ADD






add xN, xM, xK

$$rd = rs1 + rs2$$


31	27	26	25	24		20	19	15	14	12	11	7	6	0	
	$\operatorname{funct} 7$				rs2		rsi	1	func	ct3		rd	opo	code	R-type
	0000000)			rs2		rs	1	00	00		rd	011	0011	ADD



 $\mathbf{add}\ \mathbf{xN,\ xM,\ xK}$


rd = rs1 + rs2


31	27	26	25	24		20	19	15	14	12	11	7	6	0	
	funct7				rs2		rs1		fun	ct3		rd	op	code	R-type
	0000000)			rs2		rs1	L	00	00		rd	011	10011	ADD





rd = rs1 + rs2


 $26 \ 25 \ 24$ $14 \quad 12$ 31 2720 19 15 11 funct7 rs2funct3 opcode R-type rs1 rd 0000000 rs2000 rd0110011 ADD rs1


























































































































Обобщенная структура




Конечный автомат




УУ с жесткой структурой




Устройство с микропрограммным управлением




Устройство с микропрограммным управлением




Горизонтальное микропрограммирование




Вертикальное микропрограммирование




Квази-вертикальное микропрограммирование




Устройство с микропрограммным управлением




УМУ с принудительной адресацией



УМУ с естественной адресацией





Оценка производительности

$$Execution Time = (\# instructions) \left(\frac{cycles}{instruction} \right) \left(\frac{seconds}{cycle} \right)$$



Оценка производительности

Однотактный

$$T_{c1} = 30 + 2(250) + 150 + 200 + 25 + 20 = 925 \text{ nc.}$$

$$T_1 = (100 \times 10^9 \text{ команд}) (1 \text{ такт/команду}) (925 \times 10^{-12} \text{ с/такт}) = 92,5 \text{ с}.$$

Многотактный

$$T_c = t_{pcq} + t_{mux} + max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup}$$

$$T_{c2} = 30 + 25 + 250 + 20 = 325 \text{ nc.}$$

$$T_2$$
 = (100 × 10⁹ команд)(4,12 тактов/команду) (325 × 10⁻¹² с/такт) = 133,9 с.