2

Регистровый файл. Память. Программируемое устройство

Архитектуры микропроцессорных систем и средств

План лабораторной работы

• 1 пара


- Пример синтеза памяти на языке Verilog HDL (T)
- Синхронная память (Т)
- Синтез и верификация трехпортового регистрового файла (S)

• 2 пара


- Архитектура и микроархитектура программируемого устройства (Т)
- Пример программы (Т)
- Реализация микроархитектуры. Программирование (S)
- Проверка на отладочном стенде (S)


Пример синтеза памяти на языке Verilog HDL

```
module mem16 20 (
            input
                                 clk,
                      [3:0]
                                 adr, // address
            input
                      [19:0]
                                 wd, // Write Data
            input
                                 we, // Write Enable
5
            input
                      [19:0]
                                  rd // Read Data
            output
            );
      reg [19:0] RAM [0:15]; // создать память из 16-ти 20-битных ячеек
9
10
      assign rd = RAM[adr]; // подключение выхода rd к
                             // ячейке памяти с адресом adr
11
12
      always @ (posedge clk)
                               // запись данных wd
13
            if (we) RAM[adr] <= wd; // в ячейку по адресу adr,
14
                                        // если we == 1
      endmodule
15
```




Трехпортовый регистровый файл






Трехпортовый регистровый файл



Задание



План лабораторной работы


<u>• 1 пара</u>

- ◆ Пример синтеза памяти на языке Verilog HDL (T)
- ◆ Синхронная память (Т)
- Синтез и верификация трехпортового регистрового файла (S)

• 2 пара

- Архитектура и микроархитектура программируемого устройства (Т)
- Пример программы (Т)
- Реализация микроархитектуры. Программирование (S)
- Проверка на отладочном стенде (S)


Архитектура




- В выполнить безусловный переход;
- С выполнить условный переход;
- WE разрешение на запись в регистровый файл;
- WS [1:0] источник данных для записи в регистровый файл (0 константа из инструкции, 1 – данные с переключателей, 2 – результат операции АЛУ;
- ALUop [3:0] код операции, которую надо выполнить АЛУ;
- RA1[4:0] адрес первого операнда для АЛУ;
- RA2[4:0] адрес второго операнда для АЛУ;
- WA[4:0] адрес регистра в регистровом файле, куда будет производиться запись;
- const [7:0] 8-битное значение константы.

1. Операция на АЛУ


 $reg[WA] \leftarrow reg[RA1] (ALUop) reg[RA2]$






2. Загрузка константы


reg[WA] ← const







3. Загрузка с внешних устройств


reg[WA] ← switches






4. Безусловный переход






5. Условный переход

```
if (reg[RA1] (ALUop) reg[RA2]) then
    PC ← PC + const
else
    PC ← PC + 1
```





```
reg[1] \leftarrow 13
reg[2] ← switches
reg[3] \leftarrow 1
if (reg[2] == reg[0]) PC \leftarrow PC + (4)
reg[4] \leftarrow reg[4] + reg[1]
reg[2] \leftarrow reg[2] - reg[3]
PC \leftarrow PC + (-3)
PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
0	0	0	0

```
reg[1] ← 13
    reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
   PC \leftarrow PC + (-3)
   PC \leftarrow PC + (0)
```


reg[1]	reg[2]	reg[3]	reg[4]
13	0	0	0

```
reg[1] \leftarrow 13
reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
    PC \leftarrow PC + (-3)
    PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	2	0	0

```
reg[1] ← 13
reg[2] ← switches
```

reg[1]	reg[2]	reg[3]	reg[4]
13	2	1	0



```
reg[1] \leftarrow 13
    reg[2] ← switches
    reg[3] \leftarrow 1
\rightarrow if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
    PC \leftarrow PC + (-3)
```

 $PC \leftarrow PC + (0)$

reg[1]	reg[2]	reg[3]	reg[4]
13	2	1	0

```
reg[1] \leftarrow 13
   reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
reg[4] ← reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
   PC \leftarrow PC + (-3)
   PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	2	1	13

```
reg[1] \leftarrow 13
   reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
reg[2] ← reg[2] - reg[3]
   PC \leftarrow PC + (-3)
   PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	13

```
reg[1] ← 13
    reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
PC ← PC + (-3)
   PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	13

```
reg[1] \leftarrow 13
    reg[2] ← switches
    reg[3] \leftarrow 1
\rightarrow if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
    PC \leftarrow PC + (-3)
```

 $PC \leftarrow PC + (0)$

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	13

```
reg[1] \leftarrow 13
    reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
    PC \leftarrow PC + (-3)
    PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	26

```
reg[1] ← 13
    reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
reg[2] \leftarrow reg[2] - reg[3]
   PC \leftarrow PC + (-3)
   PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

```
reg[1] \leftarrow 13
    reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
PC ← PC + (-3)
   PC \leftarrow PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

```
reg[1] \leftarrow 13
    reg[2] ← switches
    reg[3] \leftarrow 1
\rightarrow if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
    PC \leftarrow PC + (-3)
```

 $PC \leftarrow PC + (0)$

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

```
reg[1] ← 13
    reg[2] ← switches
    reg[3] \leftarrow 1
    if (reg[2] == reg[0]) PC \leftarrow PC + (4)
    reg[4] \leftarrow reg[4] + reg[1]
    reg[2] \leftarrow reg[2] - reg[3]
    PC \leftarrow PC + (-3)
PC ← PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

Пример программы

	В	C	WE	W	/S	ALUop RA1						RA2 WA									const											
0x00	0	0	1	0	0	X	Х	Х	X	X	X	X	X	X	X	X	X	X	X	0	0	0	0	1	0	0	0	0	1	1	0	1
0x04	0	0	1	0	1	X	Х	Х	Χ	X	Х	Х	X	X	X	X	X	Х	X	0	0	0	1	0	Х	X	X	X	X	Х	Х	X
0x08	0	0	1	0	0	X	Х	Х	X	X	Х	Х	X	X	X	X	X	Х	X	0	0	0	1	1	0	0	0	0	0	0	0	1
0x0C	0	1	0	X	X	1	1	0	0	0	0	0	1	0	0	0	0	0	0	Х	X	X	X	X	0	0	0	0	0	1	0	0
0x10	0	0	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	0	0	1	0	0	Х	X	X	X	X	X	Х	х
0x14	0	0	1	1	0	0	0	0	1	0	0	0	1	0	0	0	0	1	1	0	0	0	1	0	Х	X	X	X	X	X	Х	x
0x18	1	0	0	X	X	X	Х	Х	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1	1	1	1	1	1	0	1
0x1C	1	0	0	X	Х	X	Х	Х	Х	0	0	1	0	0	X	X	X	Х	X	Х	Х	X	X	X	0	0	0	0	0	0	0	0

Разрешение записи в регистровый файл 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 6 5 3 2 30 4 1 B, C, WE, WS WA **ALUop** RA1 RA2 const Откуда пишем в регистровый файл Условный переход Безусловный переход [26:23] [29] CLK CLKCLKHEX WE3 WE Αí [22:18] RD1 Instr [17:13] RD A2 [12:8] АЗ Instruction [28:27] rst Memory RD2 [7:0] Register WD3 File SW [7:0] [31] flag

План лабораторной работы

• 1 пара

- ◆ Пример синтеза памяти на языке Verilog HDL (T)
- ◆ Синхронная память (Т)
- Синтез и верификация трехпортового регистрового файла (S)

• 2 пара

- Архитектура и микроархитектура программируемого устройства (Т)
- Пример программы (Т)
- Реализация микроархитектуры. Программирование (S)
- Проверка на отладочном стенде (S)