# **Ш**Verilog HDL. АЛУ

Архитектуры микропроцессорных систем и средств

### План лабораторной работы

### • 1 пара


- О лабораторных работах (**T**)
- Введение в FPGA и Verilog HDL (**T**)
- Тренинг по Vivado и Verilog HDL (**TS**)

### • 2 пара

- Арифметико-логическое устройство (Т)
- Описание АЛУ на Verilog HDL (S)
- Основы верификации цифровых блоков (**TS**)
- Верификация АЛУ (**S**)
- Проверка на отладочном стенде (S)

### Цель лабораторных работ

• Используя Verilog HDL реализовать на базе FPGA программируемый процессор с архитектурой RISC-V




```
module fulladder (a, b, cin, s, cout);
input a, b, cin;
output s, cout;


wire p, g;


assign p = a ^ b;
assign g = a & b;
assign s = p ^ cin;
assign cout = g |(p & cin);
endmodule
```

# ЛР1. Арифметико-логическое устройство




# ЛР2. Регистровый файл. Память. Программируемое устройство







### ЛР3. Устройство управления RISC-V




### ЛР4. Тракт данных RISC-V






### ЛР6. Память и шина




### ЛР7. Ввод\вывод. Периферия




# ЛР8. Программирование. Индивидуальное задание






### План лабораторных работ


- 1. Арифметико-логическое устройство → 1
- 2. Регистровый файл. Память. Программируемое устройство → 2
- 3. Устройство управления RISC-V → 3
- 4. Тракт данных RISC-V → 4
- 5. Подсистема прерывания → 5
- 6. Память и шина → 6
- 7. Ввод/вывод. Периферия → 7
- 8. Программирование (C). Индивидуальное задание  $\rightarrow$  8





### **FPGA**




### Мультиплексор










### LE








### LE






















### Процесс компиляции



## Verilog HDL


#### module




module top


top


```
module top ();
```







```
module top (
    input     a,
    input     b,
    input     clk,
    output     q
);
wire c;
```










```
module fulladder (a, b, cin, s, cout);
       input a, b, cin;
      output s, cout;
wire p, g;
assign p = a ^ b;
assign g = a & b;
assign s = p ^ cin;
assign cout = g |(p & cin);
endmodule
```












```
module top (
       input
                    a,
       input
                    cĺk,
       input
      output reg
);
wire c;
assign c = a & b;
always @ ()
endmodule
```




```
module top (
       input
                    a,
       input
                    clk,
       input
       output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
endmodule
```




```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
assign c = a & b;
always @ (posedge clk)
       q <= c;
endmodule
```



```
module top (
       input
                    a,
       input
                    clk,
       input
      output reg
);
wire c;
always @ (posedge clk)
       q <= c;
assign c = a & b;
endmodule
```




### endmodule




## Комбинационная логика

```
module dut (
    input a, b, c,
    output y
);
assign y = a & ~b & ~c | a & ~b & c | a & ~b & c;
endmodule
```




## Тернарный оператор



? : данный оператор называется тернарным, т.к. в нем используется **3** входных значения: s, d1, d0.

## CASE


```
module mux (
                   [3:0] d0, d1, d2, d3,
       input
       input
                   [1:0] s,
       output [reg][3:0]
);
always @ (*) begin
       case (s)
               2'b00: y = d0;
               2'b01: y = d1;
               2'b10: y = d2;
               2'b11: y = d3;
       endcase
end
endmodule
```




## Иерархия модулей в Verilog

```
module and_3 (
    input a, b, c,
    output y
);
assign y = a & b & c;
endmodule

module inv (
    input a
    output y
);
assign y = a & b & c;
endmodule
assign y = ~a;
```





## Иерархия модулей в Verilog

```
module dut (
          input a, b, c,
          output y
);
wire n1;
<u>and 3</u> <u>andgate</u> (
        .a(a),
.b(b),
          .c(c),
          y(n1)
);
<u>inv</u> <u>inverter</u> (
          .a(n1),
          . y(y)
);
```

```
and_3:andgate

inv:inverter

y

y


c
```

- •Имя подключаемого модуля (and\_3, inv)
- •Название примитива. Например, нам может понадобиться **3** копии модуля **and\_3**. Тогда мы сможем подключить 3 экземпляра модуля **and\_3**, используя различные наименования для прототипов (andgate\_1, andgate\_2 ...)
- •Символ точка, перед наименованием порта отсылает к реальному порту подключаемого модуля (у модуля **inverter**, порты именуются **a, y**). В скобках обозначается куда будут подключаться сигналы в *top*-модуле

- 1 пара
  - О лабораторных работах (Т)
  - Введение в FPGA и Verilog HDL (Т)
  - Тренинг по Vivado и Verilog HDL (**TS**)
- 2 пара
  - Арифметико-логическое устройство (Т)
  - Описание АЛУ на Verilog HDL (S)
  - Основы верификации цифровых блоков (TS)
  - Верификация АЛУ (S)
  - Проверка на отладочном стенде (S)


- 1 пара
  - О лабораторных работах (Т)
  - Введение в FPGA и Verilog HDL (Т)
  - ▲ Тренинг по Vivado и Verilog HDL (TS)
  - Задание на отладочном стен (S)
- 2 пара
  - Арифметико-логическое устройство (Т)
  - Описание АЛУ на Verilog HDL (S)
  - Основы верификации цифровых блоков (TS)
  - Верификация АЛУ (S)
  - Проверка на отладочном стенде (S)

## Задание на отладочном стенде



#### endmodule

$$SW[3:0] = 4'b0101 \longrightarrow HEX2 = 7'b0010010$$




### • <del>1 пара</del>

- О лабораторных работах (Т)
- Введение в FPGA и Verilog HDL (Т)
- ◆ Тренинг по Vivado и Verilog HDL (TS)
- ◆ Задание на отладочном стен (S)

### • 2 пара

- Арифметико-логическое устройство (Т)
- Описание АЛУ на Verilog HDL (S)
- Основы верификации цифровых блоков (TS)
- Верификация АЛУ (S)
- Проверка на отладочном стенде (S)


## Сумматор




| $C_{in}$ | Α | В | $C_{out}$ | S |
|----------|---|---|-----------|---|
| 0        | 0 | 0 | 0         | 0 |
| 0        | 0 | 1 | 0         | 1 |
| 0        | 1 | 0 | 0         | 1 |
| 0        | 1 | 1 | 1         | 0 |
| 1        | 0 | 0 | 0         | 1 |
| 1        | 0 | 1 | 1         | 0 |
| 1        | 1 | 0 | 1         | 0 |
| 1        | 1 | 1 | 1         | 1 |
|          |   |   |           |   |

$$S = A \oplus B \oplus C_{in}$$
  
 $C_{out} = AB + AC_{in} + BC_{in}$ 

## Сумматор







## Арифметико-логическое устройство

- АЛУ блок процессора, выполняющий арифметические и поразрядно логические операции
  - Арифметические операции имеют перенос
  - Логические операции без переноса
- АЛУ комбинационная схема
- На вход АЛУ поступают информационные сигналы (данные, над которыми происходит операция) и управляющие сигналы (определяют, какая операция будет произведена над данными), на выходе результат операции
- АЛУ формирует флаги результата


# Пример АЛУ




| Function                     |
|------------------------------|
| A AND B                      |
| A OR B                       |
| A + B                        |
| not used                     |
| A AND B                      |
| A OR $\overline{\mathbb{B}}$ |
| A – B                        |
| SLT                          |
|                              |




| <b>F</b> <sub>2:0</sub> | Function                     |
|-------------------------|------------------------------|
| 000                     | A AND B                      |
| 001                     | A OR B                       |
| 010                     | A + B                        |
| 011                     | not used                     |
| 100                     | A AND B                      |
| 101                     | A OR $\overline{\mathtt{B}}$ |
| 110                     | A – B                        |
| 111                     | SLT                          |
| ·                       |                              |




| F <sub>2:0</sub> | Function                     |
|------------------|------------------------------|
| 000              | A AND B                      |
| 001              | A OR B                       |
| 010              | A + B                        |
| 011              | not used                     |
| 100              | A AND B                      |
| 101              | A OR $\overline{\mathbb{B}}$ |
| 110              | A – B                        |
| 111              | SLT                          |
|                  |                              |




| Function                     |   |
|------------------------------|---|
| A AND B                      |   |
| A OR B                       |   |
| A + B                        |   |
| not used                     |   |
| A AND $\overline{B}$         |   |
| A OR $\overline{\mathbb{B}}$ |   |
| A – B                        |   |
| SLT                          |   |
|                              | A AND B A OR B A + B not used A AND B A OR B A OR B A - B |




|   | F <sub>2:0</sub> | Function                      |  |
|---|------------------|-------------------------------|--|
|   | 000              | A AND B                       |  |
|   | 001              | A OR B                        |  |
| _ | 010              | A + B                         |  |
|   | 011              | not used                      |  |
|   | 100              | A AND $\overline{\mathtt{B}}$ |  |
|   | 101              | A OR $\overline{\mathtt{B}}$  |  |
|   | 110              | A – B                         |  |
|   | 111              | SLT                           |  |




| <b>F</b> <sub>2:0</sub> | Function |
|-------------------------|----------|
| 000                     | A AND B  |
| 001                     | A OR B   |
| 010                     | A + B    |
| 011                     | not used |
| 100                     | A AND B  |
| 101                     | A OR B   |
| 110                     | A – B    |
| 111                     | SLT      |




| Function |
|----------|
| A AND B  |
| A OR B   |
| A + B    |
| not used |
| A AND B  |
| A OR B   |
| A – B    |
| SLT      |
|          |



| <b>F</b> <sub>2:0</sub> | Function                     |   |
|-------------------------|------------------------------|---|
| 000                     | A AND B                      |   |
| 001                     | A OR B                       |   |
| 010                     | A + B                        |   |
| 011                     | not used                     |   |
| 100                     | A AND $\overline{B}$         |   |
| <br>101                 | A OR $\overline{\mathtt{B}}$ |   |
| 110                     | A – B                        |   |
| 111                     | SLT                          | _ |



| <b>F</b> <sub>2:0</sub> | Function                     |
|-------------------------|------------------------------|
| 000                     | A AND B                      |
| 001                     | A OR B                       |
| 010                     | A + B                        |
| 011                     | not used                     |
| 100                     | A AND B                      |
| 101                     | A OR $\overline{\mathbb{B}}$ |
| 110                     | A – B                        |
| 111                     | SLT                          |




| Function                     |
|------------------------------|
| A AND B                      |
| A OR B                       |
| A + B                        |
| not used                     |
| A AND B                      |
| A OR $\overline{\mathbb{B}}$ |
| A – B                        |
| SLT                          |
|                              |

### • <del>1 пара</del>


- О лабораторных работах (Т)
- Введение в FPGA и Verilog HDL (Т)
- ◆ Тренинг по Vivado и Verilog HDL (TS)
- ◆ Задание на отладочном стен (S)
- 2 пара
  - Арифметико-логическое устройство (**T**)
  - Описание АЛУ на Verilog HDL (S)
  - Основы верификации цифровых блоков (TS)
  - Верификация АЛУ (S)
  - Проверка на отладочном стенде (S)


## АЛУ RISC-V


| funct3 | funct7  | Description            | Operation                |
|--------|---------|------------------------|--------------------------|
| 000    | 0000000 | add                    | rd = rs1 + rs2           |
| 000    | 0100000 | sub                    | rd = rs1 - rs2           |
| 001    | 0000000 | shift left logical     | $rd = rs1 << rs2_{4:0}$  |
| 010    | 0000000 | set less than          | rd = (rs1 < rs2)         |
| 011    | 0000000 | set less than unsigned | rd = (rs1 < rs2)         |
| 100    | 0000000 | xor                    | $rd = rs1 ^ rs2$         |
| 101    | 0000000 | shift right logical    | $rd = rs1 >> rs2_{4:0}$  |
| 101    | 0100000 | shift right arithmetic | $rd = rs1 \gg rs2_{4:0}$ |
| 110    | 0000000 | or                     | $rd = rs1 \mid rs2$      |
| 111    | 0000000 | and                    | rd = rs1 & rs2           |
| 000    | _       | branch if =            | if (rs1 == rs2) PC = BTA |
| 001    | _       | branch if ≠            | if (rs1 ≠ rs2) PC = BTA  |
| 100    | _       | branch if <            | if (rs1 < rs2) PC = BTA  |
| 101    | _       | branch if ≥            | if (rs1 ≥ rs2) PC = BTA  |
| 110    | _       | branch if < unsigned   | if (rs1 < rs2) PC = BTA  |
| 111    | _       | branch if ≥ unsigned   | if (rs1 ≥ rs2) PC = BTA  |




| Com and | funct7   | Description            | Carrier                  |
|---------|----------|------------------------|--------------------------|
|         |          | Description            | Operation                |
| 000     | 0000000  | add                    | rd = rs1 + rs2           |
| 000     | 0100000  | sub                    | rd = rs1 - rs2           |
| 001     | 0000000  | shift left logical     | $rd = rs1 \ll rs2_{4:0}$ |
| 010     | 0000000/ | set less than          | rd = (rs1 < rs2)         |
| 011     | 0000000  | set less than unsigned | rd ₹ (rs1 < rs2)         |
| 100     | 0000000  | xor                    | $rd = rs1 ^ rs2$         |
| 101     | 0000000  | shift right logical    | $rd = rs1 \gg rs2_{4:0}$ |
| 101     | 0100000  | shift right arithmetic | $rd = rsh >>> rs2_{4:0}$ |
| 110     | 0000000  | or                     | rd = rs1 $rs2$           |
| 111     | 0000000  | and                    | rd = rs1 & rs2           |
| 000     | -        | branch if =            | if (rs1 == rs2) PC = BTA |
| 001     | _        | branch if ≠            | if (rs1 ≠ rs2) PC = BTA  |
| 100     | _        | branch if <            | if (rs1 < rs2) PC = BTA  |
| 101     | _        | branch if ≥            | if (rs1 ≥ rs2) PC = BTA  |
| 110     | _        | branch if < unsigned   | if (rs1 < rs2) PC = BTA  |
| 111     | _        | branch if ≥ unsigned   | if (rs1 ≥ rs2) PC = BTA  |










 $Fla\sigma = (A > B)$ 

Result = 0

7 7 7 7 7

```
0; le ALU_RISCV (
put [4:0] ALUOp,
put [31:0] A,
input [31:0] B,
output [31:0] Result,
output Flag
```




### <u>• 1 пара</u>

- О лабораторных работах (Т)
- Введение в FPGA и Verilog HDL (Т)
- ◆ Тренинг по Vivado и Verilog HDL (TS)
- ◆ Задание на отладочном стен (S)
- 2 пара
  - Арифметико-логическое устройство (**T**)
  - ◆ Описание АЛУ на Verilog HDL (S)
  - Основы верификации цифровых блоков (**TS**)
  - Верификация АЛУ (S)
  - Проверка на отладочном стенде (S)

## Тестовое окружение


Тестовое окружение (среда тестирования) – это модуль на HDL, который используется для тестирования другого модуля, называемого тестируемое устройство (Device under test, DUT)



## Device under test (DUT)


```
module my_module (
    input a, b, c,
    output y
    );

assign y = a & ~b & ~c | a & ~b & c | a & ~b & c;
endmodule
```



## Тестовое окружение (testbench)

```
`timescale 1ns / 1ps
module testbench ();
reg a, b, c;
wire y;
my_module dut (a, b, c, y);
initial begin
       a = 0; b = 0; c = 0; #10;
       if (y === 1)
               $display("Good");
       else
               $display("Bad");
       c = 1; #10;
end
endmodule
```



## Пример тестирования модуля ALU

```
`timescale 1ps / 1ps
    //ALU commands
    module APS_sm_alu_tb();
         req
              [31:0] srcA;
              [31:0] srcB;
         req
              [ 2:0] oper;
         req
              [ 4:0] shift;
         req
         wire
                      zero;
         wire [31:0] result;
10
11
12
    APS sm alu APS sm alu inst
13
   □ (
14
       .srcA(srcA),
15
       .srcB(srcB),
16
       .oper(oper),
17
       .shift(shift),
18
       .zero(zero),
19
       .result(result)
20
```


```
task alu_oper_test;
input integer oper_tb;
input integer srcA_tb;
input integer srcB_tb;

begin
    oper = oper_tb;
    srcB = srcB_tb;
    srcA = srcA_tb;
    #10;
    $display("srcA= %d", srcA, " srcB = %d", srcB, " result = %d", result);
    $display("Time = %t", $realtime);
end
endtask
```

- Все операции содержат *oper*, операнды srcA и srcB. Почему бы не упростить читабельность и работы с tb, используя task?
- Входные аргументы task, разделяются на input/output.
- Изменяя значение поля *oper* и операндов, можно задать любую из поддерживаемых операций и любые операнды, над которыми будет совершаться операция.
- Так же, мы можем задать вывод необходимой информации в лог, а затем в tb, обращаться к task с необходимыми входными аргументами.

## Пример использования task

```
initial begin
alu_oper_test(3'b000,1,2);
#20;
alu_oper_test(3'b000,8,12);
#20;
alu_oper_test(3'b000,6,33);
#20;
alu_oper_test(3'b101,3,45);
#20;
alu_oper_test(3'b101,1,741);
#20;
alu_oper_test(3'b101,33,33);
end
```



# srcA= 1 srcB = 741 result = 4294966556 # Time = 130 # srcA= 33 srcB = 33 result = 0 # Time = 160

100

70

45 result = 4294967254

3 srcB =

# Time =

# srcA=

# Time =

### • <del>1 пара</del>

- О лабораторных работах (Т)
- Введение в FPGA и Verilog HDL (Т)
- ◆ Тренинг по Vivado и Verilog HDL (TS)
- ◆ Задание на отладочном стен (S)
- 2 пара
  - Арифметико-логическое устройство (**T**)
  - ◆ Описание АЛУ на Verilog HDL (S)
  - Основы верификации цифровых блоков (ТS)
  - Верификация АЛУ (S)
  - Проверка на отладочном стенде (S)

## Задание

- Верифицировать разработанное АЛУ с помощью testbench. Продемонстрировать полученный результат преподавателю
- (если осталось время) Внедрить верифицированное АЛУ в отладочный стенд. В качестве входных данных и сигналов управления использовать переключатели switch на стенде. Информацию выводить на семисегментный индикатор в 16-ричном формате