



Архитектуры процессорных систем


Лекция 4. Последовательная логика. Память

Цикл из 16 лекций о цифровой схемотехнике, способах построения и архитектуре компьютеров



План лекции

- Защелка, триггер, регистр
- Регистровый файл
- Автомат состояний (конечный автомат)
- Временные характеристики цифровых устройств
- Примитивное программируемое устройство


Бистабильное устройство




Бистабильное устройство




Бистабильное устройство




RS–триггер




RS-триггер





RS-триггер



RS–триггер




RS-триггер




S	R	Q	\bar{Q}
0	0	Q_{prev}	\bar{Q}_{prev}
0	1	0	1
1	0	1	0
1	1	0	0

D-защелка (latch)




CLK	D	\bar{D}	S	R	Q	\bar{Q}
0	X	\bar{X}	0	0	Q_{prev}	\bar{Q}_{prev}
1	0	1	0	1	0	1
1	1	0	1	0	1	0

D-защелка (latch)





CLK	D	\bar{D}	S	R	Q	\bar{Q}
0	X	\bar{X}	0	0	Q_{prev}	\bar{Q}_{prev}
1	0	1	0	1	0	1
1	1	0	1	0	1	0

D-защелка (latch)





CLK	D	\bar{D}	S	R	Q	\bar{Q}
0	X	\bar{X}	0	0	Q_{prev}	\bar{Q}_{prev}
1	0	1	0	1	0	1
1	1	0	1	0	1	0

D-защелка (latch)






CLK	D	\bar{D}	S	R	Q	\bar{Q}
0	X	\bar{X}	0	0	Q_{prev}	\bar{Q}_{prev}
1	0	1	0	1	0	1
1	1	0	1	0	1	0




D-триггер





D-триггер с сигналом разрешения




D-триггер с сигналом сброса




Регистр




Адресуемые регистры





Трехпортовый регистровый файл




Трехпортовый регистровый файл




Регистровый файл для RISC-V




Память





Address	Data			
11	0	1	0	depth ↑ ↓
10	1	0	0	
01	1	1	0	
00	0	1	1	
	width ←→			




Последовательные схемы




Конечные автоматы





Конечные автоматы




Current State S	Input A	Next State S'
S0	0	S0
S0	1	S0
S0	2	S0
S0	3	S1
S1	0	S0
S1	1	S2
S1	2	S0
S1	3	S0
S2	X	S0





Счетчик





Последовательное считывание из памяти

















0000000001101110001₂


Сдвиговой регистр




Сдвиговой регистр





Сдвиговый регистр





Сдвиговый регистр





Временные характеристики






Временные характеристики





Расфазировка





Программируемое устройство



Программируемое устройство





Программируемое устройство





1. Операция на АЛУ

```
reg[WA] ← reg[RA1] (ALUop) reg[RA2]
```





2. Загрузка константы

```
reg[WA] ← const
```




3. Загрузка с внешних устройств

$\text{reg}[\text{WA}] \leftarrow \text{switches}$



4. Безусловный переход

$$PC \leftarrow PC + \text{const}$$





5. Условный переход

```
if (reg[RA1] (ALUop) reg[RA2]) then
```

$$PC \leftarrow PC + \text{const}$$

else

$$PC \leftarrow PC + 1$$


Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
0	0	0	0

Пример программы (13 * switches)

➔ `reg[1] ← 13`
`reg[2] ← switches`
`reg[3] ← 1`
`if (reg[2] == reg[0]) PC ← PC + (4)`
`reg[4] ← reg[4] + reg[1]`
`reg[2] ← reg[2] - reg[3]`
`PC ← PC + (-3)`
`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	0	0	0

Пример программы (13 * switches)

```
reg[1] ← 13  
→ reg[2] ← switches  
reg[3] ← 1  
if (reg[2] == reg[0]) PC ← PC + (4)  
reg[4] ← reg[4] + reg[1]  
reg[2] ← reg[2] - reg[3]  
PC ← PC + (-3)  
PC ← PC + (0)
```

reg[1]	reg[2]	reg[3]	reg[4]
13	2	0	0

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

➔ `reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	2	1	0

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

➔ `if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	2	1	0

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

➔ `reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	2	1	13

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

➔ `reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	13

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

➔ `PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	13

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

➔ `if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	13

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

➔ `reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	1	1	26

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

➔ `reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

➔ `PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

➔ `if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`

`PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

Пример программы (13 * switches)

`reg[1] ← 13`

`reg[2] ← switches`

`reg[3] ← 1`

`if (reg[2] == reg[0]) PC ← PC + (4)`

`reg[4] ← reg[4] + reg[1]`

`reg[2] ← reg[2] - reg[3]`

`PC ← PC + (-3)`


➡ `PC ← PC + (0)`

reg[1]	reg[2]	reg[3]	reg[4]
13	0	1	26

Пример программы

	B	C	WE	WS	ALUop					RA1				RA2				WA					const								
0x00	0	0	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	1	0	0	0	0	1	1	0	1
0x04	0	0	1	0	1	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	1	0	x	x	x	x	x	x	x	x
0x08	0	0	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	1	1	0	0	0	0	0	0	0	1
0x0C	0	1	0	x	x	1	1	0	0	0	0	0	1	0	0	0	0	0	x	x	x	x	x	0	0	0	0	0	1	0	0
0x10	0	0	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	1	0	0	x	x	x	x	x	x	x	x
0x14	0	0	1	1	0	0	0	0	1	0	0	0	1	0	0	0	0	1	1	0	0	0	1	0	x	x	x	x	x	x	x
0x18	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1	1	1	0	1	
0x1C	1	0	0	x	x	x	x	x	x	0	0	1	0	0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

Разрешение записи в регистровый файл



Откуда пишем в регистровый файл

Условный переход

Безусловный переход

