Soluzione Proposta

2.1 Architettura Complessiva

L'architettura complessiva del sistema presenta 3 nodi, il nodo A ha una CPU, una memoria e due periferiche parallele PIA connesse rispettivamente una al nodo B ed un'altra al nodo C. I nodi B e C sono analoghi in termini architetturali.



Figura 1: Architettura complessiva del sistema

Le periferiche del nodo A, nel dettaglio, sono collegate poi a loro volta al processore alle linee di interruzione INT3 e INT4
La modalità di riconoscimeto dell'interruzione utilizzata è quella autovettorizata, dove il dispositivo che interrompe richiede una gestione automatica dell'interruzioni.
L'indirizzo nel vettore delle interruzioni si calcola come:

$$\textit{Indirizzo ISR}=(24+IPL)\times 4$$

Qui **24** rappresenta l'indice base nel vettore, mentre **IPL** è il livello di priorità del dispositivo.

2.2 Protocolli

Per quanto riguarda i protocolli usati nel sistema ci riferiamo, a quello della PIA, in particolare nella sua configurazione handshaking “100”, la periferica parallela si comporta nel modo seguente:



Figura 2: Protocollo di Handshaking

2.3 Mappa della memoria

Nella memoria ROM ritroviamo informazioni inerenti alla tabella per la gestione delle periferiche in modalità autovettorizzata, nello specifico la gestione delle interruzioni autovettorizzate nel vettore delle interruzioni è relativa agli indirizzi che vanno dal 24esimo al 31esimo indirizzo.

ROM	
$64	.....
$68	.....
$6C	ISR_B
$70	ISR_C
$74	.....

La memoria RAM invece conterrà le seguenti aree:

- Area Dati
- Area Codice
- ISR_B
- ISR_C

RAM	
$8000	AREA DATI
$8200	Area Codice
$8700	ISR_B
$8900	ISR_C

2.4 Pseudocodice

Variabile	**Descrizione**
STOPB, STOPC	Interi: 0 se B/C non sono bloccati, 8 se il nodo B/C deve fermarsi.
LOCK	Intero: utilizzato dall'istruzione atomica TAS per garantire accesso esclusivo alla sezione critica.
TURNO	Intero: 0 = nessun turno, 1 = turno di B, 2 = turno di C.
CHARMSGB, CHARMSGC	Contatori dei caratteri ricevuti da B e C; da 0 a N.
COUNTMSG	Contatore dei messaggi completati; da 0 a K.
COUNT	Contatore generale dei caratteri ricevuti, utilizzato come indice nel buffer poiché si salvano tutti i messaggi.
FASE2	Intero: 0 = fase 1, 1 = fase 2 del protocollo.
FIRST	Posizione del primo carattere del messaggio appena ricevuto in fase 2.
ENDB, ENDC	Flag di completamento messaggio: 0 = messaggio non completato, 1 = completato.
ZEROB, ZEROC	Flag: 1 se il primo carattere del messaggio di B/C è 0, 0 altrimenti.
BUFFER	Vettore di dimensione K*N che contiene tutti i caratteri ricevuti dai nodi B e C.
PIA1D, PIA1C, PIA2D, PIA2C	Indirizzi dei registri dati e di controllo delle PIA 1 e 2.
N	Numero di caratteri per messaggio (const = 3).
K	Numero di messaggi da ricevere (const = 6).
c_sospeso, b_sospeso	Si controlla se ISR_C è sospeso mediante il bit apposito nel registro di controllo della PIA ed è analogo per ISR_B

```
Main(){
    Inizializza PIA
    Abilito interruzioni
    Ciclo caldo

}
ISR_B:
    // Se STOPB o STOPC è attivo, esci subito
    if (STOPB == 1 || STOPC == 1) {
        RTE;
    }

    // Gestione del lock e del turno iniziale
    if (Turno == 0) {
        if (tas(LOCK)) {
            if (Turno != 2) {
                Turno = 1;
                LOCK = 0;
            } else {
                RTE;
            }
        }
    }

    // Se è il turno di B
    if (Turno == 1) {
        // Leggi un carattere da PIA1
        buffer[COUNT] = leggi_da_PIA1D();
        COUNT++;
        CHARMSGB++;

        // Se completato un messaggio di N caratteri
        if (CHARMSGB == N) {
            COUNTMSG++;   // conteggio messaggi totali ricevuti
            CHARMSGB = 0;

            // Se raggiunto K messaggi e fase2 non attiva, attiva fase2
            if (COUNTMSG == K && FASE2 == 0) {
                FASE2 = 1;
                COUNTMSG = 0;
            }

            // Se siamo in fase2, verifica primo carattere
            if (FASE2 == 1) {
                FIRST = COUNT - N;
                if (buffer[FIRST] == 0) {
                    ZEROB = 1;
                } else {
                    ZEROB = 0;
                }
                ENDB = 1;

                // Se anche C ha completato un messaggio in fase2
                if (ENDC == 1) {
                    if (ZEROB == 1 && ZEROC == 1) {
                        // Entrambi i messaggi iniziano con zero → stop
                        disabilita_PIA1_e_PIA2();
                        STOPB = 1;
                        RTE;
                    } else {
                        // Reset per il prossimo pair
```

```
                    ENDB = 0;
                    ENDC = 0;
                    ZEROB = 0;
                    ZEROC = 0;
                }
            }
        }

        // Passa il turno a C
        TURNO = 2;

        // Gestione interrupt pendenti di C
        if (c_sospeso == 1) {
            buffer[COUNT] = leggi_da_PIA2D();
            COUNT++;
            CHARMSGC++;
        }
    }
} else {
    RTE;
}
```

L'ISR_C è speculare a quella vista per B.

2.5 Setup

```
Configuration name: 3nodi_PIA.cfg

CHIP Name: M68000
Type: CPU.          Identif: 01.          BUS: 0002.
Addres 1: 00009000.          Address 2: 00009200.
Com1: 0000.  Com2: 0000.  Com3: 0000.  Com4: 0000.

CHIP Name: Memory
Type: MMU/BUS.   Identif: 02.          BUS: 0000.
Addres 1: 00008000.          Address 2: 00000000.
Com1: 0000.  Com2: 0010.  Com3: 0008.  Com4: 0000.

CHIP Name: M6821PIA
Type: Device.       Identif: 03.          BUS: 0002.
Addres 1: 00002004.          Address 2: 00002007.
Com1: 0001.  Com2: 0003.  Com3: 0004.  Com4: 0209.

CHIP Name: M68000
Type: CPU.          Identif: 04.          BUS: 0005.
Addres 1: 00009000.          Address 2: 00009200.
Com1: 0000.  Com2: 0000.  Com3: 0000.  Com4: 0000.

CHIP Name: Memory
Type: MMU/BUS.   Identif: 05.          BUS: 0000.
Addres 1: 00008000.          Address 2: 00000000.
Com1: 0000.  Com2: 0010.  Com3: 0008.  Com4: 0000.

CHIP Name: M6821PIA
Type: Device.       Identif: 06.          BUS: 0005.
Addres 1: 00002004.          Address 2: 00002007.
Com1: 0004.  Com2: 0003.  Com3: 0004.  Com4: 020A.

CHIP Name: M68000
Type: CPU.          Identif: 07.          BUS: 0008.
Addres 1: 00009000.          Address 2: 00009200.
Com1: 0000.  Com2: 0000.  Com3: 0000.  Com4: 0000.

CHIP Name: Memory
Type: MMU/BUS.   Identif: 08.          BUS: 0000.
Addres 1: 00008000.          Address 2: 00000000.
Com1: 0000.  Com2: 0010.  Com3: 0008.  Com4: 0000.

CHIP Name: M6821PIA
Type: Device.       Identif: 09.          BUS: 0008.
Addres 1: 00002004.          Address 2: 00002007.
Com1: 0007.  Com2: 0003.  Com3: 0004.  Com4: 0203.

CHIP Name: M6821PIA
Type: Device.       Identif: 0A.          BUS: 0008.
Addres 1: 00002008.          Address 2: 0000200B.
Com1: 0007.  Com2: 0004.  Com3: 0005.  Com4: 0206.
```

Figura 3: File di configurazione a 3 nodi



Figura 4: Architettura complessiva mappata con ASIM

2.6 Esecuzione

Una volta caricato il file di configurazione, l'assembler e le ISR si è eseguita la simulazione. Di seguito i risultati complessivi.



Figura 5: Simulazione complessiva

Si è riportato il risultato relativo alla memoria A del nodo, per verificare il passaggio dei dati. Il bit relativo alla variabile temporale è stato inserito per individuare più facilmente l'inizio del buffer.

Dalla simulazione si nota l'alternanza dei dati con le due sequenze finali 00 FE FE e 00 FF FF che provocano la terminazione del programma iniziando per 0.



Il bit di STOP_B si è alzato alla fine della simulazione, essendo ISR_B maggiormente prioritaria.