

Izveštaj zadatka iz predmeta Digitalni sistemi otporni na greške


Tema: FIR filter otporan na greške

Zadatak: Implementacija parametrizovanog filtra otpornog na greške uz primenu odgovarajućih tehnika otpornosti na greške: Na MAC module primeniti N-modular Redundancy tehniku, a na voter logiku primeniti Pair-and-a-Spare tehniku otpornosti na greške. Odbirci se prosleđuju ka i od modula putem *AXI Stream* interfejsa.

Antić Nina E1 86/2024

Avgust 2026.

FIR filter - top modul




Slika 1 - Top modul

Na slici 1 dat je šematski prikaz parametrizovanog FIR filtra reda parametra **FIR_ORD**. Modul prihvata ulazne odbirke putem *AXI Stream Slave* interfejsa, dok obrađene prosleđuje putem *AXI Stream Master* interfejsa. Pojedinačne MAC jedinice su modifikovane primenom tehnika i realizovane u okviru **redundancy_unit** komponente. Protok podataka ulaz-izlaz, *handshaking* protokol, kao i zaustavljanje protočne obrade zarad oporavka sistema kontrolisano je FSM-om u okviru fir modula. Parametri dizajna (red filtra, širina ulaznih/izlaznih podataka, nivo redundanse modula, broj rezervnih votera) mogu se konfigurisati u okviru *param_package.vhd* fajla.

U nastavku slede detalji implementacije gradivnih elemenata **redundancy_unit**-a.

redundancy_unit




Slika 2 - Redundancy unit komponenta

redundancy_unit (slika 2) na globalnom nivou obavlja funkciju klasične MAC jedinice (isti je i interfejs) uz implementaciju tehnika otpornosti na greške. U okviru iste instancirane su MAC jedinice više puta kako bi se implementirala *N-modular Redundancy* tehnika otpornosti na greške. Ukoliko dođe do kvara nekih MAC jedinica voter će odlučiti vrednost izlaza na osnovu pravila većine. Time može biti maskirano $(N-1)/2$ kvarova.

S druge strane na sam voter (*pair_n_spare* komponenta) primenjena je *Pair-and-a-spare* tehnika redundanse, gde dva votera rade u paru i detektuje se kvar preko nejednakosti rezultata na izlazu. Pomoću jedinice za detekciju kvara i *switch*-a, gasi se неисправan modul i zamenjuje sa ispravnim (prva dostupna rezerva). Koliko ima rezervnih votera u modulu, toliko kvarova može biti izbegnuto.


pair_n_spare



Slika 3 - *pair_n_spare* modul

pair_n_spare komponenta igra ulogu vitera otpornog na greške. Prima podatke sa repliciranih MAC modula i šalje viterima na glasanje. Prilikom provere ispravnosti rada porede se rezultati aktivnog para vitera u okviru komponente switch. U slučaju neslaganja šalje se povratna informacija komponenti *redundancy_voter* kako bi se identifikovala falična komponenta. Nakon perioda oporavka od kvara ispravna vrednost se prosleđuje na izlaz. Tokom procesuiranja kvara podignut je *error_signal* kako bi obrada na višem nivou bila privremeno zaustavljena. *Switch* poseduje mašinu stanja koja koordiniše radom sistema.

redundancy_voter




Slika 4 - redundancy voter: voter i fault_detector


Objedinjuje dve komponente: **voter** i **fault_detector** (jedinica za detekciju kvara).

U normalnom režimu rada par redundancy voter-a radi ispravno i njihovi izlazi se podudaraju, odnosno proslediće većinski izlaz sa MAC jedinica na svoj izlaz. U slučaju da switch detektuje neslaganje u rezultatima votera, *error_signal* se podiže ka **fault_detector** komponenti i počinje “test mod”. Tada **fault_detector** sprovodi testiranje svog votera: na ulaze mu dovodi test vektore sa poznatim izlazom. Ukoliko se desi nepoklapanje sa očekivanim rezultatom, diže se *fault_signal* i komponenta se označi kao neispravna (*switch* treba da je isključi). Kao indikator završetka test režima koristi se *ready_signal* na izlazu. **fault_detector** poseduje brojač stanja - *bist counter* (po *BIST*, *Built-In-Self-Test* metodi determinacije greške).


Ispravnost sistema - rezultati simulacija




Slika 5 - Prikaz rada bez grešaka i očekivani rezultati



Slika 6 - TEST1



Slika 7 - TEST2



Slika 8 - TEST3

Postavke parametara za sve simulacije su:

INPUT/OUTPUT_WIDTH=24, FIR_ORDER = 7, MODULE_NUM = 5,
SPARE_NUM = 4

Na slici 5 dat je prikaz rada kada nema grešaka u sistemu: poštujući AXI protokol ulazni i izlazni odbirci se postavljaju na liniju podataka. Rezultati se poklapaju sa očekivanim (signal *tmp_s*).

Na slici 6 odsimuliran je TEST1: Dolazi do kvara jednog votera u 690ns. Uz pomoć *switch* i *fault_detector* komponenti dolazi do detekcije kvara i uspešne zamene sa rezervnim voterom što se vidi u promeni indeksa/adrese votera (signal *idx_a_s*) sa kojeg *switch* čita rezultat glasanja. Dok traje oporavak podignut je error signal kako bi ostali privremeno zaustavili svoj rad do kraja oporavka.

Slika 7 prikazuje TEST2: postepeno otkazuju svi voteri i nema više rezervnih sa kojim bi se zamenili. Za *Pair-and-a-spare* tehniku potrebno je da rade 2 votera u paru i kad to nije ispoštovano sistem je u kvaru. Ovde signal greške ostaje podignut do kraja simulacije.

Slika 8 prikazuje TEST3: prikaz kako *N-modular Redundancy* maskira kvarove MAC modula. Međutim, ukoliko se pokvari polovina na izlaz će biti ispropagirana pogrešna vrednost.

Utrošenost resursa za razlučit broj redundantnih modula i frekvencija rada

broj redundantnih MAC modula	broj votera u okviru Pair and a Spare	LUT	FF	B R A M	DSP	Slack[ns]	frekvencija [kHz] $=1/(T_{\text{allowed}} - \text{Slack})$
1	2	1239	1322	0	24	0.294	103.03
3	2	1712	2090	0	72	0.179	101.82
	3	2786	2154	0	72	0.006	100.06
5	2	2479	2858	0	120	-0.375	96.39
	3	3482	2911	0	120	-0.546	94.82
	5	5446	3050	0	120	-0.444	95.75
7	5	15473	3978	0	168	-1.270	88.73

Tabela 1 - Analiza utroška resursa i uticaj na frekvenciju

Parametri koji imaju fiksne vrednosti za analize sinteze i implementacije su:

INPUT/OUTPUT_WIDTH=24, FIR_ORDER = 7

dok se parametri MODULE_NUM i SPARE_NUM menjaju.

Sa povećanjem broja redundantnih komponenti povećava se sve više i utrošak resursa (broj DSP komponenti vezan za veličinu N, *N-Modular Redundancy*). Procene su rađene za frekvenciju 100kHz (perioda 10ns) definisanu unutar constraint fajla. Već za 5 redundantnih MAC modula nije ispunjena zadata frekvencija i mora se usporiti kako bi sistem radio ispravno.