



# **Cahier des charges – wafers avec dépôts polyimide**

## **destinataires : LAAS - Sylvain Charlot**

**Auteurs : Gérald GUIBAUD – Gregory SATTler – Marie PEYRIGUER**

**THALES**

## Wafer Si avec Polyimide PI2611 :

Dépôt pleine plaque car non patternable. Epaisseur 10µm.  
pour clivage en plusieurs morceaux

taille wafer Si : 6 pouces

Dépôt passivation : bicouche SiO/SiN (500nm/500nm)

Quantité : 1 ou plusieurs (à définir en fonction du coût unitaire)

## Wafer Si avec Polyimide HD4110 :

Dépôt pleine plaque + pattern par insolation UV. Epaisseur 10µm.

Pattern au faciès d'un dépôt sur une puce de 2 x 2 cm sans dépôt sur la zone de câblage filaire (200µm à partir du bord de découpe).

découpe puce : par sciage. Dimensions zone scribe line : 100µm

taille wafer : 6 pouces.


Dépôt passivation : bicouche SiO/SiN (500nm/500nm)

Quantité : 1 wafer avec le maximum de puces possible.


**Merci de nous donner le coût unitaire par wafer pour chaque type de polyimide.**

**Délai de fabrication annoncé par le LAAS : T0+1S avec T0 possible à confirmer.**

## Wafer Si avec Polyimide HD4110 :



## Dimensions puce et dépôt polyimide :



## Épaisseurs couches :

|        |           |
|--------|-----------|
| 10 μm  | polyimide |
| 500 nm | SiN       |
| 500 nm | SiO       |
|        | Si        |