

Computer Engineering

2. Grundlagen Digitalschaltungen

Grundlagen
Digitalschaltungen
und VHDL

Grundlagen FPGA-Entwurf

Digitale Signalverarbeitung

Anwendungen



Marko- vs. mikroelektronische Schaltungen



Allgemeine Aufgabe


 (An-)Steuerung von elektrischen Bauteilen/elementen zur Umsetzung von Funktionen


Makroelektronische Lösung

- Relais
- Schütz

Mikroelektronische Lösung

- Halbleiter-basiert
- Umsetzung als integrierte Schaltung





© computergeschichte.de



© wikipedia.de (hier als stand-alone-Lösung)


08.04.2024 1. Einleitung

Der erste Digitalrechner



Zuse Z3

- Relais-basiert
- Programmierung über Lochkarten
- Berechnung von Gleitkommazahlen
- Pipelining von Instruktionen
- Eingeschränkt Turing-Vollständig



Der Transistor




Allgemein

 elektronisches Schaltelement, das auf der Kombination von Übergängen zwischen unterschiedlich leitenden Schichten eines Halbleiters beruht

Anschlüsse

- Source: Quelle für den "Stromzufluss"
- Drain: Senke für den "Stromabfluss"
- Gate: Gatter f
 ür den Steueranschluss
 - Kann den Stromfluss zulassen und sperren
 - Ermöglicht Umschaltung zwischen leitend und sperrend



MOSFETs in der Digitaltechnik



• Feldeffekttransistor (Metal Oxide Semiconductor Field Effect Transistor)

• Grundlegende Materialen: Halbmetalle, z.B. Silizium, Galliumarsenit

• Besitzen grundsätzlich keine elektrische Leitfähigkeit


Möglich wird dies durch Dotierung des Materials

 Ansteuerung des Kanals über das Gate (leitend/sperrend) durch Anlegen einer Spannung

 Integrierter Schaltkreis, d.h. mikro-/nanoelektronischer Schaltungsaufbau

> Versorgungsspannung 3,3V Masse 0V

3,3V entspricht logischer 1 0V entspricht logischer 0




pMOS und nMOS




pMOS: p-type metal-oxide semiconductor

- positiv geladene Ladungsträger übernehmen die Leitung des elektrischen Stroms
- schaltet den Kanal auf leitend beim Übergang 1 -> 0 am Gate
- schaltet den Kanal auf sperrend beim Übergang 0 -> 1 am Gate



nMOS: n-type metal-oxide semiconductor

- negativ geladene Ladungsträger übernehmen die Leitung des elektrischen Stroms
- schaltet den Kanal auf leitend beim Übergang 0 -> 1 am Gate
- schaltet den Kanal auf sperrend beim Übergang 1 -> 0 am Gate








Complementary MOS (CMOS)

- Komplementäre Verschaltung von pMOS/nMOS
- Ausgang liegt immer auf einem festen Potenzial (also einer logischen 1 oder 0)

Der Inverter

- Einfache Verschaltung von pMOS/nMOS
- Übergang des Eingangs In 0 -> 1
 - pMOS schaltet den Kanal auf sperrend
 - nMOS schaltet den Kanal auf leitend
- \Rightarrow gnd liegt am Ausgang an (logische \circ)
- Übergang des Eingangs In 1 -> 0
 - pMOS schaltet den Kanal auf leitend
 - nMOS schaltet den Kanal auf sperrend






CMOS Inverter: Übersicht




Physikalische Beschreibung




© https://allthingsvlsi.wordpress.com/2013/04/04/nmos-and-pmos-operating-regions/

Strukturelle Beschreibung



CMOS Inverter Beispiel






Wahrheitstabelle

In	Out
0	1
1	0


Symbol




NAND und NOR Gatter




NAND




In0	In1	Out
0	0	1
0	1	1
1	0	1
1	1	0



NOR



In0	In1	Out
0	0	1
0	1	0
1	0	0
1	1	0



Gatter für Boole'sche Funktionen (AND, OR, XOR)



...erhält man durch Kombination der bestehenden Gatter Entsprechen grundlegenden Boole'schen Funktionen

AND


In0	In1	Out
0	0	0
0	1	0
1	0	0
1	1	1


OR


In0	In1	Out
0	0	0
0	1	1
1	0	1
1	1	1

XOR

In0	In1	Out
0	0	0
0	1	1
1	0	1
1	1	0







Multiplexer und Demultiplexer




Auswahl eines Ausgangsignals aus mehreren Quellen (Multiplexer)

Zuordnung eines Eingangssignals auf einen (von mehreren) Ausgängen (Demultiplexer)


MUX

S	Out
0	In0
1	ln1



DEMUX

S	Out0	Out1
0	In	0
1	0	In




08.04.2024

Grundlegende Funktionsweise von "CMOS-Speichern"



Hier: pegelgesteuertes Reset/Set Element (RS-Latch)




С	S	R	Q
0	X	X	unverändert
1	0	0	unverändert
1	0	1	0 (zurückgesetzt)
1	1	0	1 (gesetzt)
1	1	1	Widerspruch
X: beliebig (0 oder 1)			

=> Grundlage für das taktflankengesteuerte Flipflop (D-FF)
=> Array von D-FF bilden Register







Boole'sche Rechenregeln (Auszug)



Name	AND	OR	
Operator (aber nicht nur)	Λ	V	
Kommutativgesetz	$x0 \wedge x1 = x1 \wedge x0$	x0 V x1 = x1 V x0	
Assoziativgesetz	$(x0 \land x1) \land x2 = x0 \land (x1 \land x2)$	$(x0 \lor x1) \lor x2 = x0 \lor (x1 \lor x2)$	
Idempotenzgesetz	$x0 \wedge x0 = x0$	$x0 \lor x0 = x0$	
Distributivgesetz	$(x0 \lor x1) \land x2 = (x0 \land x2) \lor (x1 \land x2)$	$(x0 \land x1) \lor x2 = (x0 \lor x2) \land (x1 \lor x2)$	

Name	NOT (INV)
Operator (aber nicht nur)	7
Doppelnegationsgesetz	¬ (¬ x0) = x0

... und viele mehr





Kombinatorische Schaltungsteile

- Zyklus- und speicherfreie Menge verdrahteter Gatter
- Gatteräquivalente Darstellung Boole'scher Funktionen


Sequenzielle Schaltungsteile

- "Zustandsbehaftete" Gatter (Register)
- Zustandsänderungen durch Vorgabe eines festen Taktsignals (Clock)
- Längster Pfad zwischen zwei Sequenziellen Schaltungsteilen ist der kritische Pfad

Clock

Grundlegende zeitliche Steuerung





Aufgabe



 Gegeben ist ein digitaler, prioritätenbasierter Encoder, der 4 1-Bit-Leitungen einen digitalen Zahlenwert zuweist.

IO	I1	I2	I3	00	01
1	-	-	-	1	1
0	1	-	-	0	1
0	0	1	-	1	0
0	0	0	1	0	0

F.1a Beschreiben Sie den Encoder mit Boole'schen Gleichungen (Nutzen Sie die Operatoren Λ , V, Γ)

F.1b Erstellen Sie den Encoder als Digitalschaltung (mittels digitalen Gattern)