RELAZIONE DI PROGETTO: CARRY-SELECT ADDER A 16 BIT

Considerato che un Carry-Select Adder a 16 bit è composto da:

- 1 x Ripple-Carry Adder a 4 bit
- 3 x Carry-Select Adder a 4 bit

per il nostro progetto, si è scelto di realizzare il Carry-Select Adder a 16 bit, implementando inizialmente i blocchi che lo costituiscono.

La strategia è stata quella di partire dallo sviluppo dei blocchi più semplici, per arrivare progressivamente a quelli più complessi.

È stato approfondito di volta in volta lo studio di ciascun componente.

Si è iniziato con i Ripple-Carry Adder a 4 bit, ciascuno composto da:

4 x Full-Adder

dove un Full-Adder a 2 bit a sua volta è costituito da:


- 3 x porta AND
- 1 x porta OR
- 2 x porta XOR

Successivamente, sono stati descritti i Carry-Select Adder a 4 bit, ognuno formato da:

- 2 x Ripple-Carry Adder a 4 bit
- 5 x Multiplexer 2_1

Pertanto, è stato definito il Multiplexer 2 1 con:

- 2 x porta AND
- 1 x porta OR
- 1 x porta NOT



Definizioni

RETI LOGICHE

Una **porta logica** è un circuito usato per realizzare in hardware una funzione logica elementare.

Un <u>circuito combinatorio</u> (o anche rete combinatoria) è un circuito il cui funzionamento riguarda solo la relazione ingresso-uscita. Tale relazione è descritta da una funzione logica.

Il <u>FAN-IN</u> indica qual è il massimo numero di ingressi che una funzione logica può processare senza commettere errori. In teoria una porta logica non ha limiti di input, ma in realtà dal punto di vista elettronico vi è una limitazione fisica: materialmente non è possibile avere più ingressi del parametro FAN-IN.

LINGUAGGIO VHDL

Il linguaggio VHDL (*Very High Speed Integrated Circuits Hardware Description Language*) è un metodo di descrizione delle funzioni logiche: è un linguaggio di descrizione (non di programmazione).

Esistono altri linguaggi di descrizione di circuiti oltre al VHDL, ma si differenziano solo per la sintassi: la semantica è la stessa.

<u>Variabile</u> = ausilio alla scrittura del codice. (concetto astratto)

Segnale = gestisce fisicamente il collegamento tra una porta logica ed un'altra.

TIPO di input/output

Il tipo **STANDARD LOGIC** amplia la possibilità di rappresentazione e per poterlo utilizzare bisogna importare ad inizio pagina la libreria in cui è presente:

```
library IEEE; --rende visibile la libreria IEEE

use IEEE.STD_LOGIC_1164.ALL; --rende visibili i contenuti del package STD_LOGIC_1164
```

Per questo motivo quelli che sono stati chiamati *bit* per comodità, in realtà vengono definiti come *STD_LOGIC* nel codice scritto.

ENTITY

Nella **ENTITY** vi è la descrizione di ingressi e uscita.

ARCHITECTURE

Nella **ARCHITECTURE** viene descritta la funzione da implementare: si utilizza il codice VHDL per indicare come sono rappresentate graficamente le varie componenti.

La keyword **OF** rappresenta il collegamento tra l'ARCHITECTURE e l'ENTITY sopra descritta.

COMPONENT


Il **VHDL** permette una modellazione gerarchica, ovvero è possibile assemblare un modulo attraverso sotto-moduli; ciò avviene con l'utilizzo della parola chiave **COMPONENT** che serve per richiamare i codici già scritti in altri file di testo.

PROCESS


Il **PROCESS** aiuta a gestire la sequenzialità delle istruzioni, ovvero la loro dipendenza dal tempo.

Full-Adder

Schema logico



Circuito logico di un full-adder



Il **Full-Adder** è un circuito logico caratterizzato da tre ingressi e due uscite.

Viene detto anche *sommatore completo*, in quanto può sommare due bit (**A** e **B** nel nostro caso) più un bit di riporto (CARRY) in ingresso (**C**_{in}), seguendo la relazione:

$$A + B + C_{in} = S + C_{out}$$

restituendo quindi un bit somma (S) ed eventualmente un bit di riporto in uscita (Cout).


In molti computer e altri tipi di processori, gli **adders** vengono utilizzati nell'unità aritmetico-logica o **ALU**.

La somma binaria è l'operazione di base, le altre operazioni derivano da essa. Pertanto, se si riesce a creare un ottimo sommatore in un circuito, si possono svolgere tutte le operazioni.


Nel progetto, è stato implementato il **Full-Adder** secondo lo schema della <mark>slide 40</mark> riportata in alto a destra.

Ripple-Carry Adder a 4 bit

Schema logico



Circuito logico di un Ripple-Carry a n bit



Il metodo più diretto per realizzare un addizionatore ad n bit (nel nostro caso a 4 bit) è rappresentato dal **Ripple-Carry Adder** (RCA) o addizionatore a propagazione del riporto.

Questo circuito richiede *n* (nel nostro caso 4) **Full-Adder** in cascata, ovvero con il riporto uscente dell'*i-esimo* **Full-Adder** collegato al riporto entrante dell'(*i+1*)-*esimo* **Full-Adder**, come mostrato nello schema alla slide 47 e sopra riportato.

L'addizionatore RCA non fa nient'altro che calcolare la somma così come verrebbe calcolata secondo il metodo *carta e penna*.

La sua architettura è semplice, ma anche lenta. Il tempo di calcolo nel caso peggiore, infatti, dipende linearmente dal numero di stadi, in quanto bisogna attendere che il riporto si propaghi dalla prima all'ultima cella per avere il risultato corretto.

Le considerazioni sul funzionamento di questo componente hanno suggerito di definirlo partendo dal **Full-Adder**, già implementato.

In particolare, sono stati utilizzati:

- Due ingressi (operandi) a 4 bit (A e B), dei quali ogni bit sarà ingresso del rispettivo
 Full-Adder in cascata.
- Un bit di riporto (CARRY) in ingresso (C_{in}).
- Un'uscita somma (S), sempre a 4 bit, della quale ogni bit sarà uscita del rispettivo Full-Adder in cascata.
- Un bit di riporto in uscita (Cout).

Oltre all'implementazione generale, è stata utilizzata una *signal* che viene anche riportata in figura:


• Un segnale c creato come STD_LOGIC_VECTOR a 3 bit.

Questo segnale viene creato a 3 bit e non a 4, poiché l'ipotetico c(3) sarebbe dovuto essere assegnato al $\underline{C_{out}}$ del **Ripple-Carry Adder** ma, per come è stato implementato, si è risparmiato l'utilizzo del quarto bit, assegnando l'uscita dell'ultimo **Full-Adder** direttamente al $\underline{C_{out}}$: questo lo si fa per evitare il fenomeno del **TRIMMING**.


```
C/Lisers/anton/Documents/RACCOLTE/DOCUMENTI/vivado-yhdl workspace/CarrySelectAdder16bit/CarrySelectAdder16bit srcs/sources 1/new/RCA4 yhd
ø
    use IEEE.STD_LOGIC_1164.ALL;
    -- un Ripple-Carry Adder è costituito da 4 Full-Adder in cascata
            t ( A : in STD_LOGIC_VECTOR (3 downto 0); --ingresso A del Ripple-Carry a 4 bit
              B : in STD LOGIC VECTOR (3 downto 0); --ingresso B del Ripple-Carry a 4 bit
               Cin : in STD LOGIC: --CARRY IN (in ingresso)
               S : out STD_LOGIC_VECTOR (3 downto 0); --som
               Cout : out STD LOGIC); -- CARRY OUT (in uscita
   signal c : STD_LOGIC_VECTOR(2 downto 0); --CARRY dei Full-Adder
               B : in STD LOGIC;
              S : out STD LOGIC;
23 Cout
24 end component;
              Cout : out STD_LOGIC);
            Port map( A(0), B(0), Cin, S(0), c(0));
        FA1 : FA
             Port map( A(1), B(1), c(0), S(1), c(1));
            Port map( A(2), B(2), c(1), S(2), c(2));
34 Port map( A(3), B(3), c(2), S(3), Cout); --Cout sarebbe c(3)
36 end Behavioral;
```

Multiplexer

Schema logico




Circuito logico di un Multiplexer 2 a 1



Un **Multiplexer** (comunemente detto **MUX**) è un circuito logico che consente di selezionare (**selettore**) 1 tra 2^n ingressi in base allo stato di n segnali di controllo.


Sono soprattutto usati per aumentare la quantità di dati che possono essere trasmessi attraverso una rete in determinate quote di tempo e banda, pertanto il termine viene usato, contestualmente, sia in **elettronica** che in telecomunicazioni.

Come si può osservare nella figura rappresentante il circuito logico, il MUX riceve in ingresso due bit (chiamati A e B nel nostro codice VHDL) e un bit di selezione (inA) che determina quale dei due ingressi far passare in uscita al circuito (Cout).



Carry-Select Adder a 4 bit

Schema logico



In elettronica, un **Carry-Select Adder** è un circuito che rappresenta un modo particolare per implementare un generico **adder**.

La sua struttura è piuttosto semplice, ma comunque abbastanza veloce nel calcolo.


Dalla definizione di questo componente, dopo aver valutato lo schema logico sopra riportato, si è deciso di strutturarlo partendo dal **Ripple-Carry Adder** già implementato (2 unità per il **Carry-Select** a 4 bit), e utilizzando 5 **multiplexer**.

In particolare, l'implementazione generale scelta riguarda:

- Due ingressi (operandi) a 4 bit (A e B) dei due Ripple-Carry connessi in parallelo.
- Un bit di riporto in ingresso (Cin).
- Un'uscita somma (S), sempre a 4 bit.
- Un bit di riporto in uscita (Cout).


Oltre all'implementazione generale, sono state definite delle *signal* che vengono anche riportate in figura:

- Due segnali p e q creati come STD_LOGIC_VECTOR a 4 bit, dei quali ogni bit sarà uscita del rispettivo Full-Adder nel Ripple-Carry (p per il Ripple-Carry che riceve C_{in}=0 e q per il Ripple-Carry che riceve C_{in}=1), che saranno scelti come bit finali di S tramite multiplexer.
- Due segnali c0 e c1 creati come STD_LOGIC, usati come riporti per i rispettivi Ripple-Carry.



Carry-Select Adder a 16 bit

Schema logico



Come nei casi precedenti, un **Carry-Select Adder** a 16 bit può essere visto come composizione di più circuiti più semplici, in questo caso tre blocchi di **Carry-Select Adder** a 4 bit e un **Ripple-Carry** a 4 bit.

L'implementazione scelta consiste di:

- Due ingressi (operandi) a 16 bit (A e B) del Ripple-Carry e dei Carry-Select Adder a 4 bit.
- Un bit di riporto in ingresso (C_{in}), inserito come ingresso del Ripple-Carry.
- Un'uscita somma (**S**), questa volta a 17 bit per gestire il problema dell'overflow nella somma di bit espressi in complemento a 2.
- Un bit di riporto in uscita (Cout).

Come nel caso del **Carry-Select Adder** a 4 bit, sono state usate due *signal* per gestire i componenti in serie:

- Segnale **p**, uno STD_LOGIC_VECTOR a 4 bit, usato per i riporti in-out dei componenti.
- Segnale Sum, uno STD_LOGIC_VECTOR che raccoglie le somme parziali di ogni blocco.
 Come si nota a riga 59 del codice di CSA16 in VHDL, assegniamo Sum a S, e ciò è possibile poiché i due STD_LOGIC_VECTOR sono della stessa lunghezza.

Alla fine della rete, inoltre, è stato posto un **Full-Adder** per evitare l'errore di overflow, seguendo la definizione:

Per somme algebriche di numeri binari rappresentati in complemento a 2 si verifica overflow quando:


- 1. la somma tra due numeri entrambi positivi restituisce un numero negativo;
- 2. la somma tra due numeri entrambi negativi restituisce un numero positivo.

Il **Full-Adder** riceve in ingresso come:

- ➤ "A", A(15), ovvero l'MSB dell'operando A.
- ➤ "B", B(15), ovvero l'MSB dell'operando B.
- "Cin", il Cout del CSA42, ovvero il segnale di riporto dell'ultimo Carry-Select a 4 bit.

Invece, come uscita avremo come:

- o "S", Sum(16), ovvero l'MSB della somma totale Sum(16 downto 0).
- o "Cout", il riporto finale della somma dei due operandi in complemento a 2.




support

In VHDL non esiste una funzione che calcoli 2^a , dunque è stata definita con il nome di *myfunc* dentro il file di testo *support*.

All'interno della *begin* si utilizza il **for loop**, il quale permette di eseguire per *n* volte un gruppo di statement sequenziali.

```
support.vhd
                                                                                                                                  ? _ D Z X
C:/Users/anton/Documents/RACCOLTE/DOCUMENTI/vivado-vhdl workspace/CarrySelectAdder16bit/CarrySelectAdder16bit.rcs/sources_1/new/support.vhd
                                                                                                                                           ø
l library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 4 -- n-bit=16 quindi 2^(15): 2^(15)-1
 6 package myfunc is
       function pow2(nbit: in integer) return integer;
 8 and package myfunc;
10 package body myfunc is
11 🖯 function pow2(nbit: in integer) return integer is
12 var
13 var
14 begin
15 pow
           variable i:integer;
           variable pown: integer;
          pown:=1;
for i in 0 to mbit loop
16 🖯
17
18
              exit when (i=nbit);
               pown:= pown*2;
         end loop;
return pown;
19 🖨
20
         end function pow2;
22 end package body myfunc;
```

Device




Schematic

Eseguendo la **sintesi,** si è ottenuta una mappa (**SCHEMATIC**) che rappresenta le vere porte logiche messe a disposizione della piattaforma scelta ad inizio progetto: *ZedBoard Zynq Evaluation and Development Kit*. Quanto descritto rappresenta l'hardware.

Sono state ricavate tabelle di verità sotto forma di LUT (che usano FPGA).

Dopo aver eseguito la sintesi, si è proceduto con l'implementazione per poter fissare i collegamenti.



SimCSA16

Per eseguire un TEST bisogna scrivere un altro file VHDL che prende il nome di **TEST BENCH**, ovvero un file dedicato alle simulazioni che non è né sintetizzabile né implementabile (nel nostro caso è chiamato **SimCSA16**).

Il **TEST BENCH** gestisce la variazione degli ingressi nel tempo.


La keyword *wait for* si utilizza per attendere un determinato tempo prima di proseguire con le istruzioni.

La keyword *others* si utilizza per assegnazioni indipendenti dalla grandezza del vettore.


```
SimC SA16.vhd
                                                                                                                                                                 ? _ D @ X
C:/Users/anton/Documents/RACCOLTE/DOCUMENTI/vivado-vhdl workspace/CarrySelectAdder16bit/CarrySelectAdder16bit srcs/sim_1/new/SimCSA16.vhd
Q | \blacksquare | \spadesuit | \Rightarrow | X | \blacksquare | \blacksquare | // | \blacksquare | \circ
                                                                                                                                                                           Ф
    library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
    use IEEE.STD_LOGIC_ARITH.all; -- ARITH = aritmetica
 4 library work; --directory in cui si trova il progetto attuale
     use work.myfunc.all; --funzione ausiliaria
 7 - entity SimCSA16 is
 9 A end SimCSAl6;
11 🖨 architecture Behavioral of SimCSAl6 is
12 - component CSA16 is
            Port ( A : in STD_LOGIC_VECTOR (15 downto 0);
                     B : in STD_LOGIC_VECTOR (15 downto 0);
                    Cin : in STD LOGIC;
                    S : out STD_LOGIC_VECTOR (16 downto 0);
                    Cout : out STD_LOGIC);
18 end component;
   signal A : STD_LOGIC_VECTOR(15 downto 0) := (others => '0');
    signal B : STD_LOGIC_VECTOR(15 downto 0) := (others => '0');
signal Cin : std_logic := '0';
26 signal S : STD_LOGIC_VECTOR(16 downto 0);
    signal Cout : STD_LOGIC;
30 🖹 circuito: CSA16
                   Port map ( A => A,
                           B => B,
                             Cin => Cin,
                             Cout => Cout);
36 🖯 process
38 begin
40 wait for 20 ns;
41 --t=20
         -- utilizzo del for loop (versione sequenziale del for), di default va è un int, quindi con l'aiuto di ARITH lo convertiamo in STD_LOGIC
43
         -- da -(2^(15)) : (2^(15))-1
       -- simulazioe esaustiva (di tutti i possibili valori degli operandi)
45 🖨
         for va in (-pow2(15)) to (pow2(15)-1) loop --numero di bit= 16 bit, quindi il for va da -32768 a 32767
           A<=conv_std_logic_vector(va, 16);
for vb in (-pow2(15)) to (pow2(15)-1) loop
49
50
                   B<=conv_std_logic_vector(vb, 16);</pre>
                    wait for 10 ns;
               end loop;
          end loop;
52 🖨
54 A
        end process;
```

SCREENSHOTS DEI TEST


test 0+0 in decimale




test 0+0 binario




test (-A) + (-B) in decimale




test (-A) + (-B) in binario




test (-A) + (B) in decimale




test (-A) + (B) in binario




test(A) + (-B) in decimale




test (A) + (-B) in binario



test(A) + (B) in decimale



test (A) + (B) in binario



Progetto realizzato da:

Michele Purrone

Antonino Vaccarella