# Άσκηση 1 - Σχεδίαση Επεξεργαστή ενός κύκλου

Ομαδα 26 Μουτσόπουλος Αντώνιος 2021030024 Χατζάκης Εμμανουήλ -Θωμάς 2021030061

#### Φάση 1

#### A.1 Arithmetic Logic Unit

Η ALU αποτελείται από 3 σήματα εισόδου, τους τελεστέους Α και Β και το σήμα ελέγχου(**Op**) για την πράξη που θα πραγματοποιήσει η μονάδα αριθμητικών και λογικών πράξεων. Επιπλέον έχει 4 εξόδους, το σήμα Out που είναι το αποτέλεσμα της ALU και τα σήματα που σηματοδοτούν το overflow(**Ovf**) το Carry Out (**Cout**) και το ZeroFlag(**Zero**).

Η ALU δημιουργείται από τρία components.

- 1. add\_sub
  - Αυτό το component είναι υπεύθυνο για την πρόσθεση και την αφαίρεση που πραγματοποιούνται στην ALU όπως και για την διαχείριση των σημάτων που αφορούν την σηματοδότηση του overflow(**Ovf**) του Carry Out (**Cout**) και του ZeroFlag(**Zero**).
- logical
   Σε αυτό το component γίνονται όλες οι λογικές πράξεις που υποστηρίζει ο επεξεργαστής.
- 3. shiftlogic
  Τέλος αυτό το component διαχειρίζεται όλες τις ολισθήσεις που υποστηρίζονται.

Τα παραπάνω τρία components ενώνονται σε ένα top level αρχείο(**ALU**) Η επιλογή λειτουργίας και εξόδου στο top level αρχείο γίνεται με την χρήση μερικών πολυπλεκτών που ανάλογα το σήμα **Op** διαλέγουν το component που θα χρησιμοποιηθεί.

#### A.2 Register File

Αρχικά υλοποιείται το component του καταχωρητή που έχει ως σήματα το ρολόι(**clk**), τα δεδομένα εισόδου 32-bit (**Data**), τα δεδομένα εξόδου 32-bit (**Dout**) και το σήμα ελέγχου για εγγραφή στο καταχωρητή (**WE**). Όταν το σήμα **WE** είναι ενεργό τότε τα δεδομένα εισόδου **Data** εγγράφονται στο καταχωρητή.

Για την δημιουργία του register file χρησιμοποιούνται 32 καταχωρητές με τον καταχωρητή μηδέν (**register 0**) να έχει συνεχώς την τιμή μηδέν. Το αρχείο καταχωρητών έχει δύο σήματα των 5-bit για τους καταχωρητές ανάγνωσης και ένα σήμα 5-bit για τον καταχωρητή εγγραφής. Για να πραγματοποιηθεί εγγραφή σε έναν καταχωρητή πρέπει το σήμα ελέγχου

**WrEn** να είναι ενεργό. Τέλος έχει 2 σήματα εξόδου που είναι η πληροφορία από τους καταχωρητές ανάγνωσης.

## Φάση 2: Σχεδίαση Βασικών Βαθμίδων του Datapath ενός Απλού Επεξεργαστή

#### Α. Βαθμίδας ανάκλησης εντολών

#### Α.1 Μνήμη ROM

Η rom παράγεται με τη χρήση του core generator.Είναι μία μνήμη βάθους 1024 θέσεων και με 32bit πλάτος. Η είσοδος ορίζεται ως registered ώστε η μνήμη να έχει ρολόι. Η rom αρχικοποιείται με ένα coe αρχείο που έχει τις εντολές που δίνονται στο test exam.asm. Η είσοδος της rom είναι η διεύθυνση της εντολής και δίνεται από τα bits 11 downto 2 της εξόδου του καταχωρητή PC

#### Α.2 Σχεδίαση των επιμέρους τμημάτων

Τα επιμέρους μέρη της βαθμίδας ανάκλησης είναι ο καταχωρητής PC (program counter) όπως και δύο αθροιστές που υπολογίζουν την επόμενη τιμη του PC. Αναλυτικότερα το ένας αθροιστής υπολογίζει την επόμενη τιμή του PC αυξάνοντας την τωρινή κατά τέσσερα ενώ ο άλλος κατα τέσσερα συν το immediate. Η επιλογή της επόμενης τιμής καθορίζεται από ένα σήμα ελέγχου PC\_Sel που ορίζει την έξοδο του πολυπλέκτη ο οποίος ενώνει τον PC με τους αθροιστές. Τέλος για να δώσει ο καταχωρητής την επόμενη διεύθυνση πρέπει το σήμα ελέγχου PC\_LdEn να είναι ενεργό.

Στο τελικό στάδιο της βαθμίδας ανάκλησης ενώθηκαν η μνήμη με τα επιμέρους τμήματα σε ενα top level αρχείο το **IFSTAGE**.

## Β.Σχεδιασμός και υλοποίηση βαθμίδας αποκωδικοποίησης εντολών (DECODE)

Το κομμάτι του αποκωδικοποιητη παίρνει ως είσοδο το instruction απο την rom και το επεξεργάζεται ώστε να οριστούν οι καταχωρητές που θα χρησιμοποιήσει η εντολή. Πιο συγκεκριμένα τα bits απο 25-21 ορίζουν τον καταχωρητή RF[rs] ενώ ο καταχωρητής RF[rt] ορίζεται από τα bits 15-11 ή 20-16. Αυτό εξαρτάται από το σήμα ελέγχου RF\_B\_sel που όταν είναι ενεργό ο RF[rt] ορίζεται από τα bits 20-16 αλλιώς από 15-11. Ο καταχωρητης εγγραφής ορίζεται από τα bits 20-16. Σε περίπτωση που η εντολή έχει immediate τότε χρησιμοποιείται το cloud unit που με βάση το σήμα ελέγχου **ImmedControl** μετατρέπει το immediate σε 32-bit με τους ακόλουθους τρόπους.

ImmedControll	Cloud action
00	Zero Fill

01	Sing extension
10	Zero Fill and Shift
11	Shift by 2 and sing extension

Τα δεδομένα για εγγραφή προέρχονται είτε από την ALU είτε από την ram. Όταν το σήμα ελέγχου RF\_WrData\_sel είναι ενεργό τότε τα δεδομένα εγγραφής προέρχονται από τη μνήμη αλλιώς απο την ALU.

## Γ.Σχεδιασμός και υλοποίηση βαθμίδας Εκτέλεσης Εντολών (ALU)

Σε αυτό το στάδιο συνδέθηκε η ALU του πρώτης φάσης με έναν πολυπλέκτη. Η μία είσοδος της ALU είναι πάντα ο RF[rs] ή αλλιώς RF\_A (από το στάδιο αποκωδικοποίησης εντολών) και η δεύτερη είσοδος εξαρτάται από το σήμα ελέγχου του πολυπλέκτη **ALU\_Bin\_sel** που όταν είναι ενεργό η δεύτερη είσοδος της **ALU** είναι το immediate αλλιώς είναι ένας καταχωρητής B ή αλλιως RF[rt].


## Δ.Σχεδιασμός και υλοποίηση βαθμίδας Πρόσβασης Μνήμης (MEM)

Στο τελευταίο στάδιο της σχεδίασης των βασικών βαθμίδων του Datapath δημιουργήθηκε μία read-first single port ram βάθους 1024 θέσεων μήκους 32-bit. Η βαθμίδα πρόσβασης της μνήμης έχει ένα σήμα ελέγχου **Mem\_WrEn** για την ενεργοποίηση εγγραφής στη μνήμη. Η διεύθυνση εγγραφής στη μνήμης δίνεται από το αποτέλεσμα της ALU και πιο συγκεκριμένα από τα 11 downto 2 bits. Τα δεδομένα εγγραφής στη μνήμη είναι το αποτέλεσμα του καταχωρητή RF[rd] που έχει επιλεχθεί. Η έξοδος είναι δεδομένα 32-bit που φορτώνονται σε καταχωρητές για εντολές lb,lw.

## Φάση 3: Ολοκλήρωση ενός επεξεργαστή ενός κύκλου

#### Datapath

To datapath είναι το top level αρχείο που περιέχει όλες τις βασικές βαθμίδες. Τα components ενώθηκαν κατάλληλα αφήνοντας μόνο τα σήματα ελέγχου.



#### Μονάδα ελέγχου

Ο controller είναι μία μηχανή πεπερασμένων καταστάσεων που έχει ως σήματα το ρολόι και εισόδους το instruction και τα σήματα overflow(**Ovf**), Carry Out (**Cout**) και ZeroFlag(**Zero**). Ως έξοδο έχει όλα σήματα που έμεινα στο datapath και αλλάζουν ανάλογα την κατάσταση της μηχανής.

(Σχημα)

Τελος το **Datapath** και η **Moνάδα ελέγχου** ενώνονται σε ένα top level αρχείο(**CPU**) που είναι ο τελικός επεξεργαστής ενός κύκλου.