
SIMULATOR PIC16F84

Dokumentation



Abstract

Die Dokumentation des Simulators vom PIC16F84 in Java. Erklärungen zur Nutzung, Funktion und Umsetzung.

Rechnerarchitektur

Hochschule Offenburg

bei Lehmann, Stefan, Dipl.-Ing. (FH)

Inhaltsverzeichnis

Einleitung Simulator	2
Funktion der Programmoberfläche	3
LST-Programmvorschau	4
Wichtige Werte	4
SFR Bits	4
Stack	4
Fileregister in 2 Banken	5
Port A & Port B	5
Timing	6
Schrittbedienelemente	6
Auswahl der LST	6
Gliederung des Projektes	7
Funktionsablauf	8
BTFSx	9
CALL	10
MOVF	11
RRF	12
SUBWF	13
DECFSZ	14
XORLW	15
Beschreibung einzelner Komponenten und Funktionen	16
Interrupts	16
FileReader	17
Instruktion Decoder	18
Arithmetische Logische Einheit (ALU)	19
Fazit	20
Anhang	21
Befehlsliste	21
SFR Bits	22
Status Register	22
Option Register	23
INTCON Register	24
Fileregister	25
UML Diagramme	26

Einleitung Simulator

Ein Simulator ist eine spezifische Nachbildung, welche möglichst realitätsnah realisiert ist. Dadurch können grundlegende und spezielle Nutzung des Simulierten nachgebildet werden ohne dieses zu benötigen. Auch kann kontrolliert der Simulator abgeändert werden, um spezifische Situationen, abzubilden. Der Vorteil ist, dass die Simulation unter vollständiger Kontrolle und abgestimmten Verhältnissen laufen kann. Somit kann genaustens studiert werden, was wie funktioniert oder ähnliches. Auch für Testen und lernen der Nutzung kann ein Simulator sehr nützlich sein. Doch ist eine Simulation oft nicht mehr als eine Simulation und kann die Realität nicht perfekt abspiegeln. Die Komplexität der Entwicklung von Simulatoren steigt auch fast schon exponentiell, wenn das Simulierte komplexer ist.

In diesem Projekt wurde ein Simulator für den Microcontroller PIC16F84 in Java realisiert. Die Programmiersprache konnten wir nicht wählen, aber da wir beide die meiste Erfahrung mit Java zu dieser Zeit hatten, hätten wir auch Java zur Entwicklung gewählt. Die Funktionalität des PIC16F84 wurde nicht vollständig in dem Simulator realisiert. Dennoch sind Grundfunktionalität vollständig simulierbar. Alle Instruktionen sind unterstützt und somit können einfache Programme ohne Abweichung abgespielt werden. Interrupts, PCLATH, Timer und Watchdog mit dem Prescaler sind auch simulierbar.

Funktion der Programmoberfläche

Die Benutzeroberfläche bietet eine detaillierte Einsicht in den genauen Ablauf den Microcontrollers. Es können die Befehle manuell abgearbeitet werden. Auch können die Register und Flags jederzeit manipuliert werden.




Abbildung 1 Komplettansicht Simulator

- 1. LST-Programm Vorschau
- 2. Wichtige Werte
- 3. SFR Bits
- 4. Stack
- 5. Fileregister in 2 Banken
- 6. Port A & Port B
- 7. Timing
- 8. Schrittbedienelemente
- 9. Auswahl der LST

Nach dem Öffnen des Programmes muss zunächst ein Programm im LST Format ausgewählt werden (9). Der File-Reader interpretiert das ausgewählte Programm und der Simulator erstellt einen neuen PIC mit dem Programm im Speicher geladen. Jetzt können die Einstellungen, wie zum Beispiel die Quarzfrequenz (7), angepasst werden. Der PIC steht noch auf Reset und wartet diesen und das zugehörige NOP durchzuführen. Danach kann mit Einzel-, N-Schritten oder automatisch der Simulator gesteuert werden (8).

LST-Programmvorschau

In diesem Fenster wird die geladene LST-Datei als Text angezeigt. Die markierte Zeile zeigt auf den nächsten Befehl an, welche der PIC ausführen würde bei einem Schritt. Durch Doppelklick auf eine Zeile kann ein Breakpoint erstellt oder entfernt werden. Der Simulator stoppt bei automatischem Durchlauf oder N-Schritten vor diesem Breakpoint.




Abbildung 2 Schwarze Punkte stellen Breakpoints dar, blau markiert ist der nächste Schritt

Wichtige Werte

Hier sind alle relevanten und oft genutzten Werte dargestellt, wie der Programmzähler, der PCLATH und das W-Register.




Abbildung 3 Wichtige Werte

SFR Bits

In diesem Fenster werden die SFR Bits angezeigt und durch betätigen der Checkboxen können diese auch direkt manipuliert werden. Die Bedeutung der einzelnen Bits ist im Anhang unter SFR Bits anhand des Datenblattes erklärt.




Abbildung 4 SFR Bits

Stack

Der Stack ist durch eine einfache List von acht freien Adressen zum ablegen abgebildet. Beim Legen in den Stack ändern sie die Werte dementsprechend.




Abbildung 5 Stack

Fileregister in 2 Banken

Der PIC16F84 hat nur zwei RAM Bänke zur Verfügung. Diese sind durch zwei Tabellen, welche jeweils 128 Adressen halten, abgebildet. Durch Doppelklick auf die Werte, können diese einfach und direkt manipuliert werden. Die Aufteilung des Speichers kann aus dem Datenblatt im Anhang entnommen werden.




Abbildung 6 FileRegister

Port A & Port B

Hier sind der Port A & Port B durch Checkboxen abgebildet. Auch sieht man darunter direkt das zugehörige Tris-Register, welches entscheidet, ob der Port-Pin ein Eingang oder Ausgang ist. Checken der Box gilt als Hochflanke.



Abbildung 7 Port A & Port B

Timing

In dieser Gruppierung ist alles Wichtige, was mit der Laufzeit in Verbindung gebracht werden kann abgebildet. Es kann die Laufzeit des Microcontrollers in Microsekunden abgelesen werden, die Quarzfrequenz manuell einstellen, den WatchDog freigeben und auch dessen Laufzeit und Endzeit ablesen.



Abbildung 8 Timing

Schrittbedienelemente

Hier wird der gesamte Simulator mit Schritten gesteuert. Die Reset-Taste setzt den PIC auf den Startwert zurück. Mit Step kann ein einzelner Schritt betätigt werden. Start/Stopp kontrolliert den automatischen Ablauf von Schritten. Mit N-Steps können die eingetragenen Schritte direkt betätigt werden. Ignore ignoriert den nächsten Schritt.



Abbildung 9 Schrittbedienung

Auswahl der LST

Um den PIC zu initialisieren muss er mit einem gültigen Programm geladen werden. Dies erfolgt durch LST-Dateien. Durch betätigen der Auswahl öffnet sich der File-Chooser und es kann die LST-Datei, welche eingespielt werden soll, ausgewählt werden.




Abbildung 10 FileChooser

Gliederung des Projektes

Die äußerste Trennung ist zwischen der GUI, File-Reader, Tests und dem PIC-Simulator, welche aber dennoch miteinander verbunden sind. In der GUI-Gruppierung sind alle GUI relevanten Objekte, wie Java Swing Komponenten oder der Thread zur automatischen Abarbeitung der CPU, vorhanden. Die PIC Gruppierung ist unter PIC und seine Elemente, wie die ALU, Stack oder RAM eingeteilt und Objekte welche zur Gruppierung Instruktionen gehören, wie zum Beispiel eine Datenklasse für die Instruktionen und die Arbeitsklasse für den Decoder.





Abbildung 12 Vereinfachtes UML des Projekts

Hier eine vereinfachte Darstellung der Programmstruktur in einem UML Diagramm. Die Benutzeroberfläche (GUI) steuert den gesamten Simulator. Auch besitzt die Benutzeroberfläche eigene Java Swing Komponenten, einen Thread, welchen den Simulator automatisch ablaufen lässt und die Implementierungen eines Interfaces Bit State Change, welche die Status Checkboxen steuern. Durch Benutzereingabe kann der PIC über das GUI gesteuert werden. Es können Zyklen abgearbeitet werden, die Daten ausgelesen und manipuliert werden. Der PIC besitzt mehrere Bausteine. Diese sind: Der Programmspeicher, in welchen die vom FileReader interpretierten LST-Programmdatei als Liste von Befehlen abgespeichert wird. Der Random Access Memory, welcher ein die Daten als Integer in einem zweidimensionalen Array von der Länge 128 hält und nebenbei noch eine Hilfsklasse, welchen den Timer repräsentiert. Den WatchDog und den Stack, von der Länge acht. Außerhalb dieser Verknüpfung gibt es noch einige Arbeitsklassen, wie die Arithmetische Logische Einheit (ALU), PreScaler für den Timer oder WatchDog, den FileReader zur Interpretation der LST-Dateien und eine Hilfsklasse für die Benutzeroberfläche.



Funktionsablauf

Der FileReader bekommt ein eine LST-Datei welche er Interpretiert und in eine Array-Liste von LSTLine und InstructionLine umwandelt. Der PIC16F84 wird mit der InstructionLine-Liste initialisiert und er lädt die Befehle in seinen Programmspeicher. Bei Initialisierung erstell der PIC auch seinen RAM. welcher mit den Standardwerten geladen, einen neuen Watchdog und führt danach direkt ein Reset aus. Der Microcontroller ist nun mit der NoOperation-Instruktion geladen. Wenn von der Benutzeroberfläche der nächste Schritt gerufen wird, dann wird die momentan geladene Instruktion abgearbeitet. Dies geschieht im InstructionHandler, welcher mithilfe eines Switchs den aktuellen Befehl auswertet und die auszuführenden Funktionen aufruft. Aktuell ist im PIC ein NOP geladen, welches bei der Ausführung keine Operation betätigt. Am Ende wird die Laufzeit noch um die benötigte Zeit addiert. Diese wird aus den Zyklen, welche der Befehlt benötigt und der




Abbildung 13 Vereinfachtes PIC Flussdiagramm

Quarzfrequenz des Microcontrollers berechnet. Auch werden der Timer und der Watchdog, wenn eingeschalten, behandelt. Zuletzt wird die nächste Instruktion vorbereitet. Dafür wird zuerst nach Interrupt überprüft, danach der nächste Befehl geladen und der Programmzähler inkrementiert. Danach kann von der Benutzeroberfläche wieder ein Schritt getätigt werden.

Folgend sind noch die Befehle BTFSC/BTFSS, CALL, MOVF, RRF, SUBWF, DECFSZ, XORLW und ihre spezielle Abarbeitung, genauer als Beispiele erklärt.

BTFSx

BTFSC (Bit Test, Skip if Clear) und BTFSS (Bit Test f, Skip if Set) sind beide zusammen implementiert. Sie Testen das Bit an der Stelle f im W-Register ob es bei BTFSC gleich Eins oder bei BTFSS gleich 0 ist. Wenn dies wahr ist, dann wird der nächste Befehlt übersprungen und somit der Programmzähler um insgesamt Zwei erhöht.




Abbildung 14 Flussdiagramm BTFSX

CALL

Mit dem Call (Call Subroutine) kann auf eine bestimmte Stelle im Programmspeicher gesprungen werden. Mit der Verknüpfung des PCLATH kann damit noch weiter als die eigentlich nur 256 Stellen gesprungen werden. Bei jedem Call wird der aktuelle Programmzähler, für den Return, in den Stack geschrieben. Danach wird der Programmzähler auf die elf Bit große literale Konstante und den PCLATH gestellt.




Abbildung 15 Flussdiagramm Call

MOVF

MOVF (Move W to f) speichert einfach die Daten aus dem W-Register auf die Adresse f ab. Das Zero-Flag wird gesetzt, wenn der Wert Null ist.




Abbildung 16 Flussdiagramm MOVF

RRF

RRF (Rotate Right f through Carry) rotiert die Daten auf der Adresse f im RAM um einen Bit nach rechts durch den Carry durch. Wenn das Bit d (Destination Bit) auf 0 steht, wird das Ergebnis im W-Register platziert, wenn nicht, dann wieder auf der Adresse f.




Abbildung 17 Flussdiagramm RRF

SUBWF

SUBWF (Subtract W from f) subtrahiert die Daten im W-Register mit den Werten auf der Adresse f. Die Subtraktion wird mit Hilfe des addieren des Zweierkompliments verwirklicht. Die Arithmetische Logische Einheit überprüft auch direkt bei der Addition, ob die relevanten Flags, hier Carry, Digit-Carry und Zero gesetzt werden müssen und setzt diese direkt, wenn nötig. Wenn das Bit d (Destination Bit) auf 0 steht, wird das Ergebnis im W-Register platziert, wenn nicht, dann wieder auf der Adresse f.




Abbildung 18 Flussdiagramm SUBWF

DECFSZ

DECFSZ (Decrement f, Skip if 0) dekrementiert die Daten aus Adresse f. Wenn das Bit d (Destination Bit) auf 0 steht, wird das Ergebnis im W-Register platziert, wenn nicht, dann wieder auf der Adresse f. Wenn das Ergebnis Null ist, dann wird der nächste Befehlt übersprungen.




Abbildung 19 Flussdiagramm DECFSZ

XORLW

XORLW (Exclusive OR W with f) macht ein exklusives Oder mit den Werten aus dem W-Register und den Werten aus der Adresse f. Der ALU prüft bei dem XOR nach Flags und setzt, wenn nötig, das Zero-Flag. Wenn das Bit d (Destination Bit) auf 0 steht, wird das Ergebnis im W-Register platziert, wenn nicht, dann wieder auf der Adresse f.




Abbildung 20 Flussdiagramm XORLW

Beschreibung einzelner Komponenten und Funktionen Interrupts

Es gibt vier wichtige Interrupts bei dem Microcontroller: Den TMRO-Interrupt, welcher aktiviert wird, wenn der Timer überläuft. Den RB-Port-Change-Interrupt, welche sich aktiviert, wenn an den Pins 4-7 von Port B eine Änderung eintritt. Den RBO/INT-Interrupt, welcher durch flanken an Port B Pin 0 ausgelöst wird. Und den EE-Write-Complete-Interrupt, welcher gesetzt wird, wenn das EEPROM fertig mit schreiben ist. Letzteren Interrupt wurde mit dem EEPROM nicht in diesem Simulator realisiert. Alle anderen Interrupts werden bei jedem Zyklus überprüft, ob Interrupts generell aktiviert sind, durch das Global-Interrupt-Enable-Bit angezeit, und dann die einzelnen Flags der Interrupts.

Der TMRO-Interrupt wird bei jedem Timer-Wert-Wechsel überprüft. Die Port-B-Interrupts werden durch einen ActionListener in der Benutzeroberfläche gerufen. Beim aktivieren der Pins wird überprüft ob ein Interrupt aktiviert werden muss oder nicht.

Hier als Beispiel der RB-Port-Change-Interrupts

```
//Set PortB 4-7 change listener
for (int i = 4; i < 8; ++i) {
    final int index = i;
    portBPins[index].addActionListener(e -> pic.switchRB4_7(index));
}

Abbildung 22 Codeausschnitt setzen des ActionListener

public void switchRB4_7(int index) {
    //checks if RBIE & Port at Index is not output set by tris
    if (ram.isRBIE() && (ram.getTrisB() >> index & 1) == 1) {
        ram.setRBIF(true);
    }
}
```

Abbildung 23 Codeausschnitt Überprüfung auf RB4-7 Interrupt

```
private boolean checkForInterrupts() {
   boolean wasInterrupt = false;
    if (ram.isGIE()) {
        //Timer Interrupt
        if (ram.isT0IE() && ram.isT0IF()) {
            //Timer Interrupt
            stack.push(ram.getPCL());
            ram.setGIE(false);
            ram.setPCL(4);
            wasInterrupt = true;
        }
        //RB0 Interrupt
        if (ram.isINTF() && ram.isINTE()) {
            //Timer Interrupt
            stack.push(ram.getPCL());
            ram.setGIE(false);
            ram.setPCL(4);
            wasInterrupt = true;
        //RB Interrupt
        if (ram.isRBIE() && ram.isRBIF()) {
            //Timer Interrupt
            stack.push(ram.getPCL());
            ram.setGIE(false);
            ram.setPCL(4);
            wasInterrupt = true;
   }-
```

Abbildung 21 Codeausschnitt der Interrupt Überprüfung

FileReader

Der FileReader wird mit einer LST-Datei erstellt, welche er Zeile für Zeile interpretiert. Die LST-Dateien werden mit einem Scanner auf ISO_8859_1 geladen und per Zeile ausgelesen. Hier der Code für die Interpretation der übergebenden Zeile.

Abbildung 24 Codeausschnitt Interpreter der Zeilen




Abbildung 25 UML FileReader

Instruktion Decoder

Der Instruktion Decoder dekodiert die Hex-Werte des Programmcodes, den 14-Bit Opcode (operation code), in Befehle mit Hilfe von Bitmasken. Die zwei höchstwertigen Bits im Opcode entscheiden, welche Gruppierung die Operation besitzt und welche weiteren Bits ausgelesen und eingeteilt werden müssen. Die

Abbildung 26 UML InstructionDecoder

```
* Gibt die gefuellte Instruktion dem opcode entsprechend zurueck
 * @return null wenn unqueltiger opcode
public static Instruction decodeInstruction(int opcode) {
    int opcodeMSbs = opcode >>> 12:
    //Decides what kind of instruction category opcode is
    switch (opcodeMSbs) {
       case Ob0:
           result = byteOrientedInstruction(opcode);
           break:
       case 0b01:
           result = bitOrientedInstruction(opcode):
       case Ah11:
           result = literalOrientedInstruction(opcode);
           hreak:
           result = controlOrientedInstruction(opcode);
           break;
       default:
           result = null;
```

Abbildung 27 Codeausschnitt Einteilung der genauen Befehle

Abbildung 28 Codeausschnitt der Gruppierung der Instruktionen

List mit den allen Befehlen und den zugehörigen Opcode steht im Anhang. Zuerst wird der Opcode zu der Gruppierung der Operationen ausgewertet und weitergeleitet. Zum Beispiel nehmen wir hier den Opcode 0b0110_1010_1111. Dieser würde, da die höchstwertigen Bits 01 sind, als Bit orientierte File Register Operation eingeteilt werden.

Danach werden in den jeweiligen Gruppen mit einer spezifisichen Bitmaske die genauen Befehle ermittelt. In unserem Beispiel sind die Bits an der Stelle 7-9, von dem minderwertigsten und ab Null gezählt, 11, was bedeutdet, dass unser Befehl ein BTFSS ist. Danach müssen nurnoch die restlichen Bits korrekt gruppiert ausgelesen werden. Bei dem BTFSS stehen die Bit 0-6 für f, also die Adresse welche der Befehlt testen soll. Unser Beispiel ist also ein BTFSS, welches das Bit 0b101, also 5 in der Adresse 0b10_1111 also 47 auf gesetzt überprüft und falls Wahr den nächsten Befehl durch einen NOP austauscht.

Arithmetische Logische Einheit (ALU)

Die Arbeitsklasse ALU wird mit der Operation, dem RAM und den nötigen Werten aufgerufen. Durch eine Switch wird entschieden was wie bearbeitet werden soll. Bei der Subtraktion wird der zweite Wert in durch das Zweierkomplement ersetzt und wie eine Addition normal fortgeführt. Da es einen Fehler in der Konstruktion des Microcontrollers gibt, welche auch hier eingebaut wurde, werden keine extra Vorkehrungen bei der Subtraktion getroffen. Die Flags werden vom ALU direkt in den RAM gesetzt.

```
public static int operation(AluOperations operation, RandomAccessMemory ram, int firstValue, int secondValue) {
    int result = firstValue;
    switch (operation) {
        case SUB:
            //Zweierkompliment und dann fallthrough zu ADD
            secondValue = getTwoCompliment(secondValue);
        case ADD:
            //Reset affected flags
            ram.setCarryFlag(false);
            ram.setDigitCarryFlag(false);
            result += secondValue;
            //CarryFlag
            ram.setCarryFlag(isCarry(firstValue, secondValue));
            //DigitCarruFlag
            ram.setDigitCarryFlag(isDigitCarry(firstValue, secondValue));
        case AND:
            result &= secondValue;
            break:
        case OR:
            result |= secondValue;
        case XOR:
            result ^= secondValue;
            break;
        case NOT:
            //never used
            break;
    //Result auf 8Bit maskieren
    result &= 0xFF;
    //Zero Flag
    ram.setZeroFlag(<u>result</u> == 0);
    return result;
```

Fazit

Zu Beginn des Projektes war uns nicht klar, wie wir dieses beginnen oder fertigstellen sollten. Es war alles sehr neu und zu komplex um direkt alles zu verstehen. Nachdem wir das Projekt in kleine Aufgaben eingeteilt hatten und einige von diesen dann auch schnell erledigen konnten, sah es machbarer aus. Das größte Problem war unser Unwissen, wie der PIC funktioniert. Somit konnte nicht wirklich exakt geplant werden. Was bekannt war wurde entwickelt und falls neue Erkenntnisse einkamen wurden oft alte Implementierungen verworfen oder mussten stark abgeändert werden. Es war ein ständiges lernen und anpassen in während der Laufzeit des Projektes. Java war keine Erschwernis für uns, nur hatten wir beide noch nie ein GUI in Java erstellt und mit Hilfe von Swing und dem "Intellij-WindowBuilder" haben wir es zwar geschafft ein funktionsfähiges GUI zu bauen, aber haben wir dort die "best practice" und gedachte Anwendung nicht eingehalten. Dies hat zu Beginn aber den Fortschritt sehr zurückgehalten. Zuerst wollten wir den Simulator 1:1 wie das Original realisieren. Dies stellte sich aber als ineffizient dar. Deswegen fingen wir frisch an. Dort wurden dann viele Funktionen des PICs abstrahiert um diese in Java um einiges schneller realisieren zu können. Das Fehlen einer genaueren Planung war ein Segen und Fluch zugleich. Eine Grobplanung welche festlegte, wie im Allgemeinen alles Funktionieren sollte, was für Klassen es gab und wie die GUI aussehen sollte hatten wir uns erstellt. Genauere Spezifikationen über Methoden und Attribute hatten wir nicht abgemacht. Dadurch konnten wir bei neuen Erkenntnissen oder Ideen flexibel alles anpassen. Die generelle Koordination war aber sehr erschwert, was bei einem kleinen Team nicht so schlimm wie bei Größeren ist. Nachdem die Grundfunktionen des Simulators implementiert waren, lief der restliche Entwicklungsprozess relativ schnell und leicht ab. Bei dem Verständnis des Timers und WatchDog hatten wir zu Beginn Schwierigkeiten, welche aber durch exaktes Recherchieren in dem Datenblattes des Herstellers, gelöst wurde. Vieles wurde später dennoch umgeschrieben oder gelöscht, da durch neue Ideen alte Funktionen obsolet wurden. Einiges konnte aber nicht angepasst werden, da es schon zu tief in der Implementation verankert war und der Aufwand alles anzupassen nicht Wert war. Hier zum Beispiel kommt der RAM, welcher als 128 langes 2d-Array verwirklicht wurde, um die Banken einfacher zu erkennen und zu simulieren. An vielen Stellen mussten aber die Zwei Dimensionen des Arrays hintereinander geknüpft werden um korrektes Verhalten zu erlangen.

Wenn wir das Projekt erneut realisieren würden, würden wir alles zu Beginn genauer Planen und festlegen. Da wir dann auch schon die korrekte Funktion des PICs kennen, wäre dies auch ohne Probleme möglich.

Anhang

Befehlsliste

TABLE 9-2 PIC16FXX INSTRUCTION SET

Mnem	-	Description	Cycles		14-Bit (Opcode	Status	Notes	
Opera	ands			MSb)		LSb	Affected	
		BYTE-ORIENTED FILE REGIS	TER OPE	RATIO	ONS				
ADDWF	f, d	Add W and f	1	00	0111	dfff	ffff	C,DC,Z	1,2
ANDWF	f, d	AND W with f	1	00	0101	dfff	ffff	Z	1,2
CLRF	f	Clear f	1	00	0001	lfff	ffff	Z	2
CLRW	-	Clear W	1	00	0001	0xxx	xxxx	Z	
COMF	f, d	Complement f	1	00	1001	dfff	ffff	Z	1,2
DECF	f, d	Decrement f	1	00	0011	dfff	ffff	Z	1,2
DECFSZ	f, d	Decrement f, Skip if 0	1(2)	00	1011	dfff	ffff		1,2,3
INCF	f, d	Increment f	1	00	1010	dfff	ffff	Z	1,2
INCFSZ	f, d	Increment f, Skip if 0	1(2)	00	1111	dfff	ffff		1,2,3
IORWF	f, d	Inclusive OR W with f	1	00	0100	dfff	ffff	Z	1,2
MOVF	f, d	Move f	1	00	1000	dfff	ffff	Z	1,2
MOVWF	f	Move W to f	1	00	0000	lfff	ffff		
NOP	-	No Operation	1	00	0000	0xx0	0000		
RLF	f, d	Rotate Left f through Carry	1	00	1101	dfff	ffff	С	1,2
RRF	f, d	Rotate Right f through Carry	1	00	1100	dfff	ffff	С	1,2
SUBWF	f, d	Subtract W from f	1	00	0010	dfff	ffff	C,DC,Z	1,2
SWAPF	f, d	Swap nibbles in f	1	00	1110	dfff	ffff		1,2
XORWF	f, d	Exclusive OR W with f	1	00	0110	dfff	ffff	Z	1,2
		BIT-ORIENTED FILE REGIST	ER OPER	RATIO	NS				
BCF	f, b	Bit Clear f	1	01	00bb	bfff	ffff		1,2
BSF	f, b	Bit Set f	1	01	01bb	bfff	ffff		1,2
BTFSC	f, b	Bit Test f, Skip if Clear	1 (2)	01	10bb	bfff	ffff		3
BTFSS	f, b	Bit Test f, Skip if Set	1 (2)	01	11bb	bfff	ffff		3
		LITERAL AND CONTROL	OPERAT	IONS					
ADDLW	k	Add literal and W	1	11	111x	kkkk	kkkk	C,DC,Z	
ANDLW	k	AND literal with W	1	11	1001	kkkk	kkkk	Z	
CALL	k	Call subroutine	2	10	0kkk	kkkk	kkkk		
CLRWDT	-	Clear Watchdog Timer	1	0.0	0000	0110	0100	TO,PD	
GOTO	k	Go to address	2	10	1kkk	kkkk	kkkk		
IORLW	k	Inclusive OR literal with W	1	11	1000	kkkk	kkkk	Z	
MOVLW	k	Move literal to W	1	11	00xx	kkkk	kkkk		
RETFIE	-	Return from interrupt	2	0.0	0000	0000	1001		
RETLW	k	Return with literal in W	2	11	01xx	kkkk	kkkk		
RETURN	-	Return from Subroutine	2	0.0	0000	0000	1000		
SLEEP	-	Go into standby mode	1	0.0	0000	0110	0011	TO,PD	
SUBLW	k	Subtract W from literal	1	11	110x	kkkk	kkkk	C,DC,Z	
XORLW	k	Exclusive OR literal with W	1	11	1010	kkkk	kkkk	Z	
Note de	14 de con con	I/O register is modified as a function of itself (e.g.			- > - 11			and the second of	

Note 1: When an I/O register is modified as a function of itself (e.g., MOVF PORTB, 1), the value used will be that value present on the pins themselves. For example, if the data latch is '1' for a pin configured as input and is driven low by an external device, the data will be written back with a '0'.

^{2:} If this instruction is executed on the TMR0 register (and, where applicable, d = 1), the prescaler will be cleared if assigned to the Timer0 Module.

^{3:} If Program Counter (PC) is modified or a conditional test is true, the instruction requires two cycles. The second cycle is executed as a NOP.

FIGURE 4-1: STATUS REGISTER (ADDRESS 03h, 83h)

order bit of the source register.

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x	
IRP	RP1	RP0	TO	PD	Z	DC	C	R = Readable bit
bit7	•				•		bit0	W = Writable bit
								U = Unimplemented bit,
								read as '0' - n = Value at POR reset
bit 7:	IRP: Regi	ster Bank	Select bit	t (used for	indirect ad	dressina)		
	0 = Bank			(4004 101	a oot aa	areconig)		
	1 = Bank							
	The IRP b	oit is not u	sed by the	e PIC16F8	X. IRP sho	uld be mai	ntained cle	ar.
bit 6-5:	RP1:RP0	: Register	Bank Sel	ect bits (u	sed for dire	ct address	ing)	
	00 = Bank	_		(-			37	
	01 = Bank	k 1 (80h -	FFh)					
	10 = Bank	•						
	11 = Bank	•						
			ytes. Only	/ bit RP0 is	s used by th	ne PIC16F	8X. RP1 sh	ould be maintained clear.
bit 4:	TO: Time							
					, or SLEEP	instruction		
	0 = A WD			1				
bit 3:	PD: Powe		-					
		•	•	CLRWDT in				
	-		tnestee	P instruction	on			
bit 2:	Z: Zero bi							
				_	operation is operation is			
				_				
bit 1:								w the polarity is reversed)
		-			oit of the res		ea	
Liv o								
bit 0:			•		LW instruct	•	urrod	
		•			nt bit of the ant bit of the			
		-		_				dding the two's complement o
							•	oaded with either the high or le

Option Register

FIGURE 4-1: OPTION_REG REGISTER (ADDRESS 81h)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1						
RBPU	INTEDG	TOCS	T0SE	PSA	PS2	PS1	PS0	R = Readable bit					
bit7	,						bitO	W = Writable bit U = Unimplemented bit, read as '0' - n = Value at POR reset					
bit 7:	RBPU: PORTB Pull-up Enable bit 1 = PORTB pull-ups are disabled 0 = PORTB pull-ups are enabled (by individual port latch values)												
bit 6:	INTEDG: Interrupt Edge Select bit 1 = Interrupt on rising edge of RB0/INT pin 0 = Interrupt on falling edge of RB0/INT pin												
bit 5:	T0CS: TMR0 Clock Source Select bit 1 = Transition on RA4/T0CKI pin 0 = Internal instruction cycle clock (CLKOUT)												
bit 4:	T0SE: TMR0 Source Edge Select bit 1 = Increment on high-to-low transition on RA4/T0CKI pin 0 = Increment on low-to-high transition on RA4/T0CKI pin												
bit 3:	PSA: Pres 1 = Presca 0 = Presca	ıler assig	ned to the	WDT									
bit 2-0:	PS2:PS0:	Prescale	r Rate Se	lect bits									
	Bit Value	TMR0 R	ate WD	Γ Rate									
	000 001 010 011 100 101 110	1:2 1:4 1:8 1:16 1:32 1:64 1:12	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2									

FIGURE 4-1: INTCON REGISTER (ADDRESS 0Bh, 8Bh)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x	
GIE	EEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	R = Readable bit
bit7							bit0	W = Writable bit U = Unimplemented bit.
								U = Unimplemented bit, read as '0'
								- n = Value at POR reset
bit 7:	GIE: Glob	al Interru	pt Enable	bit				
	1 = Enab	les all un-	masked ir	terrupts				
	0 = Disab	oles all inte	errupts					
	Note: For	r the opera	ation of th	e interrupt	structure,	please refe	er to Section	າ 8.5.
bit 6:	EEIE: EE	Write Co	mplete Int	errupt Ena	able bit			
				nplete inte	•			
	0 = Disab	les the E	E write co	mplete inte	errupt			
bit 5:	TOIE: TM	R0 Overflo	ow Interru	pt Enable	bit			
		les the TM		•				
	0 = Disab	les the TN	/IR0 interr	upt				
bit 4:		0/INT Inte						
		les the RE		•				
	0 = Disab	les the Ri	30/INT int	errupt				
bit 3:			_	upt Enabl				
				nge interru				
	0 = Disab	les the Ri	3 port cha	nge interr	upt			
bit 2:		R0 overflo		_				
			•	lust be cle	ared in soft	ware)		
	0 = TMR0	0 did not o	verflow					
bit 1:		0/INT Inte						
		RBO/INT in			_			
				d not occu				
bit 0:			_	upt Flag b				
							nust be clea	ared in software)
	$\sigma = \text{None}$	or the KB	7:KB4 pir	is nave ch	anged state	e		

Fileregister

TABLE 4-1 REGISTER FILE SUMMARY

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on Power-on Reset	Value on all other resets (Note3)
Bank 0											
00h	INDF	Uses co	ntents of FS								
01h	TMR0	8-bit rea	l-time clock		xxxx xxxx	uuuu uuuu					
02h	PCL	Low orde	er 8 bits of t	he Progran	m Counter (PC)					0000 0000	0000 0000
03h	STATUS ⁽²⁾	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	000q quuu
04h	FSR	Indirect	data memo	y address	pointer 0	•				xxxx xxxx	սսսս սսսս
05h	PORTA	_	_	_	RA4/T0CKI	RA3	RA2	RA1	RA0	x xxxx	u uuuu
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0/INT	xxxx xxxx	uuuu uuuu
07h		Unimple	mented loca	ation, read	as '0'	•					
08h	EEDATA	EEPROM data register									uuuu uuuu
09h	EEADR	EEPROM address register									uuuu uuuu
0Ah	PCLATH	_		_	Write buffer for	r upper 5 bits	s of the PC	(1)		0 0000	0 0000
0Bh	INTCON	GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000u
Bank 1					•						
80h	INDF	Uses co	ntents of FS	SR to addre	ess data memory	(not a phys	ical register)			
81h	OPTION_ REG	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
82h	PCL	Low orde	er 8 bits of	Program Co	ounter (PC)					0000 0000	0000 0000
83h	STATUS ⁽²⁾	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	000q quuu
84h	FSR	Indirect	data memo	y address	pointer 0					xxxx xxxx	uuuu uuuu
85h	TRISA	PORTA data direction register								1 1111	1 1111
86h	TRISB	PORTB data direction register								1111 1111	1111 1111
87h		Unimplemented location, read as '0'									
88h	EECON1	_	_	_	EEIF	WRERR	WREN	WR	RD	0 x000	0 q000
89h	EECON2	EEPROM control register 2 (not a physical register)									
Ah 8Ah	PCLATH	_	_	_	Write buffer for	r upper 5 bits	s of the PC	(1)		0 0000	0 0000
gen 8Bh	INTCON	GIE	EEIE	TOIE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000u

Legend: x = unknown, u = unchanged. - = unimplemented read as '0', <math>q = value depends on condition.

- 2: The TO and PD status bits in the STATUS register are not affected by a MCLR reset.
- 3: Other (non power-up) resets include: external reset through MCLR and the Watchdog Timer Reset.

Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a slave register for PC<12:8>. The contents of PCLATH can be transferred to the upper byte of the program counter, but the contents of PC<12:8> is never transferred to PCLATH.

UML Diagramme

```
Instruction

- bD : int
- fK : int
- instructionType : InstructionType {readOnly}

+ Instruction(instructionType : InstructionType)
+ Instruction(instructionType : InstructionType, fk : int)
+ Instruction(instructionType : InstructionType, fk : int, bD : int)
+ getType() : InstructionType
+ getFK() : int
+ getBD() : int
+ toString() : String
+ equals(o : Object) : boolean
+ hashCode() : int
```