



UNIVERSITA' DEGLI STUDI DI
NAPOLI FEDERICO II

Scuola Politecnica e delle Scienze di Base
Corso di Laurea in Ingegneria Informatica

Elaborato in **Architettura dei Sistemi Digitali**

Elaborato finale

Anno Accademico 2024/25

Studenti

Filomena Vigliotti

matr. M63001734

Ciro Scognamilgio

matr. M6300

Antonio Sirignano

matr. M63001732

Indice

1	Esercizio 1	1
1.1	Multiplexer 16:1	1
1.1.1	Progetto e architettura	3
1.1.2	Implementazione	8
1.1.3	Simulazione	12
1.1.4	Implementazione 2.0	15
1.2	Rete di interconnessione a 16 ingressi e 4 uscite	19
1.2.1	Progettazione	20
1.2.2	Implementazione	23
1.2.3	Simulazione	29
1.3	Implementazione su board del punto precedente	34
1.3.1	Traccia	35
1.3.2	Implementazione	36
1.3.3	Funzionamento	40
2	Esercizio 2 - Sistema ROM+M	42
2.1	Progettazione	43
2.2	Implementazione	43
2.3	Simulazione	47

2.4	Implementazione su board	50
2.4.1	Traccia	50
2.4.2	Implementazione	50
3	Esercizio 3	53
3.1	Riconoscitore di sequenze	53
3.1.1	Progettazione e architettura	54
3.1.2	Implementazione	55
3.1.3	Simulazione	58
3.2	Implementazione su board del punto precedente	62
	Bibliografia	63

Chapter 1

Esercizio 1

1.1 Multiplexer 16:1

Un multiplexer è una **macchina combinatoria**, ovvero una macchina la cui uscita in un determinato istante di tempo dipende solo dall'ingresso nel medesimo istante, e quindi realizza una funzione del tipo:

$$U = f(I)$$

dove I e U rappresentano rispettivamente gli insiemi limitati dei valori di ingresso e di uscita.

Il Multiplexer realizza una connessione $n:1$, ovvero connette n sorgenti a un'unica destinazione sulla base di segnali di selezione.

Un **Multiplexer lineare** è composto da n segnali in ingresso e n segnali di selezione. Tale dispositivo convoglia uno specifico segnale in ingresso verso l'uscita solo se il corrispondente segnale di selezione è

alto. Uno svantaggio di un dispositivo di questo tipo è il numero eccessivo di fili per i segnali di selezione. Per risolvere ciò si può aggiungere un **Decoder**, un altro dispositivo notevole, che riceve in ingresso una parola codice di n bit e presenta in uscita la sua rappresentazione decodificata di 2^n bit.

Unendo un Multiplexer lineare a un Decoder, l'architettura diventa quella in figura, e si ottiene un componente definito **Multiplexer indirizzabile**, che diversamente da quello lineare, prende solo 2 segnali di selezione in ingresso. Un MUX indirizzabile è a sua volta una macchina notevole, caratterizzata da 2^n ingressi, n ingressi di selezione e un'unica uscita.




Figure 1.1: multiplexer indirizzabile

Si vuole ora progettare un multiplexer indirizzabile 16:1, utilizzando un approccio per composizione, a partire da multiplexer 4:1.

Tale multiplexer è rappresentato di seguito.




Figure 1.2: multiplexer 16:1

1.1.1 Progetto e architettura

Dapprima si utilizza un approccio per composizione per realizzare un multiplexer 4:1 con multiplexer 2:1.




Figure 1.3: multiplexer 2:1

Il primo componente che si realizza è un multiplexer 2:1, caratterizzato dalla seguente tabella di verità:

s_0	i_1	i_0	u
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Table 1.1: Tabella di verità di un Mux 2:1

da cui si ottiene l'equazione:

$$u = (i_0 \text{ AND } \bar{s}_0) \text{ OR } (i_1 \text{ AND } s_0)$$

Il successivo componente da costruire è un multiplexer 4:1.




Figure 1.4: multiplexer 4:1

Per composizione, a partire da 3 multiplexer 2:1, si può ottenere un multiplexer 4:1




Figure 1.5: multiplexer 4:1 per composizione di multiplexer 2:1

I 4 ingressi entrano in due multiplexer 2:1, che prendono due ingressi e producono un'uscita ciascuno; tali uscite vengono immesse nel terzo multiplexer, che produrrà l'unico output finale. Concettualmente, si divide la selezione in ingresso al multiplexer esterno in due parti:

- la parte meno significativa (indicata dal colore verde) s_0 , viene posta in ingresso ai multiplexer del primo stadio e seleziona per ciascuno un filo in uscita;
- la parte più significativa (indicata dal colore viola) s_1 entra nel multiplexer del secondo stadio e decide quale dei due fili, provenienti dai due blocchi precedenti, sarà immessa in uscita.

In maniera analoga si procede con la progettazione del multiplexer 16:1.

Anche in questo caso, sono stati usati dei colori per identificare i collegamenti tra le componenti.




Figure 1.6: multiplexer 16:1 per composizione di multiplexer 4:1

1.1.2 Implementazione

Per l'implementazione si procede con un approccio di tipo strutturale, iniziando quindi dalla codifica del multiplexer 2:1, e, a partire da questo si compongono dispositivi sempre più complessi fino ad arrivare all'obiettivo del multiplexer 16:1.

Mux 2:1 Di seguito il codice riguardante il Mux 2:1.

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity mux_21 is
5      port
6      (
7          i0, i1: in std_logic;
8          s0: in std_logic;
9          u: out std_logic
10     );
11 end mux_21;
12
13 architecture rtl of mux_21 is
14 begin
15     u <= i0 when s0='0' else
16         i1 when s0='1' else
17         '-';
18 end rtl;
```

Code 1.1: Multiplexer 2:1 in VHDL

L'interfaccia del componente ha come ingressi *i0* ed *i1*, come selezione *s0* e come uscita *u*.

Al seguito della definizione dell'interfaccia, si definisce il comportamento dell'entità, che risponde alla tabella della verità 1.1.

Mux 4:1 Si prosegue con il Mux 4:1.

Come anticipato, viene costruito a partire da tre mux 2:1.

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3
4  entity mux_41 is
5      port
6      (
7          i: in std_logic_vector(0 to 3);
8          s: in std_logic_vector(1 downto 0);
9          u: out std_logic
10     );
11 end mux_41;
12
13 architecture structural of mux_41 is
14     signal u_mid: std_logic_vector(0 to 1);
15
16     component mux_21 is
17         port (
18             i0, i1: in std_logic;
19             s0: in std_logic;
20             u: out std_logic
21         );
22     end component;
23
24     begin
25         mux0to1: FOR k IN 0 TO 1 GENERATE
26             m: mux_21
27             port map
28             (
29                 i(k*2),
30                 i(k*2 + 1),
31                 s(0),
32                 u_mid(k)
33             );
34         end GENERATE;
35
36         mux_2: mux_21
37         port map
38         (
39             u_mid(0),
40             u_mid(1),
41             s(1),
```

```
42         u
43     );
44
45 end structural;
```

Code 1.2: Multiplexer 4:1 in VHDL

In quest'entità, l'interfaccia è dichiarata come segue:

- Il parametro `i` vettore di 4 elementi, ognuno corrispondente ad un ingresso del mux 4:1.
- Il parametro `s` vettore di 2 elementi, ognuno corrispondente ad un ingresso di selezione.
- Il parametro `u` corrispondente all'uscita del multiplexer.

A seguire si definisce la struttura del mux 4:1, utilizzando mux 2:1 come componenti.

Con il ciclo `for`, vengono stanziati i primi due mux 2:1, i quali riceveranno in ingresso rispettivamente, gli ingressi del mux 4:1 e la loro uscita è il vettore d'appoggio `u_mid`, il quale è talvolta l'ingresso del terzo mux 2:1.

Mux 16:1 In maniera analoga si procede con la costruzione del mux 16:1. Il codice è il seguente:

```
1 library IEEE;
2 use IEEE.std_logic_1164.all;
3
4 entity mux_161 is
```

```
5      port
6      (
7          i: in std_logic_vector(0 to 15);
8          s: in std_logic_vector(3 downto 0);
9          u: out std_logic
10     );
11 end mux_161;
12
13 architecture structural of mux_161 is
14
15     signal u_mid: std_logic_vector(0 to 3);
16
17     component mux_41 is
18     port
19     (
20         i: in std_logic_vector(0 to 3);
21         s: in std_logic_vector(0 to 1);
22         u: out std_logic
23     );
24 end component;
25
26 begin
27     mux0to3: FOR k IN 0 TO 3 GENERATE
28         m: mux_41
29         port map
30         (
31             i => i((k*4) to (k*4 + 3)),
32             s => s(1 downto 0),
33             u => u_mid(k)
34         );
35     end GENERATE;
36
37     mux_2: mux_41
38     port map
39     (
40         i => u_mid,
41         s => s(3 downto 2),
42         u => u
43     );
44
45 end structural;
```

Code 1.3: Multiplexer 16:1 in VHDL

1.1.3 Simulazione

Per la simulazione, vi è la necessità di un testbench, il quale generiamo in maniera automatica tramite software appositi.

In tale progetto la generazione viene effettuata tramite ChatGPT ed il codice è il seguente:

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all; -- Libreria necessaria per `to_unsigned`
4
5  entity tb_mux_161 is
6  end tb_mux_161;
7
8  architecture behavior of tb_mux_161 is
9      -- Component declaration
10     component mux_161
11     port (
12         i: in std_logic_vector(0 to 15);
13         s: in std_logic_vector(3 downto 0);
14         u: out std_logic
15     );
16     end component;
17
18     -- Signals for testing
19     signal i: std_logic_vector(0 to 15);
20     signal s: std_logic_vector(3 downto 0);
21     signal u: std_logic;
22
23 begin
24     -- Instantiate the unit under test (UUT)
25     uut: mux_161
26     port map (
27         i => i,
28         s => s,
29         u => u
30     );
31
32     -- Test process
33     stim_proc: process
34         variable expected_output: std_logic; -- Variabile per il
           ↳ controllo
```

```

35  begin
36      -- Initialize inputs
37      i <= (others => '0');
38      s <= "0000";
39      wait for 10 ns;
40
41      -- Apply test cases
42      for sel in 0 to 15 loop
43          -- Set the ith bit of i to '1'
44          i <= (others => '0');
45          i(sel) <= '1';
46
47          -- Set the selector
48          s <= std_logic_vector(to_unsigned(sel, 4));
49
50          -- Aspetta che l'uscita si stabilizzi
51          wait for 10 ns;
52
53          -- Calcola l'uscita attesa
54          expected_output := i(sel);
55
56          -- Controlla se l'uscita è corretta
57          if u = expected_output then
58              report "Test passed for s = " & integer'image(sel) &
59                  ", u = " & std_logic'image(u);
60          else
61              report "Test failed for s = " & integer'image(sel) &
62                  ": expected = " &
63                  ⇨ std_logic'image(expected_output) &
64                  ", got = " & std_logic'image(u)
65                  severity error;
66          end if;
67      end loop;
68
69      -- Fine simulazione
70      report "All tests completed";
71      wait;
72  end process;
73  end behavior;

```

Code 1.4: Testbench multiplexer 16:1 in VHDL

Una volta generato ciò, utilizzando i software GHDL e GTKWAVE,

vengono eseguiti i seguenti comandi:

```
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a mux_2_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a mux_4_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a mux_16_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a tb_mux_16_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -e tb_mux_16_1
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -r tb_mux_16_1 --wave=mux_16_1.ghw

tb_mux_16_1.vhdl:58:17:@20ns:(report note): Test passed for s = 0, u = '1'
tb_mux_16_1.vhdl:58:17:@30ns:(report note): Test passed for s = 1, u = '1'
tb_mux_16_1.vhdl:58:17:@40ns:(report note): Test passed for s = 2, u = '1'
tb_mux_16_1.vhdl:58:17:@50ns:(report note): Test passed for s = 3, u = '1'
tb_mux_16_1.vhdl:58:17:@60ns:(report note): Test passed for s = 4, u = '1'
tb_mux_16_1.vhdl:58:17:@70ns:(report note): Test passed for s = 5, u = '1'
tb_mux_16_1.vhdl:58:17:@80ns:(report note): Test passed for s = 6, u = '1'
tb_mux_16_1.vhdl:58:17:@90ns:(report note): Test passed for s = 7, u = '1'
tb_mux_16_1.vhdl:58:17:@100ns:(report note): Test passed for s = 8, u = '1'
tb_mux_16_1.vhdl:58:17:@110ns:(report note): Test passed for s = 9, u = '1'
tb_mux_16_1.vhdl:58:17:@120ns:(report note): Test passed for s = 10, u = '1'
tb_mux_16_1.vhdl:58:17:@130ns:(report note): Test passed for s = 11, u = '1'
tb_mux_16_1.vhdl:58:17:@140ns:(report note): Test passed for s = 12, u = '1'
tb_mux_16_1.vhdl:58:17:@150ns:(report note): Test passed for s = 13, u = '1'
tb_mux_16_1.vhdl:58:17:@160ns:(report note): Test passed for s = 14, u = '1'
tb_mux_16_1.vhdl:58:17:@170ns:(report note): Test passed for s = 15, u = '1'
tb_mux_16_1.vhdl:69:9:@170ns:(report note): All tests completed
antoniosirignano@Antonios-MacBook-Pro Problema_1 % gtkwave mux_16_1.ghw

GTKWave Analyzer v3.4.0 (w)1999-2022 BSI

[0] start time.
[170000000] end time.
2024-11-25 18:54:06.970 gtkwave[78165:3049537] +[IMKClient subclass]: chose IMKClient_Modern
2024-11-25 18:54:06.970 gtkwave[78165:3049537] +[IMKInputSession subclass]: chose IMKInputSession_Modern
```

Figure 1.7: Comandi per la simulazione

Con l'esecuzione dell'ultimo comando, vi si apre una nuova finestra che permette la visualizzazione delle onde:




Figure 1.8: Risultati della simulazione: waveform

1.1.4 Implementazione 2.0

In alcuni casi, può essere utile specificare i singoli ingressi, in particolare quando gli ingressi provengono da fonti diverse; in tal caso, è preferibile l'implementazione che segue:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity mux16_1 is
5      port (
6          i0 : in STD_LOGIC;
7          i1 : in STD_LOGIC;
8          i2 : in STD_LOGIC;
9          i3 : in STD_LOGIC;
10         i4 : in STD_LOGIC;
11         i5 : in STD_LOGIC;
12         i6 : in STD_LOGIC;
13         i7 : in STD_LOGIC;
14         i8 : in STD_LOGIC;

```

```

14         i9 : in STD_LOGIC;
15         i10 : in STD_LOGIC;
16         i11 : in STD_LOGIC;
17         i12 : in STD_LOGIC;
18         i13 : in STD_LOGIC;
19         i14 : in STD_LOGIC;
20         i15 : in STD_LOGIC;
21         s0 : in STD_LOGIC;
22         s1 : in STD_LOGIC;
23         s2 : in STD_LOGIC;
24         s3 : in STD_LOGIC;
25         y0 : out STD_LOGIC
26     );
27 end mux16_1;
28
29 architecture structural of mux16_1 is
30     signal u0 : STD_LOGIC := '0';
31     signal u1 : STD_LOGIC := '0';
32     signal u2 : STD_LOGIC := '0';
33     signal u3 : STD_LOGIC := '0';
34
35     component mux_2_1
36     port (
37         a0 : in STD_LOGIC;
38         a1 : in STD_LOGIC;
39         s : in STD_LOGIC;
40         y : out STD_LOGIC
41     );
42     end component;
43
44     component mux_4_1
45     port (
46         b0 : in STD_LOGIC;
47         b1 : in STD_LOGIC;
48         b2 : in STD_LOGIC;
49         b3 : in STD_LOGIC;
50         s0 : in STD_LOGIC;
51         s1 : in STD_LOGIC;
52         y0 : out STD_LOGIC
53     );
54     end component;
55
56 begin
57     mux_0: mux_4_1
58     Port map(
59         b0 => i0,
60         b1 => i1,
61         b2 => i2,

```

```
59         b3 => i3,
60         s0 => s0,
61         s1 => s1,
62         y0 => u0
63     );
64
65     mux_1: mux_4_1
66     Port map(    b0 => i4,
67                  b1 => i5,
68                  b2 => i6,
69                  b3 => i7,
70                  s0 => s0,
71                  s1 => s1,
72                  y0 => u1
73     );
74     mux_2: mux_4_1
75     Port map(    b0 => i8,
76                  b1 => i9,
77                  b2 => i10,
78                  b3 => i11,
79                  s0 => s0,
80                  s1 => s1,
81                  y0 => u2
82     );
83
84
85     mux_3: mux_4_1
86     Port map(    b0 => i12,
87                  b1 => i13,
88                  b2 => i14,
89                  b3 => i15,
90                  s0 => s0,
91                  s1 => s1,
92                  y0 => u3
93     );
94
95     mux_4: mux_4_1
96     Port map(    b0 => u0,
97                  b1 => u1,
98                  b2 => u2,
99                  b3 => u3,
100                 s0 => s2,
101                 s1 => s3,
102                 y0 => y0
103     );
```

104

105

```
end structural;
```

Code 1.5: Multiplexer 16:1 in VHDL: ingressi trattati separatamente

Ovviamente, la macchina sarà fatta allo stesso modo, come si può vedere dallo schematic generato da Vivado:




Figure 1.9: Schematic Vivado: Mux 16:1

Il multiplexer lavorerà allo stesso modo, con gli stessi risultati simulativi.

1.2 Rete di interconnessione a 16 ingressi e 4 uscite

Una rete di interconnessione è un tipo di rete di commutazione che permette di instradare i segnali da un insieme di ingressi a un insieme più ridotto di uscite. Tale rete può essere progettata attraverso un adeguato utilizzo di Multiplexer e Demultiplexer.

Nel caso in esame, si vuole progettare una rete che prenda 16 ingressi e restituisca 4 uscite. Si utilizza anche in questo caso un approccio per composizione, a partire dal Multiplexer 16:1 implementato nell'esercizio precedente, la cui uscita sarà posta in ingresso a un Demultiplexer 1:4.

La rete complessiva sarà fatta in questo modo:




Figure 1.10: Rete di interconnessione

1.2.1 Progettazione

Anche in questo caso, prima di procedere all'implementazione della rete nel complesso, si costruisce il Demultiplexer 4:1 a partire da Demultiplexer 2:1.

Un Demultiplexer $1 : u$ è un dispositivo che prende un solo segnale di

ingresso, due segnali di selezione e a partire da essi restituisce u uscite.

Un Demultiplexer 2:1 è un dispositivo fatto in questo modo:




Figure 1.11: Demux 1:2

Tale componente è caratterizzato dalla seguente tabella di verità:

s_0	i_0	u_0	u_1
0	0	0	0
0	1	1	0
1	0	0	0
1	1	0	1

Table 1.2: Tabella di verità di un Demux 2:1

Da cui si ricavano le seguenti equazioni relative alle uscite:

$$u_0 = (i_0 \text{ AND } \bar{s}_0)$$

$$u_1 = (i_0 \text{ AND } s_0)$$

A partire dalla composizione di dispositivi di questo tipo, si può realizzare un Demultiplexer 1:4, come rappresentato in figura.




Figure 1.12: Demux 1:4 composto a partire da Demux 1:2

Utilizzando il Demultiplexer appena progettato, al cui ingresso si fa corrispondere l'uscita del Multiplexer 16:1, progettato nell'esercizio precedente, si ottiene la rete di interconnessione, così formata:




Figure 1.13: Rete di interconnessione: funzionamento interno

Nell'immagine, i colori sono stati usati per rendere più chiari i collegamenti tra segnali.

1.2.2 Implementazione

Si inizia mostrando l'implementazione del Demultiplexer 1:2, fatta seguendo un'architettura di tipo Dataflow.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity demux1_2 is
5      port (
6          a0  :in STD_LOGIC;
7          s0  :in STD_LOGIC;
8          y0  :out STD_LOGIC;
9          y1  :out STD_LOGIC
10     );
11 end demux1_2;
12
13
14
15 architecture dataflow of demux1_2 is
16
17 begin
18     y0 <= (not s0 AND a0);
19     y1 <= (s0 AND a0);
20
21
22 end dataflow;

```

Code 1.6: Demultiplexer 1:2

Come mostrato dalla figura 1.12 presente nella fase di progettazione, a partire da 3 demux 1:2 si può realizzare un demux 1:4 seguendo un approccio di tipo strutturale. Segue il codice:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity demux1_4 is
5      port (
6          i0  :in STD_LOGIC;
7          s0  :in STD_LOGIC;
8          s1  :in STD_LOGIC;
9          y0  :out STD_LOGIC;
10         y1  :out STD_LOGIC;
11         y2  :out STD_LOGIC;
12         y3  :out STD_LOGIC

```

```
13         );
14 end demux1_4;
15
16 architecture structural of demux1_4 is
17     signal u0: STD_LOGIC := '0';
18     signal u1: STD_LOGIC := '0';
19
20
21 component demux1_2
22     port (
23         a0: in STD_LOGIC;
24         s0: in STD_LOGIC;
25         y0: out STD_LOGIC;
26         y1: out STD_LOGIC
27     );
28 end component;
29
30 begin
31
32     demux0: demux1_2
33         Port map(
34             a0 => i0,
35             s0 => s0,
36             y0 => u0,
37             y1 => u1
38         );
39     demux1: demux1_2
40         Port map(
41             a0 => u0,
42             s0 => s1,
43             y0 => y0,
44             y1 => y1
45         );
46     demux2: demux1_2
47         Port map(
48             a0 => u1,
49             s0 => s1,
50             y0 => y2,
51             y1 => y3
52         );
53
54 end structural;
```

Code 1.7: Demultiplexer 1:4

Tramite un'appropriata connessione del Multiplexer realizzato nell'esercizio precedente e il Demux 1:4, si ottiene la rete di interconnessione richiesta:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity intercl6_4 is
5      port ( i0 : in STD_LOGIC;
6              i1 : in STD_LOGIC;
7              i2 : in STD_LOGIC;
8              i3 : in STD_LOGIC;
9              i4 : in STD_LOGIC;
10             i5 : in STD_LOGIC;
11             i6 : in STD_LOGIC;
12             i7 : in STD_LOGIC;
13             i8 : in STD_LOGIC;
14             i9 : in STD_LOGIC;
15             i10 : in STD_LOGIC;
16             i11 : in STD_LOGIC;
17             i12 : in STD_LOGIC;
18             i13 : in STD_LOGIC;
19             i14 : in STD_LOGIC;
20             i15 : in STD_LOGIC;
21             s0 : in STD_LOGIC;
22             s1 : in STD_LOGIC;
23             s2 : in STD_LOGIC;
24             s3 : in STD_LOGIC;
25             s4 : in STD_LOGIC;
26             s5 : in STD_LOGIC;
27             y0 : out STD_LOGIC;
28             y1 : out STD_LOGIC;
29             y2 : out STD_LOGIC;
30             y3 : out STD_LOGIC
31         );
32
33     end intercl6_4;
34
35     architecture structural of intercl6_4 is
36
37         signal a0 : STD_LOGIC;
38
39         component mux16_1
40             port (
41                 i0 : in STD_LOGIC;
42                 i1 : in STD_LOGIC;
```

```
40         i2 : in STD_LOGIC;
41         i3 : in STD_LOGIC;
42         i4 : in STD_LOGIC;
43         i5 : in STD_LOGIC;
44         i6 : in STD_LOGIC;
45         i7 : in STD_LOGIC;
46         i8 : in STD_LOGIC;
47         i9 : in STD_LOGIC;
48         i10 : in STD_LOGIC;
49         i11 : in STD_LOGIC;
50         i12 : in STD_LOGIC;
51         i13 : in STD_LOGIC;
52         i14 : in STD_LOGIC;
53         i15 : in STD_LOGIC;
54         s0 : in STD_LOGIC;
55         s1 : in STD_LOGIC;
56         s2 : in STD_LOGIC;
57         s3 : in STD_LOGIC;
58         y0 : out STD_LOGIC
59     );
60     end component;
61
62 component demux1_4
63     port (
64         i0 : in STD_LOGIC;
65         s0 : in STD_LOGIC;
66         s1 : in STD_LOGIC;
67         y0 : out STD_LOGIC;
68         y1 : out STD_LOGIC;
69         y2 : out STD_LOGIC;
70         y3 : out STD_LOGIC;
71     );
72     end component;
73
74
75 begin
76     mux_0: mux16_1
77         Port map(
78             i0 => i0,
79             i1 => i1,
80             i2 => i2,
81             i3 => i3,
82             i4 => i4,
83             i5 => i5,
84             i6 => i6,
```

```
85         i7 => i7,  
86         i8 => i8,  
87         i9 => i9,  
88         i10 => i10,  
89         i11 => i11,  
90         i12 => i12,  
91         i13 => i13,  
92         i14 => i14,  
93         i15 => i15,  
94         s0 => s0,  
95         s1 => s1,  
96         s2 => s2,  
97         s3 => s3,  
98         y0 => a0  
99     );  
100  
101     demux0: demux1_4  
102         Port map(  
103             i0 => a0,  
104             s0 => s4,  
105             s1 => s5,  
106             y0 => y0,  
107             y1 => y1,  
108             y2 => y2,  
109             y3 => y3  
110         );  
111  
112 end structural;
```

Code 1.8: Rete di interconnessione 16:4 in VHDL

La rete realizzata è osservabile come schematic generato da Vivado:




Figure 1.14: Rete di interconnessione: schematic

1.2.3 Simulazione

Per procedere con la simulazione della rete realizzata, si utilizza un tesbench. Tale testebnch è stato realizzato tramite il sito Doulos, e sono stati manualmente aggiunti diversi casi di test:

```

1 library IEEE;
2 use IEEE.Std_logic_1164.all;
3 use IEEE.Numeric_Std.all;
4

```



```
5 entity intercl6_4_tb is
6 end;
7
8 architecture bench of intercl6_4_tb is
9
10     component intercl6_4
11         port ( i0 : in STD_LOGIC;
12               i1 : in STD_LOGIC;
13               i2 : in STD_LOGIC;
14               i3 : in STD_LOGIC;
15               i4 : in STD_LOGIC;
16               i5 : in STD_LOGIC;
17               i6 : in STD_LOGIC;
18               i7 : in STD_LOGIC;
19               i8 : in STD_LOGIC;
20               i9 : in STD_LOGIC;
21               i10 : in STD_LOGIC;
22               i11 : in STD_LOGIC;
23               i12 : in STD_LOGIC;
24               i13 : in STD_LOGIC;
25               i14 : in STD_LOGIC;
26               i15 : in STD_LOGIC;
27               s0 : in STD_LOGIC;
28               s1 : in STD_LOGIC;
29               s2 : in STD_LOGIC;
30               s3 : in STD_LOGIC;
31               s4 : in STD_LOGIC;
32               s5 : in STD_LOGIC;
33               y0 : out STD_LOGIC;
34               y1 : out STD_LOGIC;
35               y2 : out STD_LOGIC;
36               y3 : out STD_LOGIC
37         );
38     end component;
39
40     signal i0: STD_LOGIC;
41     signal i1: STD_LOGIC;
42     signal i2: STD_LOGIC;
43     signal i3: STD_LOGIC;
44     signal i4: STD_LOGIC;
45     signal i5: STD_LOGIC;
46     signal i6: STD_LOGIC;
47     signal i7: STD_LOGIC;
48     signal i8: STD_LOGIC;
49     signal i9: STD_LOGIC;
```

```
50  signal i10: STD_LOGIC;
51  signal i11: STD_LOGIC;
52  signal i12: STD_LOGIC;
53  signal i13: STD_LOGIC;
54  signal i14: STD_LOGIC;
55  signal i15: STD_LOGIC;
56  signal s0: STD_LOGIC;
57  signal s1: STD_LOGIC;
58  signal s2: STD_LOGIC;
59  signal s3: STD_LOGIC;
60  signal s4: STD_LOGIC;
61  signal s5: STD_LOGIC;
62  signal y0: STD_LOGIC;
63  signal y1: STD_LOGIC;
64  signal y2: STD_LOGIC;
65  signal y3: STD_LOGIC ;
66
67  begin
68
69      uut: intercl6_4 port map ( i0 => i0,
70                                i1 => i1,
71                                i2 => i2,
72                                i3 => i3,
73                                i4 => i4,
74                                i5 => i5,
75                                i6 => i6,
76                                i7 => i7,
77                                i8 => i8,
78                                i9 => i9,
79                                i10 => i10,
80                                i11 => i11,
81                                i12 => i12,
82                                i13 => i13,
83                                i14 => i14,
84                                i15 => i15,
85                                s0 => s0,
86                                s1 => s1,
87                                s2 => s2,
88                                s3 => s3,
89                                s4 => s4,
90                                s5 => s5,
91                                y0 => y0,
92                                y1 => y1,
93                                y2 => y2,
94                                y3 => y3 );
```

```

95
96 stimulus: process
97 begin
98
99     -- Inizializzazione segnali
100    i0 <= '0'; i1 <= '0'; i2 <= '0'; i3 <= '0';
101    i4 <= '0'; i5 <= '0'; i6 <= '0'; i7 <= '0';
102    i8 <= '0'; i9 <= '0'; i10 <= '0'; i11 <= '0';
103    i12 <= '0'; i13 <= '0'; i14 <= '0'; i15 <= '0';
104    s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '0';
105    s4 <= '0'; s5 <= '0';
106    wait for 10 ns;
107
108    -- Test Case 1: Selezione i0
109    i0 <= '1'; s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '0'; s4 <=
    ↪ '0'; s5 <= '0';
110    wait for 10 ns;
111
112    -- Test Case 2: Selezione i3
113    i3 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '0'; s3 <= '0'; s4 <=
    ↪ '0'; s5 <= '0';
114    wait for 10 ns;
115
116    -- Test Case 3: Selezione i7
117    i7 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '1'; s3 <= '0'; s4 <=
    ↪ '0'; s5 <= '0';
118    wait for 10 ns;
119
120    -- Test Case 4: Selezione i12
121    i12 <= '1'; s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '1'; s4 <=
    ↪ '1'; s5 <= '0';
122    wait for 10 ns;
123
124    -- Test Case 5: Selezione i15
125    i15 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '1'; s3 <= '1'; s4 <=
    ↪ '1'; s5 <= '0';
126    wait for 10 ns;
127
128    -- Test Case 6: Nessun ingresso attivo
129    i0 <= '0'; i1 <= '0'; i2 <= '0'; i3 <= '0';
130    i4 <= '0'; i5 <= '0'; i6 <= '0'; i7 <= '0';
131    i8 <= '0'; i9 <= '0'; i10 <= '0'; i11 <= '0';
132    i12 <= '0'; i13 <= '0'; i14 <= '0'; i15 <= '0';
133    s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '0'; s4 <= '0'; s5 <=
    ↪ '0';

```

```
134     wait for 10 ns;
135
136     -- Test Case 7: Selezione i5
137     i5 <= '1'; s0 <= '1'; s1 <= '0'; s2 <= '1'; s3 <= '0'; s4 <=
        ⇨ '0'; s5 <= '0';
138     wait for 10 ns;
139
140     -- Test Case 8: Selezione i10
141     i10 <= '1'; s0 <= '0'; s1 <= '1'; s2 <= '0'; s3 <= '1'; s4 <=
        ⇨ '0'; s5 <= '0';
142     wait for 10 ns;
143
144     -- Test Case 9: Selezione i6
145     i6 <= '1'; s0 <= '1'; s1 <= '0'; s2 <= '1'; s3 <= '1'; s4 <=
        ⇨ '0'; s5 <= '0';
146     wait for 10 ns;
147
148     -- Test Case 10: Selezione i9
149     i9 <= '1'; s0 <= '0'; s1 <= '1'; s2 <= '1'; s3 <= '0'; s4 <=
        ⇨ '0'; s5 <= '0';
150     wait for 10 ns;
151
152     -- Test Case 11: Selezione i14
153     i14 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '0'; s3 <= '1'; s4 <=
        ⇨ '1'; s5 <= '0';
154     wait for 10 ns;
155
156     -- Fine del test
157     wait;
158     end process;
159
160 end;
```

Code 1.9: Testbench: Rete di interconnessione 16:4

I risultati di tale simulazione sono osservabili nella seguente waveform realizzata dal tool di Vivado.




Figure 1.15: Rete di interconnessione: waveform

1.3 Implementazione su board del punto precedente

La board utilizzata è la **Nexys A7**, una scheda di sviluppo basata su FPGA progettata da Digilent.




Figure 1.16: Board Nexys A7

1.3.1 Traccia

Sintetizzare ed implementare su board il progetto della rete di interconnessione sviluppato al punto 1.2, utilizzando gli switch per fornire gli input di selezione e i led per visualizzare i 4 bit di uscita. Per quanto riguarda i 16 bit dato in input, essi devono essere immessi mediante switch, 8 bit alla volta, sviluppando un'apposita “rete di controllo” per l'acquisizione che utilizzi due bottoni della board per caricare rispettivamente la prima e la seconda metà del dato in ingresso.

1.3.2 Implementazione

Per permettere lo sviluppo sulla board, è stato necessario gestire gli input in modo appropriato; per fare ciò che viene richiesto, si è scelto di usare il bottone *BTNL* per il caricamento della prima metà degli ingressi, il bottone *BTNR* per il caricamento della seconda metà degli ingressi, e il bottone *BTNU* per il caricamento dei segnali di selezione; inoltre è stato previsto un bottone per il reset, *BTNC*. Gli ingressi sono stati gestiti con gli switch, e le uscite sono visualizzabili tramite i led. I primi 8 switch (da 0 a 7) sono stati utilizzati per gli ingressi, mentre i successivi 6 (da 8 a 13) per le selezioni. I led utilizzati per le uscite sono invece i primi 4 (da 0 a 3). Per permettere opportune connessioni tra i componenti hardware e i segnali utilizzati nella rete di interconnessione, è stata implementata una unità di controllo, che ha gestito gli ingressi in due fasi distinte, oltre che i segnali di selezione. Segue il codice dell'unità di controllo:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity control_unit is
5      Port (
6          clock : in  STD_LOGIC;
7          reset  : in  STD_LOGIC;
8          load_first_part : in  STD_LOGIC;
9          load_second_part : in  STD_LOGIC;
10         load_selection: in  STD_LOGIC;
11         value8_in : in  STD_LOGIC_VECTOR(7 downto 0);
12                 ↪ --valore acquisito dai primi 8 switch
13         value16_out: out STD_LOGIC_VECTOR(15 downto 0);
14         selection_in: in  STD_LOGIC_VECTOR(5 downto 0);
```

```
14         sel_out: out STD_LOGIC_VECTOR(5 downto 0)
15             );
16 end control_unit;
17
18 architecture Behavioral of control_unit is
19
20     signal reg_value : STD_LOGIC_VECTOR(15 downto 0) := (others => '0');
21     signal selection_value: STD_LOGIC_VECTOR(5 downto 0);
22
23 begin
24     value16_out <= reg_value;
25     sel_out <= selection_value;
26
27     main: process(clock)
28     begin
29
30         if clock'event and clock = '1' then
31             if reset = '1' then
32                 reg_value <= (others => '0');
33             else
34                 if load_first_part = '1' then
35                     reg_value(7 downto 0) <= value8_in;
36                 elsif load_second_part = '1' then
37                     reg_value(15 downto 8) <= value8_in;
38                 elsif load_selection = '1' then
39                     selection_value <= selection_in;
40                 end if;
41             end if;
42         end if;
43
44     end process;
45
46 end Behavioral;
```

Code 1.10: Control unit

Inoltre, per consentire il funzionamento del sistema sulla board, è stato implementato il seguente codice:


```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4
5  entity interc_16_4onBoard is
6  Port (
7      clock : in  STD_LOGIC; --clock board
8      reset : in  STD_LOGIC; --reset, associato al
9          ↪ bottone BTNC
10     load_first_part : in  STD_LOGIC; --comando di
11         ↪ caricamento 8 bit meno significativi
12     load_second_part : in  STD_LOGIC; --comando di
13         ↪ caricaernto 16bit pi significativi
14     value8_in : in  STD_LOGIC_VECTOR(7 downto 0);
15         ↪ --input di 8 bit inserito tramite switch (di
16         ↪ volta in volta
17         --in base al segnale di controllo
18         ↪ corrispondere[U+FFFD]lle due met[U+FFFD]el
19         ↪ valore da visualizzare
20     selection_in: in  STD_LOGIC_VECTOR(5 downto 0); --
21         ↪ selezione acquisita dagli switch
22     load_selection: in  STD_LOGIC; --comando per
23         ↪ caricare i segnali di selezione: BTNU
24     y0, y1, y2, y3: out  STD_LOGIC
25         );
26 end interc_16_4onBoard;
27
28 architecture structural of interc_16_4onBoard is
29 component control_unit is
30 Port (
31     clock : in  STD_LOGIC;
32     reset : in  STD_LOGIC;
33     load_first_part : in  STD_LOGIC;
34     load_second_part : in  STD_LOGIC;
35     load_selection: in  STD_LOGIC;
36     value8_in : in  STD_LOGIC_VECTOR(7 downto 0);
37         ↪ --valore acquisito da 8 switch alla volta
38     value16_out: out  STD_LOGIC_VECTOR(15 downto 0);
39     selection_in: in  STD_LOGIC_VECTOR(5 downto 0);
40     sel_out: out  STD_LOGIC_VECTOR(5 downto 0)
41         );
42 end component;
43
44 component intercl6_4 is
45 port (

```

```
36         i0 : in STD_LOGIC;
37         i1 : in STD_LOGIC;
38         i2 : in STD_LOGIC;
39         i3 : in STD_LOGIC;
40         i4 : in STD_LOGIC;
41         i5 : in STD_LOGIC;
42         i6 : in STD_LOGIC;
43         i7 : in STD_LOGIC;
44         i8 : in STD_LOGIC;
45         i9 : in STD_LOGIC;
46         i10 : in STD_LOGIC;
47         i11 : in STD_LOGIC;
48         i12 : in STD_LOGIC;
49         i13 : in STD_LOGIC;
50         i14 : in STD_LOGIC;
51         i15 : in STD_LOGIC;
52         s0 : in STD_LOGIC;
53         s1 : in STD_LOGIC;
54         s2 : in STD_LOGIC;
55         s3 : in STD_LOGIC;
56         s4 : in STD_LOGIC;
57         s5 : in STD_LOGIC;
58         y0 : out STD_LOGIC;
59         y1 : out STD_LOGIC;
60         y2 : out STD_LOGIC;
61         y3 : out STD_LOGIC
62     );
63 end component;
64
65 signal cu_value: STD_LOGIC_VECTOR(15 downto 0);
66 signal cu_sel: STD_LOGIC_VECTOR( 5 downto 0);
67
68 begin
69 cu: control_unit
70     port map(
71         clock => clock,
72         reset => reset,
73         load_first_part => load_first_part,
74         load_second_part => load_second_part,
75         load_selection => load_selection,
76         value8_in => value8_in,
77         value16_out => cu_value,
78         selection_in => selection_in,
79         sel_out => cu_sel
80     );
```

```
81
82 ri: intercl6_4
83   port map(
84     i0 => cu_value(0),
85     i1 => cu_value(1),
86     i2 => cu_value(2),
87     i3 => cu_value(3),
88     i4 => cu_value(4),
89     i5 => cu_value(5),
90     i6 => cu_value(6),
91     i7 => cu_value(7),
92     i8 => cu_value(8),
93     i9 => cu_value(9),
94     i10 => cu_value(10),
95     i11 => cu_value(11),
96     i12 => cu_value(12),
97     i13 => cu_value(13),
98     i14 => cu_value(14),
99     i15 => cu_value(15),
100    s0 => cu_sel(0),
101    s1 => cu_sel(1),
102    s2 => cu_sel(2),
103    s3 => cu_sel(3),
104    s4 => cu_sel(4),
105    s5 => cu_sel(5),
106    y0 => y0,
107    y1 => y1,
108    y2 => y2,
109    y3 => y3
110  );
111
112 end structural;
```

Code 1.11: Implementazione: Rete di interconnessione on Board

1.3.3 Funzionamento

Di seguito si mostra l'esecuzione su board di uno dei casi di test visti in precedenza nella fase di simulazione. In particolare è stato testato ciò che avveniva a 51 ns, e si può vedere che il led acceso corrisponde

con l'uscita attesa y_2 .




Figure 1.17: Uscita y_2 attiva

Chapter 2

Esercizio 2 - Sistema

ROM+M

Il sistema che si vuole costruire consiste in due elementi principali: una ROM (Read-Only-Memory) puramente combinatoria e una macchina combinatoria M, che esegue una trasformazione sui dati letti da M e li pone in uscita. La ROM si compone di 16 locazioni di memoria, ciascuna contenente una stringa di 8 bit. Il sistema prende in ingresso un indirizzo di 4 bit, che permetterà di accedere a una delle locazioni della ROM; il dato in tale locazione viene posto in uscita alla ROM, e quindi in ingresso alla macchina M. La macchina M deve effettuare una trasformazione sulla stringa di 8 bit, in modo da restituire in uscita una stringa di 4 bit. La trasformazione scelta consiste nel sommare i 4 bit più significativi della stringa con i 4 bit meno significativi, la stringa di 4 bit risultante sarà restituita come uscita all'intero sistema.




Figure 2.1: ROM + M

2.1 Progettazione

La progettazione consiste nella realizzazione dei due componenti fondamentali del sistema: ROM e M.

2.2 Implementazione

Dapprima si implementa la ROM, in cui sono memorizzati 16 elementi, ciascuno da 8 bit. Il codice sottostante crea l'entità ROM, al cui ingresso è presente un vettore da 4 bit di `std_logic` che rappresenta l'indirizzo, e in uscita restituisce un vettore di 8 bit. Vengono poi definite le stringhe di bit contenute nella ROM. Nel processo `main`, si pone in uscita l'elemento corrispondente alla locazione `address`.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
4
```

```

5
6 entity ROM is
7     port (
8         address: in STD_LOGIC_VECTOR(3 downto 0);
9         dout: out STD_LOGIC_VECTOR(7 downto 0)
10    );
11 end entity ROM;
12
13 architecture RTL of ROM is
14
15 type MEMORY is array(15 downto 0) of STD_LOGIC_VECTOR(7 downto 0);
16   ↪ --memoria da N locazioni che contengono 8 bit
17 constant ROM_N: MEMORY := (
18     "01000000", -- in locazione 15
19     "01000001",
20     "01000010",
21     "01000011",
22     "00010100",
23     "01000101",
24     "00000110",
25     "01000111",
26     "00001000",
27     "00001001",
28     "01001010",
29     "00001011",
30     "00001100",
31     "00001101",
32     "10001010",
33     "00001001" --in locazione 0
34 );
35
36 begin
37 main: process(address)
38 begin
39     dout<= ROM_N(TO_INTEGER(unsigned(address))); --lettura dalla rom
40 end process main;
41 end architecture RTL;

```

Code 2.1: Implementazione ROM in VHDL

Si procede poi con l'implementazione del componente M, che effettua la trasformazione.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity M is
6      port (
7          ingresso: in std_logic_vector(7 downto 0);
8          uscita: out std_logic_vector(3 downto 0)
9      );
10
11 end entity M;
12
13 architecture Behavioral of M is
14 begin
15     process(ingresso)
16     begin
17         -- Somma dei 4 bit pi significativi e dei 4 meno
18         --   ↳ significativi
19         uscita <= std_logic_vector(unsigned(ingresso(7 downto 4)) +
20         --   ↳ unsigned(ingresso(3 downto 0)));
21     end process;
22 end Behavioral;

```

Code 2.2: Macchina M

Nel processo si pone come uscita della macchina la somma tra i bit più significativi dell'ingresso (dal bit 7 al 4) e dei bit meno significativi (dal bit 3 allo 0).

Le due componenti sono parte del sistema S che è così implementato:

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity ROMplusM is
6      Port (
7          A: in std_logic_vector(3 downto 0); --indirizzo in ingresso
8          --   ↳ al sistema
9          bout: out std_logic_vector(3 downto 0) --uscita complessiva
10         --   ↳ del sistema

```



```
9      );
10 end ROMplusM;
11
12 architecture structural of ROMplusM is
13     signal u0 : std_logic_vector(7 downto 0) := "00000000";
14
15     component ROM
16     port (
17         address: in STD_LOGIC_VECTOR(3 downto 0);
18         dout: out STD_LOGIC_VECTOR(7 downto 0)
19     );
20     end component;
21
22     component M
23     port (
24         ingresso: in std_logic_vector(7 downto 0);
25         uscita: out std_logic_vector(3 downto 0)
26     );
27     end component;
28
29 begin
30     -- Istanza della ROM
31     rom_instance: ROM
32     port map(
33         address => A,
34         dout => u0
35     );
36     -- Istanza della macchina combinatoria M
37     transform: M
38     port map(
39         ingresso => u0,
40         uscita => bout
41     );
42 end structural;
```

Code 2.3: Sistema S

Tale sistema è stato costruito come structural: sono stati dichiarati i componenti, e ne sono state definite le istanze. Si è utilizzato un segnale di supporto u_0 , che funge da segnale intermedio tra l'uscita della ROM e l'ingresso della macchina.

Si osserva lo schematic fornito dall'ambiente di sviluppo Vivado:



Figure 2.2: Schematic di S

2.3 Simulazione

Per procedere alla simulazione si realizza un testbench, con diversi casi di test, che permettano di osservare il comportamento del sistema.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity ROMplusM_tb is
6  -- Un testbench non ha porte, [U+FFFD]n'entit[U+FFFD]uota.
7  end ROMplusM_tb;
8
9  architecture behavior of ROMplusM_tb is
10
11  -- Component declaration for the unit under test (UUT)
12  component ROMplusM
13  Port (
14      A: in std_logic_vector(3 downto 0);
15      bout: out std_logic_vector(3 downto 0)
16  );
17  end component;
18
19  -- Signals to connect to the UUT
20  signal A_tb: std_logic_vector(3 downto 0) := (others => '0'); --
21  -- ↳ Ingresso inizializzato a 0
22  signal bout_tb: std_logic_vector(3 downto 0); -- Uscita
23  begin

```

```
24
25  -- Instantiation of the UUT (Unit Under Test)
26  uut: ROMplusM
27      Port map (
28          A => A_tb,
29          bout => bout_tb
30      );
31
32  -- Stimulus process to provide inputs and check outputs
33  stimulus_process: process
34  begin
35      -- Test 1: Indirizzo A = 0
36      A_tb <= "0000";
37      wait for 10 ns;
38
39      -- Test 2: Indirizzo A = 1
40      A_tb <= "0001";
41      wait for 10 ns;
42
43      -- Test 3: Indirizzo A = 2
44      A_tb <= "0010";
45      wait for 10 ns;
46
47      -- Test 4: Indirizzo A = 3
48      A_tb <= "0011";
49      wait for 10 ns;
50
51      -- Test 5: Indirizzo A = 5
52      A_tb <= "0101";
53      wait for 10 ns;
54
55      -- Test 6: Indirizzo A = 7
56      A_tb <= "0111";
57      wait for 10 ns;
58
59      -- Test 7: Indirizzo A = 10
60      A_tb <= "1010";
61      wait for 10 ns;
62
63      -- Test 8: Indirizzo A = 255
64      A_tb <= "1111";
65      wait for 10 ns;
66
67      -- Fine simulazione
68      wait;
```

```

69     end process;
70
71 end behavior;

```

Code 2.4: Testbench

La seguente figura permette la visualizzazione delle waveform.




Figure 2.3: Waveform della simulazione di S

Si procede con dei test effettuati manualmente per mostrare la correttezza nel funzionamento del sistema S. Per consentire una maggiore leggibilità, si è scelto di visualizzare gli indirizzi come Unsigned Decimal.

Nel caso $A = 0$, si accede alla stringa 00001001, sommando i bit meno significativi con quelli più significativi si ottiene $0000 + 1001 = 1001$; nel caso $A = 5$, si accede alla stringa 01001010, e procedendo come sopra si ottiene $0100 + 1010 = 1110$.

Come si può vedere, i risultati di questi test coincidono con il comportamento atteso dal sistema e che sono mostrati nella waveform relativa alla simulazione.

2.4 Implementazione su board

2.4.1 Traccia

Sintetizzare ed implementare su board il progetto del sistema ROM+M sviluppato al punto 2.1, utilizzando gli switch per fornire l'indirizzo della ROM da cui leggere i valori da trasformare e i led per visualizzare i 4 bit di uscita.

2.4.2 Implementazione

In questo caso, per implementare il sistema sulla board, è stato sufficiente modificare il file `Nexys-A7-50T-Master.xdc`, collegando i primi 4 switch (da 0 a 3) all'indirizzo *A* in ingresso, e i led da 0 a 3 alle uscite *bout* della macchina.

In particolare, il file `xdc` è composto dalle seguenti righe utili:

```
#GESTIONE SWITCH
set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports{ A[0] }];
# IO_L24N_T3_RS0_15 Sch=sw[0]
set_property -dict {PACKAGE_PIN L16 IOSTANDARD LVCMOS33} [get_ports{ A[1] }];
# IO_L3N_T0_DQS_EMCLK_14 Sch=sw[1]
set_property -dict {PACKAGE_PIN M13 IOSTANDARD LVCMOS33} [get_ports{ A[2] }];
# IO_L6N_T0_D08_VREF_14 Sch=sw[2]
set_property -dict {PACKAGE_PIN R15 IOSTANDARD LVCMOS33} [get_ports{ A[3] }];
# IO_L13N_T2_MRCC_14 Sch=sw[3]
```

CHAPTER 2. ESERCIZIO 2 - SISTEMA ROM+M

```
#GESTIONE LED

set_property -dict {PACKAGE_PIN H17 IOSTANDARD LVCMOS33} [get_ports {bout[0]}};
#IO_L18P_T2_A24_15 Sch=led[0]

set_property -dict {PACKAGE_PIN K15 IOSTANDARD LVCMOS33} [get_ports {bout[1]}};
#IO_L24P_T3_RS1_15 Sch=led[1]

set_property -dict {PACKAGE_PIN J13 IOSTANDARD LVCMOS33} [get_ports {bout[2]}};
#IO_L17N_T2_A25_15 Sch=led[2]

set_property -dict {PACKAGE_PIN N14 IOSTANDARD LVCMOS33} [get_ports {bout[3]}};
#IO_L8P_T1_D11_14 Sch=led[3]
```

Si mostrano in seguito alcuni test eseguiti sulla board, che hanno confermato i risultati ottenuti dalla simulazione.




Figure 2.4: A = "0101", bout = "1110"

Chapter 3

Esercizio 3

3.1 Riconoscitore di sequenze

Un **riconoscitore di sequenze**, è una macchina sequenziale impulsiva¹ che riceve una sequenza di bit in ingresso e che, a seconda se tale sequenza sia uguale o non ad una data, ritorni i valori 1 e 0, rispettivamente.

In particolare si possono avere due tipi di riconoscitori:

1. **riconoscitori di sequenze non sovrapposte**: valuta i bit in ingresso a gruppi di n elementi alla volta;
2. **riconoscitori di sequenze parzialmente sovrapposte**: valuta i bit in ingresso a uno alla volta, tornando allo stato iniziale ogni qual volta la sequenza viene riconosciuta.

¹Macchina in cui l'uscita è vera solo per un determinato stato e per un determinato ingresso, e poi torna ad essere falsa.

Nel caso in esame si vuole implementare un riconoscitore della sequenza **101**.

Oltre al dato, tale macchina ha in ingresso la tempificazione A e il valore M , che nel caso in cui $M = 0$, la macchina lavora come riconoscitore di sequenze non sovrapposte, mentre se $M = 1$ lavora come riconoscitore di sequenze parzialmente sovrapposte.

3.1.1 Progettazione e architettura

Per progettare una macchina sequenziale, vi è bisogno dell'automa a stati finiti.

Nel caso in questione, vi è il seguente risultato




Figure 3.1: Automa riconoscitore di sequenza

3.1.2 Implementazione

Per l'implementazione VHDL dell'automa, si dichiarano dapprima gli ingressi

- RST: permette il reset della macchina, portandola allo stato S_0 ;
- A: rappresenta l'abilitazione, ovvero il clock;
- i : è l'ingresso;

- M: permette di selezionare con quale modalità far lavorare la macchina: se $M = 0$ effettua il riconoscimento a gruppi di tre bit per volta; se $M = 1$ effettua il riconoscimento un bit alla volta

L'uscita è rappresentata dal segnale Y.

L'architettura è costruita con un approccio comportamentale e vi è una variazione di stato ad ogni fronte di salita del clock (A).

Si vuole notare che il segnale RST è sincrono.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity riconoscitore is
5      port
6      (
7          RST:    in  std_logic;
8          i:      in  std_logic;
9          A:      in  std_logic;
10         M:      in  std_logic;
11         Y:      out std_logic
12     );
13 end riconoscitore;
14
15 architecture Behavioral of riconoscitore is
16     type state_type is (S0, S1, S2, S3, S4, S5 , S6, S7, S8);
17     signal current_state, next_state: state_type;
18     signal temp_y: std_logic;
19
20     begin
21     process(A, RST)
22     begin
23         if rising_edge(A) then                -- (A'event and A='1')
24             if RST = '1' then
25                 current_state <= S0;
26                 Y <= '0';
27             else
28                 current_state <= next_state;

```

```

29         Y                                     <= temp_y;
30     end if;
31 end if;
32 end process;
33
34 process(current_state, i, M)
35 begin
36     next_state                                     <= current_state;
37     --Y                                           <= '0';
38
39     case current_state is
40     when S0 =>
41         if M = '1' then
42             next_state                             <= S1;
43             temp_y                                 <= '0';
44         elsif M = '0' then
45             next_state                             <= S4;
46             temp_y                                 <= '0';
47         end if;
48     when S1 =>
49         if i = '0' then
50             next_state                             <= current_state;
51             temp_y                                 <= '0';
52         elsif i = '1' then
53             next_state                             <= S2;
54             temp_y                                 <= '0';
55         end if;
56     when S2 =>
57         if i = '1' then
58             next_state                             <= current_state;
59             temp_y                                 <= '0';
60         elsif i = '0' then
61             next_state                             <= S3;
62             temp_y                                 <= '0';
63         end if;
64     when S3 =>
65         next_state                                 <= S1;
66         if i = '0' then
67             temp_y                                 <= '0';
68         elsif i = '1' then
69             temp_y                                 <= '1';
70         end if;
71
72     when S4 =>
73         if i = '0' then

```

```
74         next_state      <=  S7;
75         temp_y           <=  '0';
76     elsif i = '1' then
77         next_state      <=  S5;
78         temp_y           <=  '0';
79     end if;
80
81     when S5 =>
82         if i = '1' then
83             next_state    <=  S8;
84             temp_y         <=  '0';
85         elsif i = '0' then
86             next_state    <=  S6;
87             temp_y         <=  '0';
88         end if;
89     when S6 =>
90         next_state      <=  S4;
91         if i = '1' then
92             temp_y        <=  '1';
93         end if;
94     when S7 =>
95         next_state      <=  S8;
96         temp_y           <=  '0';
97     when S8 =>
98         next_state      <=  S4;
99         temp_y           <=  '0';
100     end case;
101 end process;
102 end Behavioral;
```

Code 3.1: riconoscitore.vhdl

3.1.3 Simulazione

Per effettuare la simulazione, è stato necessario il seguente testbench.

```

1  -- Testbench for riconoscitore (sequence 101 detection)
2  library IEEE;
3  use IEEE.Std_logic_1164.all;
4  use IEEE.Numeric_Std.all;
5
6  entity riconoscitore_tb is
7  end;
8
9  architecture bench of riconoscitore_tb is
10
11     component riconoscitore
12     port
13     (
14         RST:    in  std_logic;
15         i:      in  std_logic; -- Input signal
16         A:      in  std_logic; -- Clock signal
17         M:      in  std_logic; -- Mode or another input (adjust
            ↪ as needed)
18         Y:      out std_logic  -- Output signal (detects "101")
19     );
20 end component;
21
22 signal RST: std_logic := '0';
23 signal i: std_logic := '0';
24 signal A: std_logic := '0'; -- Clock
25 signal M: std_logic := '0';
26 signal Y: std_logic;
27
28 constant clock_period: time := 10 ns;
29 signal stop_the_clock: boolean := false;
30
31 begin
32
33     uut: riconoscitore port map (
34         RST => RST,
35         i   => i,
36         A   => A,
37         M   => M,
38         Y   => Y
39     );
40
41     -- Clock generation
42     clocking: process
43     begin
44         while not stop_the_clock loop

```

```
45     A <= '0';
46     wait for clock_period/2;
47     A <= '1';
48     wait for clock_period/2;
49 end loop;
50 wait;
51 end process;
52
53 -- Stimulus process
54 stimulus: process
55 begin
56     -- Initialization
57     RST <= '1';
58     wait for 2 * clock_period; -- Hold reset for 2 clock cycles
59     RST <= '0';
60     wait for clock_period;
61
62     M <= '1';
63     wait for 2 * clock_period;
64     i <= '1';
65     wait for clock_period;
66     i <= '1';
67     wait for clock_period;
68     i <= '0';
69     wait for clock_period;
70     i <= '1';
71     wait for clock_period;
72     i <= '0';
73     wait for clock_period;
74     i <= '0';
75     wait for clock_period;
76     i <= '1';
77     wait for clock_period;
78     i <= '0';
79     wait for clock_period;
80     i <= '1';
81     wait for clock_period;
82
83     RST <= '1';
84     wait for 2 * clock_period;
85     RST <= '0';
86     wait for clock_period;
87
88     M <= '0';
89     wait for 2 * clock_period;
```

```
90     i <= '1';
91     wait for clock_period;
92     i <= '1';
93     wait for clock_period;
94     i <= '0';
95     wait for clock_period;
96     i <= '1';
97     wait for clock_period;
98     i <= '0';
99     wait for clock_period;
100    i <= '1';
101    wait for clock_period;
102    i <= '1';
103    wait for clock_period;
104    i <= '0';
105    wait for clock_period;
106    i <= '1';
107    wait for clock_period;
108
109
110    -- End simulation
111    stop_the_clock <= true;
112    wait;
113    end process;
114
115    end bench;
```

Code 3.2: riconoscitore_tb.vhdl

Gli ingressi sono i seguenti:

- $M = 1$:

– 1, 1, 0, 1, 0, 0, 1, 0, 1

- $M = 0$:

– 1, 1, 0, 1, 0, 1, 1, 0, 1

Il risultato è il seguente:




Figure 3.2: Simulazione Riconoscire

3.2 Implementazione su board del punto precedente

Bibliografia