

Scuola Politecnica e delle Scienze di Base Corso di Laurea in Ingegneria Informatica

Elaborato in Architettura dei Sistemi Digitali

Elaborato finale

Anno Accademico 2024/25

Studenti

Filomena Vigliotti matr. M63001734 Ciro Scognamilgio matr. M6300 Antonio Sirignano matr. M63001732

Indice

1	Esercizio 1			1
	1.1	Multiplexer 16:1		
		1.1.1	Progetto e architettura	3
		1.1.2	Implementazione	8
		1.1.3	Simulazione	12
		1.1.4	Implementazione 2.0	15
	1.2	Rete o	di interconnessione a 16 ingressi e 4 uscite	19
		1.2.1	Progettazione	20
		1.2.2	Implementazione	23
		1.2.3	Simulazione	29
	1.3	Imple	mentazione su board del punto precedente	34
		1.3.1	Traccia	35
		1.3.2	Implementazione	36
		1.3.3	Funzionamento	40
2	Ese	rcizio :	2 - Sistema ROM $+$ M	42
	2.1	Progettazione		
	2.2	Imple	mentazione	43
	2.3	Simula	azione	47

T 3 T	T		•
1 1	1 1	1 <i>(</i> '	ы
I I N	17	I ()	יו

	2.4	Implementazione su board			
		2.4.1	Traccia		
		2.4.2	Implementazione		
3	Esercizio 3				
	3.1	3.1 Riconoscitore di sequenze			
		3.1.1	Progettazione e architettura		
		3.1.2	Implementazione		
		3.1.3	Simulazione		
	3.2	Imple	mentazione su board del punto precedente		
Bi		grafia			

Chapter 1

Esercizio 1

1.1 Multiplexer 16:1

Un multiplexer è una **macchina combinatoria**, ovvero una macchina la cui uscita in un determinato istante di tempo dipende solo dall'ingresso nel medesimo istante, e quindi realizza una funzione del tipo:

$$U = f(I)$$

dove I e U rappresentano rispettivamente gli insiemi limitati dei valori di ingresso e di uscita.

Il Multiplexer realizza una connessione n:1, ovvero connette n sorgenti a un'unica destinazione sulla base di segnali di selezione.

Un **Multiplexer lineare** è composto da n segnali in ingresso e n segnali di selezione. Tale dispositivo convoglia uno specifico segnale in ingresso verso l'uscita solo se il corrispondente segnale di selezione è

alto. Uno svantaggio di un dispositivo di questo tipo è il numero eccessivo di fili per i segnali di selezione. Per risolvere ciò si può aggiungere un **Decoder**, un altro dispositivo notevole, che riceve in ingresso una parola codice di n bit e presenta in uscita la sua rappresentazione decodificata di 2^n bit.

Unendo un Multiplexer lineare a un Decoder, l'architettura diventa quella in figura, e si ottiene un componente definito **Multiplexer in-dirizzabile**, che diversamente da quello lineare, prende solo 2 segnali di selezione in ingresso. Un MUX indirizzabile è a sua volta una macchina notevole, caratterizzata da 2^n ingressi, n ingressi di selezione e un'unica uscita.




Figure 1.1: multiplexer indirizzabile

Si vuole ora progettare un multiplexer indirizzabile 16:1, utilizzando un approccio per composizione, a partire da multiplexer 4:1.

Tale multiplexer è rappresentato di seguito.




Figure 1.2: multiplexer 16:1

1.1.1 Progetto e architettura

Dapprima si utilizza un approccio per composizione per realizzare un multiplexer 4:1 con multiplexer 2:1.




Figure 1.3: multiplexer 2:1

Il primo componente che si realizza è un multiplexer 2:1, caratterizzato dalla seguente tabella di verità:

$\mathbf{s_0}$	\mathbf{i}_1	$\mathbf{i_0}$	u
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Table 1.1: Tabella di verità di un Mux $2{:}1$

da cui si ottiene l'equazione:

$$u = (i_0 \text{ AND } \bar{s_0}) \text{ OR } (i_1 \text{ AND } s_0)$$

Il successivo componente da costruire è un multiplexer 4:1.




Figure 1.4: multiplexer 4:1

Per composizione, a partire da 3 multiplexer 2:1, si può ottenere un multiplexer 4:1




Figure 1.5: multiplexer 4:1 per composizione di multiplexer 2:1

I 4 ingressi entrano in due multiplexer 2:1, che prendono due ingressi e producono un'uscita ciascuno; tali uscite vengono immesse nel terzo multiplexer, che produrrà l'unico output finale. Concettualmente, si divide la selezione in ingresso al multiplexer esterno in due parti:

- la parte meno significativa (indicata dal colore verde) s_0 , viene posta in ingresso ai multiplexer del primo stadio e seleziona per ciascuno un filo in uscita;
- la parte più significativa (indicata dal colore viola) s_1 entra nel multiplexer del secondo stadio e decide quale dei due fili, provenienti dai due blocchi precedenti, sarà immessa in uscita.

In maniera analoga si procede con la progettazione del multiplexer 16:1.

Anche in questo caso, sono stati usati dei colori per identificare i collegamenti tra le componenti.




Figure 1.6: multiplexer 16:1 per composizione di multiplexer 4:1

1.1.2 Implementazione

Per l'implementazione si procede con un approccio di tipo strutturale, iniziando quindi dalla codifica del multiplexer 2:1, e, a partire da questo si compongnono dispositivi sempre più complessi fino ad arrivare all'obiettivo del multiplexer 16:1.

Mux 2:1 Di seguito il codice riguardante il Mux 2:1.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.all;
   entity mux_21 is
        port
            i0, i1: in std_logic;
            s0: in std_logic;
            u: out std_logic
        );
10
    end mux_21;
11
12
    architecture rtl of mux 21 is
13
   begin
14
        u \le i0 when s0='0' else
15
            i1 when s0='1' else
16
    end rtl;
```

Code 1.1: Multiplexer 2:1 in VHDL

L'interfaccia del componente ha come ingressi i 0 ed i 1, come selezione s 0 e come uscita u.

Al seguito della definizione dell'interfaccia, si definisce il comportamento dell'entità, che risponde alla tabella della verità 1.1.

Mux 4:1 Si prosegue con il Mux 4:1.

Come anticipato, viene costruito a partire da tre mux 2:1.

```
library IEEE;
    use IEEE.std_logic_1164.all;
    entity mux_41 is
4
        port
         (
6
             i: in std_logic_vector(0 to 3);
             s: in std_logic_vector(1 downto 0);
             u: out std_logic
        );
10
    end mux_41;
11
12
    architecture structural of mux_41 is
13
        signal u_mid: std_logic_vector(0 to 1);
14
15
        component mux_21 is
16
             port (
                      i0, i1: in std_logic;
                      s0: in std_logic;
19
                      u: out std_logic
                 );
21
        end component;
22
23
        begin
24
             mux0to1: FOR k IN 0 TO 1 GENERATE
25
                 m: mux_21
26
                 port map
27
                      i(k*2),
29
                      i(k*2 + 1),
30
                      s(0),
31
                      u_mid(k)
32
                 );
33
             end GENERATE;
34
35
             mux_2: mux_21
36
                 port map
                  (
                      u_{mid}(0),
39
                      u_{mid}(1),
40
                      s(1),
41
```

Code 1.2: Multiplexer 4:1 in VHDL

In quest'entità, l'interfaccia è dichiarata come segue:

- Il parametro i vettore di 4 elementi, ognuno corrispondente ad un ingresso del mux 4:1.
- Il parametro s vettore di 2 elementi, ognuno corrispondente ad un ingresso di selezione.
- Il parametro u corrispondente all'uscita del multiplexer.

A seguire si definisce la struttura del mux 4:1, utilizzando mux 2:1 come componenti.

Con il ciclo for, vengono stanziati i primi due mux 2:1, i quali riceveranno in ingresso rispettivamente, gli ingressi del mux 4:1 e la loro uscita è il vettore d'appoggio u_mid, il quale è talvolta l'ingresso del terzo mux 2:1.

Mux 16:1 In maniera analoga si procede con la costruzione del mux 16:1. Il codice è il seguente:

```
library IEEE;
use IEEE.std_logic_1164.all;

entity mux_161 is
```

```
port
5
6
              i: in std_logic_vector(0 to 15);
              s: in std_logic_vector(3 downto 0);
8
              u: out std_logic
         );
10
    end mux_161;
11
12
    architecture structural of mux_161 is
13
14
         signal u_mid: std_logic_vector(0 to 3);
15
16
         component mux_41 is
17
              port
18
              (
19
                   i: in std_logic_vector(0 to 3);
20
                   s: in std_logic_vector(0 to 1);
21
                   u: out std_logic
              );
         end component;
24
25
         begin
26
              mux0to3: FOR k IN 0 TO 3 GENERATE
27
                  m: mux_41
28
                  port map
29
30
                   (
                       i = i((k*4) \text{ to } (k*4 + 3)),
                       s \Rightarrow s(1 \text{ downto } 0),
32
                       u => u_mid(k)
33
                   );
34
              end GENERATE;
35
36
              mux_2: mux_41
37
                  port map
                       i => u_mid
40
                       s \Rightarrow s(3 \text{ downto } 2),
41
                       u => u
42
                   );
43
44
    end structural;
45
```

Code 1.3: Multiplexer 16:1 in VHDL

1.1.3 Simulazione

Per la simulazione, vi è la necessità di un testbench, il quale generiamo in maniera automatica tramite software appositi.

In tale progetto la generazione viene effettuata tramite ChatGPT ed il codice è il seguente:

```
library IEEE;
1
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all; -- Libreria necessaria per `to_unsigned`
    entity tb_mux_161 is
    end tb_mux_161;
    architecture behavior of tb mux 161 is
        -- Component declaration
        component mux_161
10
            port (
11
                 i: in std_logic_vector(0 to 15);
12
                 s: in std_logic_vector(3 downto 0);
13
                 u: out std_logic
14
            );
        end component;
17
        -- Signals for testing
18
        signal i: std_logic_vector(0 to 15);
19
        signal s: std_logic_vector(3 downto 0);
20
        signal u: std_logic;
21
22
23
   begin
        -- Instantiate the unit under test (UUT)
24
        uut: mux_161
            port map (
26
                 i => i,
27
                 s => s
28
                 u => u
29
            );
30
31
        -- Test process
32
33
        stim_proc: process
            variable expected_output: std_logic; -- Variabile per il
                 controllo
```

```
begin
35
             -- Initialize inputs
36
             i <= (others => '0');
37
             s <= "0000";
38
            wait for 10 ns;
39
40
             -- Apply test cases
41
             for sel in 0 to 15 loop
42
                 -- Set the ith bit of i to '1'
43
                 i <= (others => '0');
44
                 i(sel) <= '1';
45
46
                 -- Set the selector
47
                 s <= std_logic_vector(to_unsigned(sel, 4));</pre>
48
49
                 -- Aspetta che l'uscita si stabilizzi
                 wait for 10 ns;
51
                 -- Calcola l'uscita attesa
53
                 expected_output := i(sel);
54
55
                 -- Controlla se l'uscita è corretta
56
                 if u = expected_output then
57
                     report "Test passed for s = " & integer'image(sel) &
58
                             ", u = " & std_logic'image(u);
                 else
                     report "Test failed for s = " & integer'image(sel) &
                             ": expected = " &
62
                              → std_logic'image(expected_output) &
                             ", got = " & std_logic'image(u)
63
                             severity error;
64
                 end if;
65
            end loop;
66
             -- Fine simulazione
             report "All tests completed";
69
            wait;
70
        end process;
71
72
    end behavior;
73
```

Code 1.4: Testbench multiplexer 16:1 in VHDL

Una volta generato ciò, utilizzando i software GHDL e GTKWAVE,

vengono eseguiti i seguenti comandi:

```
[antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a mux_2_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a mux_4_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a mux_16_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -a tb_mux_16_1.vhdl
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -e tb_mux_161
antoniosirignano@Antonios-MacBook-Pro Problema_1 % ghdl -r tb_mux_161 --wave=mux_16_1.ghw
tb\_mux\_16\_1.vhdl:58:17:@20ns:(report note): Test passed for s=0, u='1'\\ tb\_mux\_16\_1.vhdl:58:17:@30ns:(report note): Test passed for s=1, u='1'
tb_mux_16_1.vhdl:58:17:@40ns:(report note): Test passed for s = 2, u = 0
tb_{mux_16_1.vhdl:58:17:@50ns:(report note): Test passed for s = 3, u = '1'
tb_mux_16_1.vhdl:58:17:@60ns:(report note): Test passed for s = 4, u =
tb_mux_16_1.vhdl:58:17:@70ns:(report note): Test passed for s = 5, u =
tb_mux_16_1.vhdl:58:17:@80ns:(report note): Test passed for
tb_mux_16_1.vhdl:58:17:@90ns:(report note): Test passed for s = 7, u =
tb_mux_16_1.vhdl:58:17:@100ns:(report\ note): Test passed for s=8,\ u=tb_mux_16_1.vhdl:<math>58:17:@110ns:(report\ note): Test passed for s=9,\ u=10.000
tb_mux_16_1.vhdl:58:17:@120ns:(report note): Test passed for s = 10, u = 10
tb_mux_16_1.vhdl:58:17:@130ns:(report note): Test passed for
tb_mux_16_1.vhdl:58:17:@140ns:(report note): Test passed for s = 12, u =
tb_mux_16_1.vhdl:58:17:@150ns:(report note): Test passed for s = 13, u = '1' tb_mux_16_1.vhdl:58:17:@160ns:(report note): Test passed for s = 14, u = '1'
tb_mux_16_1.vhdl:58:17:@170ns:(report note): Test passed for s =
tb_mux_16_1.vhdl:69:9:@170ns:(report note): All tests completed
antoniosirignano@Antonios-MacBook-Pro Problema_1 % gtkwave mux_16_1.ghw
GTKWave Analyzer v3.4.0 (w)1999-2022 BSI
[0] start time.
[170000000] end time.
[170000000] end time.
2024-11-25 18:54:06.970 gtkwave[78165:3049537] +[IMKClient subclass]: chose IMKClient_Modern
2024-11-25 18:54:06.970 gtkwave[78165:3049537] +[IMKInputSession subclass]: chose IMKInputSession_Modern
```

Figure 1.7: Comandi per la simulazione

Con l'esecuzione dell'ultimo comando, vi si apre una nuova finestra che permette la visualizzazione delle onde:




Figure 1.8: Risultati della simulazione: waveform

1.1.4 Implementazione 2.0

In alcuni casi, può essere utile specificare i singoli ingressi, in particolare quando gli ingressi provengono da fonti diverse; in tal caso, è preferibile l'implementazione che segue:

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
3
   entity mux16_1 is
4
            port (
                          i0 : in STD_LOGIC;
5
                              i1 : in STD_LOGIC;
                              i2 : in STD_LOGIC;
                              i3 : in STD_LOGIC;
                              i4 : in STD_LOGIC;
                              i5 : in STD_LOGIC;
10
                              i6 : in STD_LOGIC;
11
                              i7 : in STD_LOGIC;
12
                              i8 : in STD_LOGIC;
13
```

```
i9 : in STD_LOGIC;
                               i10 : in STD_LOGIC;
15
                               ill : in STD_LOGIC;
16
                               i12 : in STD_LOGIC;
17
                               i13 : in STD_LOGIC;
18
                               i14 : in STD_LOGIC;
19
                               i15 : in STD_LOGIC;
20
                               s0 : in STD_LOGIC;
^{21}
                               s1 : in STD_LOGIC;
                               s2 : in STD_LOGIC;
23
                               s3 : in STD_LOGIC;
24
                               y0 : out STD_LOGIC
25
                      );
26
    end mux16 1;
27
28
    architecture structural of mux16_1 is
29
        signal u0 : STD_LOGIC := '0';
             signal u1 : STD_LOGIC := '0';
31
             signal u2 : STD_LOGIC := '0';
32
             signal u3 : STD_LOGIC := '0';
33
34
    component mux_2_1
35
                                                : in STD_LOGIC;
                      port (
                                    a0
36
                                                   : in STD_LOGIC;
                                        a1
37
                                        S
                                                   : in STD_LOGIC;
38
                                                   : out STD_LOGIC
39
                               );
             end component;
41
42
    component mux_4_1
43
             port (
                           b0 : in STD_LOGIC;
44
                     b1 : in STD_LOGIC;
45
                      b2 : in STD_LOGIC;
46
                      b3 : in STD_LOGIC;
47
                      s0 : in STD_LOGIC;
                      s1 : in STD_LOGIC;
49
                      y0 : out STD_LOGIC
50
                      );
51
             end component;
52
53
    begin
54
             mux_0: mux_4_1
55
                 Port map (
                              b0 => i0,
56
                               b1 => i1,
57
                               b2 \Rightarrow i2,
```

```
b3 => i3,
59
                                    s0 => s0,
60
                                    s1 \Rightarrow s1
61
                                    y0 => u0
62
                                  );
63
64
                 mux_1: mux_4_1
65
                    Port map( b0 => i4,
66
                                    b1 => i5,
                                    b2 => i6,
68
                                    b3 =  i7,
69
                                    s0 => s0,
70
                                    s1 \Rightarrow s1
71
                                    y0 => u1
72
73
                                  );
                  mux_2: mux_4_1
74
                     Port map ( b0 => i8,
                                    b1 => i9,
76
77
                                    b2 => i10,
                                    b3 => i11,
78
                                    s0 \Rightarrow s0,
79
                                    s1 \Rightarrow s1,
80
                                    y0 => u2
81
                                  );
82
83
84
                     mux_3: mux_4_1
                     Port map ( b0 => i12,
86
                                    b1 => i13,
87
                                    b2 => i14,
88
                                    b3 => i15,
89
                                    s0 \Rightarrow s0
90
                                    s1 \Rightarrow s1,
91
                                    y0 => u3
92
                                  );
                     mux_4: mux_4_1
                     Port map ( b0 \Rightarrow u0,
96
                                    b1 \Rightarrow u1,
97
                                    b2 => u2,
98
                                    b3 => u3,
99
                                    s0 \Rightarrow s2
100
                                    s1 \Rightarrow s3,
101
                                    y0 => y0
102
                                  );
103
```

```
104
105 end structural;
```

Code 1.5: Multiplexer 16:1 in VHDL: ingressi trattati separatamente

Ovviamente, la macchina sarà fatta allo stesso modo, come si può vedere dallo schematic generato da Vivado:




Figure 1.9: Schematic Vivado: Mux 16:1

Il multiplexer lavorerà allo stesso modo, con gli stessi risultati simulativi.

1.2 Rete di interconnessione a 16 ingressi e 4 uscite

Una rete di interconnessione è è un tipo di rete di commutazione che permette di instradare i segnali da un insieme di ingressi a un insieme più ridotto di uscite. Tale rete può essere progettata attraverso un adeguato utilizzo di Multiplexer e Demultiplexer.

Nel caso in esame, si vuole progettare una rete che prenda 16 ingressi e restituisca 4 uscite. Si utilizza anche in questo caso un approccio per composizione, a partire dal Multiplexer 16:1 implementato nell'esercizio precedente, la cui uscita sarà posta in ingresso a un Demultiplexer 1:4.

La rete complessiva sarà fatta in questo modo:




Figure 1.10: Rete di interconnesione

1.2.1 Progettazione

Anche in questo caso, prima di procedere all'implementazione della rete nel complesso, si costruisce il Demultiplexer 4:1 a partire da Demultiplexer 2:1.

Un Demultiplexer 1:u è un dispositivo che prende un solo segnale di

ingresso, due segnali di selezione e a partire da essi restituisce u uscite. Un Demultiplexer 2:1 è un dispositivo fatto in questo modo:




Figure 1.11: Demux 1:2

Tale componente è caratterizzato dalla seguente tabella di verità:

$\mathbf{s_0}$	$\mathbf{i_0}$	$\mathbf{u_0}$	$\mathbf{u_1}$
0	0	0	0
0	1	1	0
1	0	0	0
1	1	0	1

Table 1.2: Tabella di verità di un Demux 2:1

Da cui si ricavano le seguenti equazioni relative alle uscite:

$$u_0 = (i_0 \text{ AND } \bar{s_0})$$

$$u_1 = (i_0 \text{ AND } s_0)$$

A partire dalla composizione di dispositivi di questo tipo, si può realizzare un Demultiplexer 1:4, come rappresentato in figura.




Figure 1.12: Demux 1:4 composto a partire da Demux 1:2

Utilizzando il Demultiplexer appena progettato, al cui ingresso si fa corrispondere l'uscita del Multiplexer 16:1, progettato nell'esercizio precedente, si ottiene la rete di interconnessione, così formata:




Figure 1.13: Rete di interconnessione: funzionamento interno

Nell'immagine, i colori sono stati usati per rendere più chiari i collegamenti tra segnali.

1.2.2 Implementazione

Si inizia mostrando l'implementazione del Demultiplexer 1:2, fatta seguendo un'architettura di tipo Dataflow.

```
library IEEE;
1
    use IEEE.STD_LOGIC_1164.ALL;
2
3
    entity demux1_2 is
4
                 port (
5
                      a0 :in STD_LOGIC;
6
                      s0 :in STD_LOGIC;
                      y0 :out STD_LOGIC;
                      y1 :out STD_LOGIC
10
                 );
11
    end demux1 2;
12
13
14
    architecture dataflow of demux1_2 is
15
16
    begin
17
             y0 <= (not s0 AND a0);
18
             y1 <= (s0 AND a0);
19
20
21
    end dataflow;
22
```

Code 1.6: Demultiplexer 1:2

Come mostrato dalla figura 1.12 presente nella fase di progettazione, a partire da 3 demux 1:2 si può realizzare un demux 1:4 seguendo un approccio di tipo strutturale. Segue il codice:

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
   entity demux1_4 is
4
                port (
                    i0 :in STD_LOGIC;
6
                    s0 :in STD_LOGIC;
                    s1 :in STD_LOGIC;
                    у0
                       :out STD_LOGIC;
9
                    y1 :out STD_LOGIC;
10
                    y2 :out STD_LOGIC;
11
                        :out STD_LOGIC
                    уЗ
```

```
13
                  );
    end demux1_4;
14
15
    architecture structural of demux1_4 is
16
         signal u0: STD_LOGIC := '0';
17
              signal u1: STD_LOGIC := '0';
18
19
20
    component demux1_2
21
                       port (
22
                     a0: in STD_LOGIC;
23
                     s0: in STD_LOGIC;
24
                     y0: out STD_LOGIC;
25
                     y1: out STD_LOGIC
26
                                );
27
             end component;
28
             begin
31
                       demux0: demux1_2
32
                                Port map (
33
                             a0 =>i0,
34
                             s0 => s0,
35
                             y0 => u0,
36
                             y1 =>u1
37
38
                                                   );
                       demux1: demux1_2
                                Port map (
40
                             a0 => u0,
41
                             s0 => s1,
42
                             y0 => y0,
43
                             y1 => y1
44
                                                   );
45
                   demux2: demux1_2
                                Port map (
47
                             a0 => u1,
                             s0 => s1,
49
                             y0 => y2,
50
                             y1 => y3
51
                                                   );
52
53
    end structural;
54
```

Code 1.7: Demultiplexer 1:4

Tramite un'appropriata connessione del Multiplexer realizzato nell'esercizio precedente e il Demux 1:4, si ottiene la rete di interconnessione richiesta:

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    entity interc16_4 is
4
                 port( i0 : in STD_LOGIC;
5
                              i1 : in STD_LOGIC;
6
                              i2 : in STD_LOGIC;
                              i3 : in STD_LOGIC;
                              i4 : in STD_LOGIC;
                              i5 : in STD_LOGIC;
10
                              i6 : in STD_LOGIC;
11
                              i7 : in STD LOGIC;
12
                              i8 : in STD_LOGIC;
13
                              i9 : in STD_LOGIC;
14
                              i10 : in STD_LOGIC;
15
                              i11 : in STD_LOGIC;
16
                              i12 : in STD_LOGIC;
17
                              i13 : in STD_LOGIC;
                              i14 : in STD_LOGIC;
                              i15 : in STD_LOGIC;
20
                              s0 : in STD LOGIC;
21
                              s1 : in STD_LOGIC;
22
                              s2 : in STD_LOGIC;
23
                              s3 : in STD_LOGIC;
24
                              s4 : in STD_LOGIC;
25
                              s5 : in STD_LOGIC;
                              y0 : out STD_LOGIC;
27
                              y1 : out STD_LOGIC;
                              y2 : out STD_LOGIC;
                              y3 : out STD_LOGIC
30
                              );
31
            end interc16_4;
32
33
    architecture structural of interc16_4 is
34
    signal a0 : STD_LOGIC;
35
36
    component mux16_1
            port (
                           i0 : in STD_LOGIC;
38
                              i1 : in STD_LOGIC;
39
```

```
i2 : in STD_LOGIC;
                               i3 : in STD_LOGIC;
41
                               i4 : in STD_LOGIC;
42
                               i5 : in STD_LOGIC;
43
                               i6 : in STD_LOGIC;
44
                               i7 : in STD_LOGIC;
45
                               i8 : in STD_LOGIC;
46
                               i9 : in STD_LOGIC;
47
                               i10 : in STD_LOGIC;
                               i11 : in STD_LOGIC;
49
                               i12 : in STD_LOGIC;
50
                               i13 : in STD_LOGIC;
51
                               i14 : in STD LOGIC;
52
                               i15 : in STD_LOGIC;
53
                               s0 : in STD_LOGIC;
54
                               s1 : in STD_LOGIC;
55
                               s2 : in STD_LOGIC;
                               s3 : in STD_LOGIC;
                               y0 : out STD_LOGIC
58
                      );
59
             end component;
60
61
    component demux1_4
62
                                                  : in STD_LOGIC;
                      port (
                                     i0
63
                                                     : in STD_LOGIC;
                                         s0
64
                                                     : in STD_LOGIC;
65
                                         s1
                                                     : out STD_LOGIC;
                                         у0
                                                     : out STD_LOGIC;
                                         у1
67
                                                     : out STD LOGIC;
                                         y2
68
                                         уЗ
                                                     : out STD_LOGIC
69
                               );
70
             end component;
71
72
73
74
75
    begin
             mux_0: mux16_1
76
                      Port map (
77
                            i0 \Rightarrow i0,
78
                            i1 => i1,
79
                            i2 \Rightarrow i2
80
                            i3 => i3,
81
                            i4 => i4,
82
                            i5 => i5,
83
                            i6 => i6,
```

```
i7 = > i7,
85
                                   i8 => i8,
86
                                   i9 => i9,
87
                                   i10 => i10,
88
                                   i11 => i11,
89
                                   i12 => i12,
90
                                  i13 => i13,
91
                                   i14 => i14,
92
                                   i15 => i15,
93
                                   s0 \Rightarrow s0
94
                                   s1 \Rightarrow s1,
95
                                   s2 => s2,
96
                                   s3 \Rightarrow s3,
97
                                  y0 => a0
98
                            );
99
100
                  demux0: demux1_4
101
                           Port map (
102
103
                                 i0 \Rightarrow a0,
                                 s0 => s4,
104
                                 s1 \Rightarrow s5,
105
                                 y0 => y0,
106
                                 y1 \Rightarrow y1,
107
                                 y2 => y2,
108
                                 y3 => y3
109
110
                                 );
111
      end structural;
112
```

Code 1.8: Rete di interconnessione 16:4 in VHDL

La rete realizzata è osservabile come schematic generato da Vivado:




Figure 1.14: Rete di interconnessione: schematic

1.2.3 Simulazione

Per procedere con la simulazione della rete realizzata, si utilizza un tesbench. Tale testebnch è stato realizzato tramite il sito Doulos, e sono stati manualmente aggiunti diversi casi di test:

```
library IEEE;
use IEEE.Std_logic_1164.all;
use IEEE.Numeric_Std.all;
```

```
entity interc16_4_tb is
    end;
6
7
    architecture bench of interc16_4_tb is
8
9
      component interc16_4
10
                   port( i0 : in STD_LOGIC;
11
                                i1 : in STD_LOGIC;
12
                                i2 : in STD_LOGIC;
                                i3 : in STD_LOGIC;
14
                                i4 : in STD_LOGIC;
15
                                i5 : in STD_LOGIC;
16
                                i6 : in STD LOGIC;
17
                                i7 : in STD_LOGIC;
18
                                i8 : in STD_LOGIC;
19
                                i9 : in STD_LOGIC;
20
                                i10 : in STD_LOGIC;
21
                                i11 : in STD_LOGIC;
                                i12 : in STD_LOGIC;
                                i13 : in STD LOGIC;
24
                                i14 : in STD_LOGIC;
25
                                i15 : in STD_LOGIC;
26
                                s0 : in STD_LOGIC;
27
                                s1 : in STD_LOGIC;
28
                                s2 : in STD_LOGIC;
29
                                s3 : in STD_LOGIC;
30
                                s4 : in STD_LOGIC;
                                s5 : in STD_LOGIC;
32
                                y0 : out STD LOGIC;
33
                                y1 : out STD_LOGIC;
34
                                y2 : out STD_LOGIC;
35
                                y3 : out STD_LOGIC
36
37
                                );
               end component;
38
      signal i0: STD_LOGIC;
      signal i1: STD_LOGIC;
41
      signal i2: STD_LOGIC;
      signal i3: STD_LOGIC;
43
      signal i4: STD_LOGIC;
44
      signal i5: STD_LOGIC;
45
      signal i6: STD_LOGIC;
46
      signal i7: STD_LOGIC;
47
      signal i8: STD_LOGIC;
48
      signal i9: STD_LOGIC;
```

```
signal i10: STD_LOGIC;
50
      signal i11: STD_LOGIC;
51
      signal i12: STD_LOGIC;
52
      signal i13: STD_LOGIC;
53
      signal i14: STD_LOGIC;
54
      signal i15: STD_LOGIC;
55
      signal s0: STD_LOGIC;
56
      signal s1: STD_LOGIC;
57
      signal s2: STD_LOGIC;
      signal s3: STD_LOGIC;
59
      signal s4: STD_LOGIC;
60
      signal s5: STD_LOGIC;
61
      signal y0: STD_LOGIC;
62
      signal y1: STD_LOGIC;
63
      signal y2: STD_LOGIC;
64
      signal y3: STD_LOGIC ;
65
66
    begin
67
68
      uut: interc16_4 port map ( i0 => i0,
69
                                    i1 => i1,
70
                                    i2 => i2,
71
                                    i3 => i3,
72
                                    i4 => i4,
73
                                    i5 => i5,
74
                                    i6 => i6,
75
                                    i7 = > i7,
                                    i8 => i8,
77
                                    i9 => i9,
78
                                    i10 => i10,
79
                                    i11 => i11,
80
                                    i12 => i12,
81
                                    i13 => i13,
82
                                    i14 => i14,
83
                                    i15 => i15,
                                    s0 => s0,
                                    s1 \Rightarrow s1,
86
                                    s2 => s2,
                                    s3 => s3,
88
                                    s4 \Rightarrow s4
89
                                    s5 => s5,
90
                                    y0 => y0,
91
                                    y1 => y1,
92
                                    y2 => y2,
93
                                    y3 => y3);
```

```
stimulus: process
96
      begin
97
98
        -- Inizializzazione segnali
99
        i0 <= '0'; i1 <= '0'; i2 <= '0'; i3 <= '0';
100
        i4 <= '0'; i5 <= '0'; i6 <= '0'; i7 <= '0';
101
        i8 <= '0'; i9 <= '0'; i10 <= '0'; i11 <= '0';
102
        i12 <= '0'; i13 <= '0'; i14 <= '0'; i15 <= '0';
103
        s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '0';
104
        s4 <= '0'; s5 <= '0';
105
       wait for 10 ns;
106
107
        -- Test Case 1: Selezione i0
108
        i0 <= '1'; s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '0'; s4 <=
109
        wait for 10 ns;
110
111
        -- Test Case 2: Selezione i3
112
        i3 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '0'; s3 <= '0'; s4 <=
113
        wait for 10 ns;
114
115
        -- Test Case 3: Selezione i7
116
        i7 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '1'; s3 <= '0'; s4 <=
117
        wait for 10 ns;
118
119
        -- Test Case 4: Selezione i12
120
       i12 <= '1'; s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '1'; s4 <=
121
        wait for 10 ns;
122
123
        -- Test Case 5: Selezione i15
124
       i15 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '1'; s3 <= '1'; s4 <=
125
        wait for 10 ns;
126
127
        -- Test Case 6: Nessun ingresso attivo
128
           <= '0'; i1 <= '0'; i2 <= '0'; i3 <= '0';
129
       i4 <= '0'; i5 <= '0'; i6 <= '0'; i7 <= '0';
130
        i8 <= '0'; i9 <= '0'; i10 <= '0'; i11 <= '0';
131
        i12 <= '0'; i13 <= '0'; i14 <= '0'; i15 <= '0';
132
        s0 <= '0'; s1 <= '0'; s2 <= '0'; s3 <= '0'; s4 <= '0'; s5 <=
133
           '0';
```

```
wait for 10 ns;
134
135
        -- Test Case 7: Selezione i5
136
        i5 <= '1'; s0 <= '1'; s1 <= '0'; s2 <= '1'; s3 <= '0'; s4 <=
137
        wait for 10 ns;
138
139
        -- Test Case 8: Selezione i10
140
        i10 <= '1'; s0 <= '0'; s1 <= '1'; s2 <= '0'; s3 <= '1'; s4 <=
141

    '0'; s5 <= '0';
</pre>
        wait for 10 ns;
142
143
        -- Test Case 9: Selezione i6
144
        i6 <= '1'; s0 <= '1'; s1 <= '0'; s2 <= '1'; s3 <= '1'; s4 <=
145
        wait for 10 ns;
146
147
        -- Test Case 10: Selezione i9
148
        i9 <= '1'; s0 <= '0'; s1 <= '1'; s2 <= '1'; s3 <= '0'; s4 <=
149
        wait for 10 ns;
150
151
        -- Test Case 11: Selezione i14
152
        i14 <= '1'; s0 <= '1'; s1 <= '1'; s2 <= '0'; s3 <= '1'; s4 <=
153
        wait for 10 ns;
155
        -- Fine del test
156
        wait;
157
      end process;
158
159
    end;
160
```

Code 1.9: Testbench: Rete di interconnessione 16:4

I risultati di tale simulazione sono osservabili nella seguente waveform realizzata dal tool di Vivado.



Figure 1.15: Rete di interconnessione: waveform

1.3 Implementazione su board del punto precedente

La board utilizzata è la **Nexys A7**, una scheda di sviluppo basata su FPGA progettata da Digilent.




Figure 1.16: Board Nexys A7

1.3.1 Traccia

Sintetizzare ed implementare su board il progetto della rete di interconnessione sviluppato al punto 1.2, utilizzando gli switch per fornire
gli input di selezione e i led per visualizzare i 4 bit di uscita. Per quanto
riguarda i 16 bit dato in input, essi devono essere immessi mediante
switch, 8 bit alla volta, sviluppando un'apposita "rete di controllo" per
l'acquisizione che utilizzi due bottoni della board per caricare rispettivamente la prima e la seconda metà del dato in ingresso.

1.3.2 Implementazione

Per permettere lo sviluppo sulla board, è stato necessario gestire gli input in modo appropriato; per fare ciò che viene richiesto, si è scelto di usare il bottone BTNL per il caricamento della prima metà degli ingressi, il bottone BTNR per il caricamento della seconda metà degli ingressi, e il bottone BTNU per il caricamento dei segnali di selezione; inoltre è stato previsto un bottone per il reset, BTNC. Gli ingressi sono stati gestiti con gli switch, e le uscite sono visiualizzabili tramite i led. I primi 8 switch (da 0 a 7) sono stati utilizzati per gli ingressi, mentre i successivi 6 (da 8 a 13) per le selezioni. I led utilizzati per le uscite sono invece i primi 4 (da 0 a 3). Per permettere opportune connessioni tra i componenti hardware e i segnali utilizzati nella rete di interconnessione, è stata implementata una unità di controllo, che ha gestito gli ingressi in due fasi distinte, oltre che i segnali di selezione. Segue il codice dell'unità di controllo:

```
library IEEE;
1
   use IEEE.STD_LOGIC_1164.ALL;
2
3
   entity control_unit is
4
       Port (
                      clock : in STD_LOGIC;
6
               reset : in STD_LOGIC;
                       load_first_part : in
                                              STD_LOGIC;
               load second part : in STD LOGIC;
9
               load_selection: in STD_LOGIC;
10
                       value8_in : in STD_LOGIC_VECTOR(7 downto 0);
11
                        → --valore acquisito dai primi 8 switch
                       value16_out: out STD_LOGIC_VECTOR(15 downto 0);
12
                       selection_in: in STD_LOGIC_VECTOR(5 downto 0);
13
```

```
sel_out: out STD_LOGIC_VECTOR(5 downto 0)
14
15
                                  );
    end control_unit;
16
17
    architecture Behavioral of control_unit is
18
19
    signal reg_value : STD_LOGIC_VECTOR(15 downto 0) := (others => '0');
20
     signal selection_value: STD_LOGIC_VECTOR(5 downto 0);
^{21}
    begin
23
    value16_out <= reg_value;</pre>
24
    sel_out <= selection_value;</pre>
25
26
    main: process(clock)
27
    begin
28
29
             if clock'event and clock = '1' then
                 if reset = '1' then
31
                        req_value <= (others => '0');
32
                 else
33
                        if load_first_part = '1' then
34
                               reg_value(7 downto 0) <= value8_in;</pre>
35
                         elsif load_second_part = '1' then
36
                               reg_value(15 downto 8) <= value8_in;</pre>
37
                    elsif load_selection = '1' then
                      selection_value <= selection_in;</pre>
39
                         end if;
              end if;
41
             end if;
42
43
    end process;
44
45
46
47
    end Behavioral;
```

Code 1.10: Control unit

Inoltre, per consentire il funzionamento del sistema sulla board, è stato implementato il seguente codice:

```
library IEEE;
1
   use IEEE.STD_LOGIC_1164.ALL;
   entity interc_16_4onBoard is
   Port (
                     clock : in STD_LOGIC; --clock board
                      reset : in STD_LOGIC; --reset, associato al
                      \hookrightarrow bottone BTNC
                      load_first_part : in STD_LOGIC; --comando di
                      → caricamento 8 bit meno significativi
                     load second part : in STD LOGIC; --comando di
10
                      → caricaernto 16bit pi significativi
                     value8_in : in STD_LOGIC_VECTOR(7 downto 0);
11
                      → --input di 8 bit inserito tramite switch (di
                      → volta in volta
                         --in base al segnale di controllo
12
                         valore da visualizzare
                      selection_in: in STD_LOGIC_VECTOR(5 downto 0); --
13
                      → selezione acquisita dagli switch
                     load_selection: in STD_LOGIC; --comando per
14
                      → caricare i segnali di selezione: BTNU
                      y0, y1, y2, y3: out STD_LOGIC
15
16
                             );
    end interc_16_4onBoard;
17
18
    architecture structural of interc 16 4onBoard is
19
   component control_unit is
20
   Port (
21
                     clock : in STD_LOGIC;
22
               reset : in STD_LOGIC;
23
                      load_first_part : in STD_LOGIC;
               load_second_part : in STD_LOGIC;
               load_selection: in STD_LOGIC;
                      value8_in : in STD_LOGIC_VECTOR(7 downto 0);
27
                       → --valore acquisito da 8 switch alla volta
                      value16_out: out STD_LOGIC_VECTOR(15 downto 0);
28
                       selection_in: in STD_LOGIC_VECTOR(5 downto 0);
29
                      sel_out: out STD_LOGIC_VECTOR(5 downto 0)
30
                             );
31
   end component;
32
33
    component interc16_4 is
    port (
35
```

```
i0 : in STD_LOGIC;
                              i1 : in STD_LOGIC;
37
                              i2 : in STD_LOGIC;
38
                              i3 : in STD_LOGIC;
39
                              i4 : in STD_LOGIC;
40
                              i5 : in STD_LOGIC;
41
                              i6 : in STD_LOGIC;
42
                              i7 : in STD_LOGIC;
43
                              i8 : in STD_LOGIC;
                              i9 : in STD_LOGIC;
45
                              i10 : in STD_LOGIC;
46
                              ill : in STD_LOGIC;
47
                              i12 : in STD LOGIC;
48
                              i13 : in STD_LOGIC;
49
                              i14 : in STD_LOGIC;
50
                              i15 : in STD_LOGIC;
51
                              s0 : in STD_LOGIC;
                              s1 : in STD_LOGIC;
                              s2 : in STD_LOGIC;
54
                              s3 : in STD LOGIC;
55
                              s4 : in STD_LOGIC;
56
                              s5 : in STD_LOGIC;
57
                              y0 : out STD_LOGIC;
58
                              y1 : out STD_LOGIC;
59
                              y2 : out STD_LOGIC;
60
                              y3 : out STD_LOGIC
61
                              );
    end component;
63
64
    signal cu_value: STD_LOGIC_VECTOR(15 downto 0);
65
    signal cu_sel: STD_LOGIC_VECTOR( 5 downto 0);
66
67
    begin
68
    cu: control_unit
69
        port map (
          clock => clock,
          reset => reset,
72
          load_first_part => load_first_part,
73
          load_second_part => load_second_part,
74
          load_selection => load_selection,
75
          value8_in => value8_in,
76
          value16_out => cu_value,
77
          selection_in => selection_in,
          sel_out => cu_sel
79
        );
```

```
81
     ri: interc16_4
82
          port map (
83
               i0 \Rightarrow cu_value(0),
84
                i1 => cu_value(1),
85
                i2 => cu_value(2),
86
                i3 => cu_value(3),
                i4 => cu_value(4),
                 i5 => cu_value(5),
89
                i6 => cu_value(6),
90
                i7 => cu_value(7),
91
                i8 => cu_value(8),
92
                i9 => cu_value(9),
93
                i10 => cu_value(10),
94
                i11 => cu_value(11),
95
                i12 => cu_value(12),
                i13 => cu_value(13),
                i14 => cu_value(14),
98
                i15 => cu_value(15),
99
                 s0 \Rightarrow cu_sel(0),
100
                s1 => cu_sel(1),
101
                 s2 \Rightarrow cu_sel(2),
102
                 s3 \Rightarrow cu_sel(3),
103
                 s4 \Rightarrow cu_sel(4),
104
                 s5 \Rightarrow cu_sel(5),
105
                y0 => y0,
106
107
                y1 \Rightarrow y1,
                y2 => y2,
108
                y3 => y3
109
          );
110
111
     end structural;
112
```

Code 1.11: Implementazione: Rete di interconnessione on Board

1.3.3 Funzionamento

Di seguito si mostra l'esecuzione su board di uno dei casi di test visti in precedenza nella fase di simulazione. In particolare è stato testato ciò che avveniva a 51 ns, e si può vedere che il led acceso corrisponde con l'uscita attesa y2.




Figure 1.17: Uscita y2 attiva

Chapter 2

Esercizio 2 - Sistema

ROM+M

Il sistema che si vuole costruire consiste in due elementi principali: una ROM (Read-Only-Memory) puramente combinatoria e una macchina combinatoria M, che esegue una trasformazione sui dati letti da M e li pone in uscita. La ROM si compone di 16 locazioni di memoria, ciascuna contenente una stringa di 8 bit. Il sistema prende in ingresso un indirizzo di 4 bit, che permetterà di accedere a una delle locazioni della ROM; il dato in tale locazione viene posto in uscita alla ROM, e quindi in ingresso alla macchina M. La macchina M deve effettuare una trasformazione sulla stringa di 8 bit, in modo da restituire in uscita una stringa di 4 bit. La trasformazione scelta consiste nel sommare i 4 bit più significativi della stringa con i 4 bit meno significativi, la stringa di 4 bit risultante sarà restituita come uscita all'intero sistema.




Figure 2.1: ROM + M

2.1 Progettazione

La progettazione consiste nella realizzazione dei due componenti fondamentali del sistema: ROM e M.

2.2 Implementazione

Dapprima si implementa la ROM, in cui sono memorizzati 16 elementi, ciascuno da 8 bit. Il codice sottostante crea l'entità ROM, al cui ingresso è presente un vettore da 4 bit di std_logic che rappresenta l'indirizzo, e in uscita restituisce un vettore di 8 bit. Vengono poi definite le stringhe di bit contenute nella ROM. Nel processo main, si pone in uscita l'elemento corrispondente alla locazione address.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
```

```
5
    entity ROM is
6
7
        port (
             address: in STD_LOGIC_VECTOR(3 downto 0);
8
             dout: out STD_LOGIC_VECTOR(7 downto 0)
9
              );
10
    end entity ROM;
11
12
    architecture RTL of ROM is
13
14
    type MEMORY is array(15 downto 0) of STD_LOGIC_VECTOR(7 downto 0);
15
    → --memoria da N locazioni che contengono 8 bit
    constant ROM N: MEMORY := (
16
        "01000000",
                      -- in locazione 15
17
        "01000001",
18
        "01000010",
19
        "01000011",
        "00010100",
21
        "01000101",
        "00000110",
23
        "01000111",
24
        "00001000",
25
        "00001001",
26
        "01001010",
27
        "00001011",
28
        "00001100",
29
        "00001101",
        "10001010",
31
        "00001001" --in locazione 0
32
    );
33
34
35
    begin
36
    main: process(address)
37
    dout <= ROM_N(TO_INTEGER(unsigned(address))); --lettura dalla rom</pre>
    end process main;
40
    end architecture RTL;
```

Code 2.1: Implementazione ROM in VHDL

Si procede poi con l'implementazione del componente M, che effettua la trasformazione.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.ALL;
   entity M is
        port (
        ingresso: in std_logic_vector(7 downto 0);
        uscita: out std_logic_vector(3 downto 0)
        );
10
   end entity M;
11
12
   architecture Behavioral of M is
13
   begin
14
        process(ingresso)
15
       begin
            -- Somma dei 4 bit pi significativi e dei 4 meno
            → significativi
         uscita <= std_logic_vector(unsigned(ingresso(7 downto 4)) +</pre>
18
         → unsigned(ingresso(3 downto 0)));
        end process;
19
   end Behavioral;
20
```

Code 2.2: Macchina M

Nel processo si pone come uscita della macchina la somma tra i bit più significativi dell'ingresso (dal bit 7 al 4) e dei bit meno significativi (dal bit 3 allo 0).

Le due componenti sono parte del sistema S che è così implementato:

```
library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.NUMERIC_STD.ALL;

entity ROMplusM is

Port (

A: in std_logic_vector(3 downto 0); --indirizzo in ingresso

→ al sistema

bout: out std_logic_vector(3 downto 0) --uscita complessiva

→ del sistema
```

```
);
    end ROMplusM;
10
11
    architecture structural of ROMplusM is
12
    signal u0 : std_logic_vector(7 downto 0) := "000000000";
13
14
    component ROM
15
                  port (
16
17
                      address: in STD_LOGIC_VECTOR(3 downto 0);
                      dout: out STD_LOGIC_VECTOR (7 downto 0)
18
                  );
19
                  end component;
20
    component M
21
                port (
22
                  ingresso: in std_logic_vector(7 downto 0);
23
                  uscita: out std_logic_vector(3 downto 0)
24
                end component;
26
27
    begin
28
    -- Istanza della ROM
29
    rom_instance: ROM
30
        port map (
31
             address => A,
32
             dout => u0
33
34
        );
       Istanza della macchina combinatoria M
        transform: M
36
             port map (
37
                 ingresso => u0,
38
                  uscita => bout
39
             );
40
    end structural;
41
```

Code 2.3: Sistema S

Tale sistema è stato costruito come structural: sono stati dichiarati i componenti, e ne sono state definite le istanze. Si è utilizzato un segnale di supporto u_0 , che funge da segnale intermedio tra l'uscita della ROM e l'ingresso della macchina.

Si osserva lo schematic fornito dall'ambiente di sviluppo Vivado:



Figure 2.2: Schematic di S

2.3 Simulazione

Per procedere alla simulazione si realizza un testbench, con diversi casi di test, che permettano di osservare il comportamento del sistema.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.ALL;
   entity ROMplusM_tb is
    -- Un testbench non ha porte, [U+FFFD]n'entit[U+FFFD]uota.
   end ROMplusM_tb;
   architecture behavior of ROMplusM_tb is
10
        -- Component declaration for the unit under test (UUT)
11
        component ROMplusM
12
            Port (
                A: in std_logic_vector(3 downto 0);
14
                bout: out std_logic_vector(3 downto 0)
15
            );
16
        end component;
17
18
        -- Signals to connect to the UUT
19
        signal A_tb: std_logic_vector(3 downto 0) := (others => '0');
20
        → Ingresso inizializzato a 0
        signal bout_tb: std_logic_vector(3 downto 0); -- Uscita
21
   begin
```

```
24
        -- Instantiation of the UUT (Unit Under Test)
25
        uut: ROMplusM
26
            Port map (
27
                A => A_tb,
28
                bout => bout_tb
29
            );
30
31
        -- Stimulus process to provide inputs and check outputs
        stimulus_process: process
33
        begin
34
            -- Test 1: Indirizzo A = 0
35
            A tb <= "0000";
36
            wait for 10 ns;
37
38
            -- Test 2: Indirizzo A = 1
39
            A_tb <= "0001";
            wait for 10 ns;
41
            -- Test 3: Indirizzo A = 2
43
            A tb <= "0010";
44
            wait for 10 ns;
45
46
             -- Test 4: Indirizzo A = 3
47
            A_tb <= "0011";
48
            wait for 10 ns;
49
             -- Test 5: Indirizzo A = 5
51
            A tb <= "0101";
52
            wait for 10 ns;
53
54
             -- Test 6: Indirizzo A = 7
55
            A_tb <= "0111";
56
            wait for 10 ns;
             -- Test 7: Indirizzo A = 10
            A_tb <= "1010";
60
            wait for 10 ns;
61
62
            -- Test 8: Indirizzo A = 255
63
            A_tb <= "1111";
64
            wait for 10 ns;
65
66
            -- Fine simulazione
67
            wait;
```

```
end process;

end behavior;
```

Code 2.4: Testbench

La seguente figura permette la visualizzazione delle waveform.




Figure 2.3: Waveform della simulazione di S

Si procede con dei test effettuati manualmente per mostrare la correttezza nel funzionamento del sistema S. Per consentire una maggiore leggibilità, si è scelto di visualizzare gli indirizzi come Unsigned Decimal.

Nel caso A=0, si accede alla stringa 00001001, sommando i bit meno significativi con quelli più significativi si ottiene 0000+1001=1001; nel caso A=5, si accede alla stringa 01001010, e procedendo come sopra si ottiene 0100+1010=1110.

Come si può vedere, i risultati di questi test coincidono con il comportamento atteso dal sistema e che sono mostrati nella waveform relativa alla simulazione.

2.4 Implementazione su board

2.4.1 Traccia

Sintetizzare ed implementare su board il progetto del sistema ROM+M sviluppato al punto 2.1, utilizzando gli switch per fornire l'indirizzo della ROM da cui leggere i valori da trasformare e i led per visualizzare i 4 bit di uscita.

2.4.2 Implementazione

In questo caso, per implementare il sistema sulla board, è stato sufficiente modificare il file Nexys-A7-50T-Master.xdc, collegando i primi 4 switch (da 0 a 3) all'indirizzo A in ingresso, e i led da 0 a 3 alle uscite bout della macchina.

In particolare, il file xdc è composto dalle seguenti righe utili:

```
#GESTIONE SWITCH
set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports{ A[0]}];
# IO_L24N_T3_RS0_15 Sch=sw[0]
set_property -dict {PACKAGE_PIN L16 IOSTANDARD LVCMOS33} [get_ports{ A[1]}];
# IO_L3N_T0_DQS_EMCCLK_14 Sch=sw[1]
set_property -dict {PACKAGE_PIN M13 IOSTANDARD LVCMOS33} [get_ports{ A[2]}];
# IO_L6N_T0_D08_VREF_14 Sch=sw[2]
set_property -dict {PACKAGE_PIN R15 IOSTANDARD LVCMOS33} [get_ports{ A[3]}];
# IO L13N T2 MRCC 14 Sch=sw[3]
```

CHAPTER 2. ESERCIZIO 2 - SISTEMA ROM+M

```
#GESTIONE LED
set_property -dict {PACKAGE_PIN H17 IOSTANDARD LVCMOS33} [get_ports {bout[0]}];
#IO_L18P_T2_A24_15 Sch=led[0]
set_property -dict {PACKAGE_PIN K15 IOSTANDARD LVCMOS33} [get_ports {bout[1]}];
#IO_L24P_T3_RS1_15 Sch=led[1]
set_property -dict {PACKAGE_PIN J13 IOSTANDARD LVCMOS33} [get_ports {bout[2]}];
#IO_L17N_T2_A25_15 Sch=led[2]
set_property -dict {PACKAGE_PIN N14 IOSTANDARD LVCMOS33} [get_ports {bout[3]}];
#IO_L8P_T1_D11_14 Sch=led[3]
```

Si mostrano in seguito alcuni test eseguiti sulla board, che hanno confermato i risultati ottenuti dalla simulazione.




Figure 2.4: A = "0101", bout = "1110"




Figure 2.5: A = "0001", bout = "0010"




Figure 2.6: A = "1001", bout = "1001"

Confrontando i risultati ottenuti con la waveform generata dalla simulazione si confermano le conclusioni precedenti.

Chapter 3

Esercizio 3

3.1 Riconoscitore di sequenze

Un **riconoscitore di sequenze**, è una macchina sequenziale impulsiva¹ che riceve una sequenza di bit in ingresso e che, a seconda se tale sequenza sia uguale o non ad una data, ritorni i valori 1 e 0, rispettivamente.

In particolare si possono avere due tipi di riconoscitori:

- 1. **riconoscitori di sequenze non sovrapposte**: valuta i bit in ingresso a gruppi di *n* elementi alla volta;
- 2. riconoscitori di sequenze parzialmente sovrapposte: valuta i bit in ingresso a uno alla volta, tornando allo stato iniziale ogni qual volta la sequenza viene riconosciuta.

 $^{^1{\}rm Macchina}$ in cui l'uscita è vera solo per un determinato
stato e per un determinato ingresso, e poi torna ad essere falsa.

Nel caso in esame si vuole implementare un riconoscitore della sequenza 101.

Oltre al dato, tale macchina ha in ingresso la tempificazione A e il valore M, che nel caso in cui M=0, la macchina lavora come riconoscitore di sequenze non sovrapposte, mentre se M=1 lavora come riconoscitore di sequenze parzialmente sovrapposte.

3.1.1 Progettazione e architettura

Per progettare una macchina sequenziale, vi è bisogno dell'automa a stati finiti.

Nel caso in questione, vi è il seguente risultato




Figure 3.1: Automa riconoscitore di sequenza

3.1.2 Implementazione

Per l'implementazione VHDL dell'automa, si dichiarano dapprima gli ingressi

- RST: permette il reset della macchina, portandola allo stato S_0 ;
- A: rappresenta l'abilitazione, ovvero il clock;
- i: è l'ingresso;

• M: permette di selezionare con quale modalità far lavorare la macchina: se M=0 effettua il riconoscimento a gruppi di tre bit per volta; se M=1 effettua il riconoscimento un bit alla volta

L'uscita è rappresentata dal segnale Y.

L'architettura è costruita con un approccio comportamentale e vi è una variazione di stato ad ogni fronte di salita del clock (A).

Si vuole notare che il segnale RST è sincrono.

```
library IEEE;
    use IEEE.STD_LOGIC_1164.all;
    entity riconoscitore is
        port
            RST:
                     in std_logic;
            i:
                     in std_logic;
            A:
                     in std_logic;
10
            M:
                     in std_logic;
            Υ:
                     out std_logic
        );
13
    end riconoscitore;
14
    architecture Behavioral of riconoscitore is
15
        type state_type is (S0, S1, S2, S3, S4, S5, S6, S7, S8);
16
        signal current_state, next_state: state_type;
17
        signal temp_y: std_logic;
18
19
        begin
20
        process (A, RST)
21
        begin
22
            if rising_edge(A) then
                                                  -- (A'event and A='1')
23
                 if RST = '1' then
24
                     current_state
                                      <= S0;
25
                                      <= '0';
26
                 else
27
                     current_state
                                      <= next_state;
```

```
Y
29
                                  <= temp_y;
               end if;
30
           end if;
31
       end process;
32
33
       process(current_state, i, M)
34
       begin
35
           next_state
                                 <= current_state;</pre>
36
           --Y
                                    <= '0';
38
           case current_state is
39
           when SO =>
40
               if M = '1' then
41
                  next_state
                                 <= S1;
42
                  temp_y
                                  <= '0';
43
               elsif M = '0' then
44
                  next_state
                                 <= S4;
                                  <= '0';
                   temp_y
               end if;
           when S1 =>
48
               if i = '0' then
49
                  next_state
                                 <= current_state;
50
                                 <= '0';
                  temp_y
51
               elsif i = '1' then
52
                                 <= S2;
                  next_state
53
                                  <= 'O';
                   temp_y
54
               end if;
           when S2 =>
56
               if i = '1' then
57
                  next_state
                                 <= current_state;</pre>
58
                   temp_y
                                  <= 'O';
59
               elsif i = '0' then
60
                                  <= S3;
                   next_state
61
                   temp_y
                                  <= '0';
62
               end if;
63
           when S3 =>
64
              next_state
                                  <= S1;
               if i = '0' then
                                  <= 'O';
                  temp_y
67
               elsif i = '1' then
68
                  temp_y
                                  <= '1';
69
               end if;
70
71
           when S4 =>
72
              if i = '0' then
```

```
<= S7;
                    next_state
                                    <= 'O';
75
                    temp_y
                elsif i = '1' then
76
                    next_state
                                    <= S5;
77
                                    <= '0';
                    temp_y
78
                end if;
79
80
            when S5 =>
                if i = '1' then
                   next_state
                                    <= S8;
83
                    temp_y
                                    <= '0';
84
                elsif i = '0' then
85
                    next_state
                                    <= S6;
86
                                    <= 'O';
                    temp_y
87
                end if;
88
            when S6 =>
                next_state
                                    <= S4;
                if i = '1' then
91
                    temp_y
                                    <= '1';
                end if;
93
            when S7 =>
94
                next_state
                                    <= S8;
95
                                    <= '0';
               temp_y
96
            when S8 =>
97
                next_state
                                    <= S4;
98
                                    <= '0';
                temp_y
            end case;
100
        end process;
101
    end Behavioral;
102
```

Code 3.1: riconoscitore.vhdl

3.1.3 Simulazione

Per effettuare la simulazione, è stato necessario il seguente testbench.

```
-- Testbench for riconoscitore (sequence 101 detection)
1
    library IEEE;
2
    use IEEE.Std_logic_1164.all;
    use IEEE.Numeric_Std.all;
    entity riconoscitore_tb is
    end;
    architecture bench of riconoscitore_tb is
10
      component riconoscitore
11
          port
12
          (
13
              RST:
                      in std_logic;
14
              i:
                      in std_logic; -- Input signal
15
                       in std_logic; -- Clock signal
              A:
                       in std_logic; -- Mode or another input (adjust
              M:

    as needed)

                       out std_logic -- Output signal (detects "101")
              Y:
18
19
          );
      end component;
20
21
      signal RST: std_logic := '0';
22
      signal i: std_logic := '0';
23
      signal A: std_logic := '0'; -- Clock
24
      signal M: std_logic := '0';
      signal Y: std_logic;
26
27
      constant clock_period: time := 10 ns;
28
      signal stop_the_clock: boolean := false;
29
30
   begin
31
32
      uut: riconoscitore port map (
33
        RST => RST,
        i => i,
            => A,
        Α
36
            => M
        Μ
37
        Υ
            => Y
38
      );
39
40
      -- Clock generation
41
      clocking: process
42
      begin
43
        while not stop_the_clock loop
44
```

```
A <= '0';
45
          wait for clock_period/2;
46
          A <= '1';
47
          wait for clock_period/2;
48
        end loop;
49
        wait;
50
      end process;
51
52
      -- Stimulus process
      stimulus: process
54
      begin
55
        -- Initialization
56
        RST <= '1';
57
        wait for 2 * clock_period; -- Hold reset for 2 clock cycles
58
        RST <= '0';
59
        wait for clock_period;
60
        M <= '1';
        wait for 2 * clock_period;
        i <= '1';
        wait for clock_period;
65
        i <= '1';
66
        wait for clock_period;
67
        i <= '0';
68
        wait for clock_period;
69
        i <= '1';
70
        wait for clock_period;
        i <= '0';
        wait for clock_period;
73
        i <= '0';
74
        wait for clock_period;
75
        i <= '1';
76
        wait for clock_period;
77
        i <= '0';
78
        wait for clock_period;
        i <= '1';
        wait for clock_period;
81
        RST <= '1';
83
        wait for 2 * clock_period;
84
        RST <= '0';
85
        wait for clock_period;
86
87
        M <= '0';
        wait for 2 * clock_period;
```

```
i <= '1';
90
         wait for clock_period;
91
         i <= '1';
92
         wait for clock_period;
93
         i <= '0';
94
         wait for clock_period;
95
         i <= '1';
96
         wait for clock_period;
97
         i <= '0';
98
         wait for clock_period;
99
         i <= '1';
100
         wait for clock_period;
101
         i <= '1';
102
         wait for clock_period;
103
         i <= '0';
104
         wait for clock_period;
105
         i <= '1';
106
         wait for clock_period;
107
108
109
         -- End simulation
110
         stop_the_clock <= true;</pre>
111
         wait;
112
       end process;
113
114
    end bench;
115
```

Code 3.2: riconoscitore_tb.vhdl

Gli ingressi sono i seguenti:

```
• M = 1:
 -1, 1, 0, 1, 0, 0, 1, 0, 1
• M = 0:
 -1, 1, 0, 1, 0, 1, 1, 0, 1
```

Il risultato è il seguente:




Figure 3.2: Simulazione Riconosciore

3.2 Implementazione su board del punto precedente

Bibliografia