Arquitetura de Computadores

PROF. ISAAC

Representação numérica

- 1. A representação conhecida como sinal e magnitude é utilizada para fazer a distinção entre números positivos e negativos.
 - a. Correto
 - b. Errado
- 2. Geralmente, números inteiros são representados em ponto fixo e números fracionários, em ponto flutuante.
 - a. Certo
 - b. Errado

- 3. No padrão IEEE754, um número de ponto flutuante com precisão simples é representado em 32 bits, utilizando a notação científica com um bit para o sinal, 8 bits para o expoente e 23 bits para a mantissa.
 - a. Correto
 - b. Errado
- 4. No padrão IEEE754, um número de ponto flutuante com precisão dupla é representado em 64 bits, utilizando a notação científica com um bit para o sinal, 12 bits para o expoente e 51 bits para a mantissa.
 - a. Certo
 - b. Errado

- 5. Utilizando uma variável do tipo inteiro sem sinal, de 32 bits, para contar o número de registros de um arquivo. Qual é o maior número que pode ser acumulado nessa variável.
 - a. 65.535
 - b. 2.147.483.647
 - c. 4.294.967.295
 - d. 9.223.372.036.854.775.807
 - e. 18.446.744.073.709.551.614

- 6. Utilizando uma variável do tipo inteiro com sinal, de 32 bits, para contar o número de registros de um arquivo. Qual é o maior número positivo que pode ser acumulado nessa variável utilizando complemento de dois.
 - a. 65.535
 - b. 2.147.483.647
 - c. 4.294.967.295
 - d. 9.223.372.036.854.775.807
 - e. 18.446.744.073.709.551.614

- 7. Utilizando uma variável do tipo inteiro com sinal, de 64 bits, para contar o número de registros de um arquivo. Qual é o maior número positivo que pode ser acumulado nessa variável utilizando complemento de dois.
 - a. 65.535
 - b. 2.147.483.647
 - c. 4.294.967.295
 - d. 9.223.372.036.854.775.807
 - e. 18.446.744.073.709.551.614

- 8. Utilizando uma variável do tipo inteiro sem sinal, de 64 bits, para contar o número de registros de um arquivo. Qual é o maior número positivo que pode ser acumulado nessa variável utilizando complemento de dois.
 - a. 65.535
 - b. 2.147.483.647
 - c. 4.294.967.295
 - d. 9.223.372.036.854.775.807
 - e. 18.446.744.073.709.551.615

9. Converta o número 5 para o padrão IEEE 754 de 32 bits.

Assinale a alternativa correta.

10. Converta o número 5.75 para o padrão IEEE 754 de 32 bits.

Assinale a alternativa correta.

Armazenamento de Dados

- 1. O Solid State Drive SSD, tem tecnologia de armazenamento semelhante ao:
 - a. Compact Disc Read-Only Memory
 - b. Hard Disk Drive
 - c. Floppy Disk
 - d. Pen Drive
 - e. Blu-ray Disc


- 2. Qual das alternativas a seguir apresenta uma memória volátil?
 - a. EPROM
 - b. EEPROM
 - c. SRAM
 - d. ROM
 - e. Memória Flash

- 3. Tipo de memória relativamente pequena e rápida, que armazena dados e instruções usadas com frequência, agilizando a velocidade de processamento:
 - a. EPROM
 - b. ROM
 - c. SDRAM
 - d. CACHE
 - e. Memória Flash

- 4. Localizada principalmente em chips responsáveis pela inicialização do sistema, a memória que permite apenas leitura de dados é definida como:
 - a. REGISTRADOR
 - b. ROM
 - c. SDRAM
 - d. CACHE
 - e. DDR

Paralelismo

1. A imagem abaixo apresenta qual tipo de paralelismo?



- 2. Divide a execução da instrução em várias partes, cada uma manipulada por uma parte dedicada do hardware, sendo que todas essas partes podem ser executadas em paralelo. Assinale a alternativa correta.
 - a) Cluster.
 - b) pipeline.
 - c) multithread.
 - d) execução especulativa.
 - e) Thread.

- 3. Com relação à hierarquia de memória em máquinas de vários núcleos (multicores), assinale a alternativa INCORRETA.
 - a) Os núcleos podem possuir memória cache de alto nível (L1) internamente e compartilhar memórias cache de menor nível (L2 ou L3).
 - b) Os processadores atuais possuem vários núcleos e possuem vários estágios de pipeline.
 - c) As sincronizações das memórias cache acabam piorando o desempenho do processo paralelo.
 - d) Caches de diferentes núcleos obrigatoriamente trocam mensagens entre si com o intuito de trocarem informações.

4. As GPUs para aumentar seu desempenho executam uma mesma instrução em um conjunto de dados em paralelo. Por exemplo, uma única instrução de soma pode ser usada para somar duas matrizes (a soma será executada em paralelo para cada posição das matrizes).

Esse tipo de processamento paralelo é descrito, na classificação de Flynn, como.

- a) SDMI
- b) SIMD
- c) SISD
- d) MIMD
- e) MISD

- 5. Considerando os diferentes tipos de organização utilizadas para implementar processamento paralelo, qual afirmação está correta:
 - a) Uma das desvantagens dos Clusters é a dificuldade de implementação, custo por utilizar somente supercomputadores, e se um nó falha o sistema todo falha.
 - b) O processamento paralelo com SMP requer computador com mais de um processador com as mesmas características, sendo que os processadores compartilham o barramento e a memória. Os programas podem ser desenvolvidos com o uso de multithreading ou múltiplos processos.
 - c) Na arquitetura paralela baseada em MISD, um único fluxo de instruções opera sobre um único fluxo de dados. Apesar de os programas serem organizados através de instruções sequenciais, elas podem ser executadas em pipelining, de forma sobreposta em diferentes estágios.
 - d) A arquitetura paralela baseada em SIMD envolve o processamento de múltiplos dados por parte de múltiplas instruções. Várias unidades de controle comandam suas unidades funcionais que têm acesso a vários módulos de memória, caracterizando as arquiteturas massivamente paralelas.

- 6. De acordo com a definição de sistemas paralelos, afirmativas seguintes,
- I. É possível organizar o hardware em sistemas com várias CPUs através de vários processadores tipicamente homogêneos e localizados em um mesmo computador.
- II. Sistemas paralelos multicomputadores dependem de uma arquitetura onde cada processador possui sua própria memória local.
- III. Sistemas paralelos multiprocessadores podem compartilhar memória de forma homogênea ou heterogênea.
- IV. Não é possível obter uma arquitetura que apresente multiprocessadores em barramento.

verifica-se que está(ão) correta(s)

- a) I, II, III e IV.
- b) I, apenas.
- c) II, III e IV, apenas.
- d) II e III, apenas.
- e) I, II e III, apenas.

- 7. Considerado a taxonomia clássica de Flynn, os processadores de vários núcleos podem ser classificados como.
 - a) SISD
 - b) SIMD
 - c) MIMD
 - d) MISD

Arquitetura

- 1. Considere as seguintes afirmativas:
- I. os dados e instruções a serem processados pela CPU precisam estar na memória.
- II. universal serial bus é um barramento interno para comunicação entre a CPU e a memória principal.

III A CPU acessa a memória principal para leitura e escrita usando apenas o barramento de dados.

IV da memória, os dados são transferidos para a CPU através de fios paralelos de comunicação, chamados de registradores de dados.

Estão corretas as afirmativas:

- a) lell.
- b) II e IV.
- c) le III.
- d) III e IV.
- e) Apenas I.

- 2. A CPU Unidade Central de Processamento é composta por duas unidades funcionais básicas. Assinale a alternativa que apresenta essas duas unidades.
- a) Unidade de Lógica e Aritmética; e Unidade de Controle.
- b) Universal Serial Bus; e Unidade de Controle.
- c) DVD Digital Video Disc; e Unidade de Programação.
- d) Unidade de Registradores; e Unidade Programação.
- e) Unidade de Lógica e Aritmética; e Memória Principal.

- 3. Assinale a alternativa correta referente aos registradores.
- a) Dizem respeito ao conjunto fixo de operações registradas em uma memória interna do processador.
- b) S\u00e3o pequenas \u00e1reas de armazenamento tempor\u00e1rio usadas pela unidade de controle.
- c) São responsáveis por efetuarem cálculos aritméticos e lógicos.
- d) Referem-se ao circuito eletrônico que gera pulsos a uma velocidade rápida medida em milhões de ciclos por segundo.
- e) Armazena as instruções de um programa e realiza o processamento delas.

- 4. Qual o registrador que contém o endereço de uma instrução a ser lida e é atualizado pela CPU após a busca da instrução?
- a) Registrador da instrução (IR)
- b) Registrador de endereço de memória (MAR)
- c) Registrador de buffer de memória (MBR)
- d) Contador de Programa (PC)
- e) Palavra de estado do programa (PSW)

- 5. Qual o registrador que contém o códigos condicionais e outras informações de estado (FLAGs)?
- a) Registrador da instrução (IR)
- b) Registrador de endereço de memória (MAR)
- c) Registrador de buffer de memória (MBR)
- d) Contador de Programa (PC)
- e) Palavra de estado do programa (PSW)

- 6. Uma função importante de um coprocessador em um microcomputador é:
- a) agilizar o tempo de acesso a disco.
- b) estabelecer a comunicação entre o processador e periféricos de entrada e saída.
- c) proteger o processador contra distúrbios da rede elétrica.
- d) realizar operações complexas, como operações aritméticas em ponto-flutuante.
- e) ser um elemento que atua entre a memória principal e o processador.

- 7. Os três barramentos característicos da CPU são:
- a) unidade lógica aritmética, unidade de controle, unidade de dados.
- b) virtual, físico, lógico
- c) MIMD, RISC, CISC.
- d) PCI, SATA, CISC.
- e) endereço, dados, controle.

7. Por que os computadores são equipados com vários níveis de cache? Não seria melhor apenas ter uma grande cache?

RISC e CISC

- 1. Possuí um conjunto pequeno e simples de instruções, que levam uma quantidade de tempo muito próxima para serem executadas. É muito utilizada em celulares.
 - a. RISC
 - b. CISC
- O objetivo da arquitetura RISC foi simplificar a vida do programador, reduzindo o tamanho do código executável de um programa.
 - a. Certo
 - b. Errado

- O objetivo da arquitetura RISC foi simplificar a vida do programador, reduzindo o tamanho do código executável de um programa.
 - a. Certo
 - b. Errado

Resposta:

Assembly, também conhecida como Linguagem de Máquina, significa programar exatamente da mesma forma que uma CPU ou um microcontrolador executa suas instruções. Ou seja, RISC dificulta a vida do programador assembly, mas caso o programador esteja usando outra linguagem de programação, essa tarefa passa a ser do compilador.

- 3. Acerca das arquiteturas RISC e CISC, analise as alternativas e assinale a INCORRETA.
 - a. A arquitetura RISC apresenta uma simplicidade de hardware quando comparada a arquitetura CISC.
 - b. Os processadores RISC são capazes de executar várias centenas de instruções complexas.
 - CISC possuem instruções de múltiplos ciclos.
 - d. A arquitetura RISC possuem instruções de tamanho fixo.

- 4. Em relação a arquitetura RISC, assinale a CORRETA.
 - a. Possui poucos registradores, tipicamente entre 6 e 16.
 - b. Possui muitas instruções complexas.
 - c. Possui instruções de múltiplos ciclos.
 - d. Instruções otimizadas, sendo executadas geralmente em um único ciclo.

- 5. Assinale, das alternativas abaixo, a única que NÃO identifica corretamente e especificamente as características típicas de um processador RISC clássico.
 - a. Execução sem micro-programação
 - b. Instruções de baixo nível de complexidade.
 - c. Complexidade no compilador.
 - d. Poucos registradores.

- 6. Assinale verdadeiro ou Falso para as afirmações.
 - () Arquiteturas do tipo CISC possuem instruções de tamanho fixo
 - () RISC possui menor quantidades de instruções se comparado a arquitetura CISC.
 - () Arquiteturas do tipo RISC possuem um conjunto de instruções longo e complexo.
 - () ARM é essencialmente um processador com conjunto de instruções reduzido (RISC).

- 7. Assinale a alternativa correta, em relação a arquitetura RISC.
 - Executam as instruções com menos rapidez do que os processadores CISC
 - b. Têm a vantagem de reduzir o tamanho do código executável,
 já que possuem muitas das instruções no processador.
 - Suportam menos instruções do que processadores com arquitetura CISC.
 - d. Têm um auto consumo de energia, porque possuem muitos transistores, mais transistores que processadores CISC.

Bibliografia

Stallings, Willian. Arquitetura e Organização de Computadores. 10^a Ed, Pearson, 2017.

Murdocca, Miles J., and Vincent P. Heuring. Introdução à arquitetura de computadores. Elsevier, 2001.

David A.Patterson & John Hennessy. Organização e projeto de computadores: A interface de Hardware e Software. 4ª Ed. Elsevier. 2014.

ZELENOVSKY, R.; MENDONÇA, A. Microcontroladores Programação e Projeto com a Família 8051. MZ Editora, RJ, 2005.

Gimenez, Salvador P. Microcontroladores 8051 - Teoria e Prática, Editora Érica, 2010.