

Fig. 0.1: Principe de fonctionnement d'un ${\rm DDR}$