
BILLEIE Verifiços, para techto se questões, qual a resposta correta e accincile com uma cerer as sua excelha an arbeita no testo. Per anda respirata incorreta serà decumentata, à canação giulial, sur subcasa Pode som sul um minimo de 4 respontas duplas (por cada dopla: O sectas descentas au 2/2,) curra comma sel 7/85. Se usus cristo de 4 deplas, acrão acestes as 4 prometras e an sputamento serão A Denote a maleração de reste não é permitida a persentência junto do alareo, aracento que strelipido, de qualquer disposativo elemérico año expressamente autorizado Cuesta bara incluem-se calculadores, relexolycis e smarrespriber). A suz deteção durante a resultração do examie implice a imediata unvinção do mesmo. 1. Considere que no endereço de memória 0x00400020 se encocéra armazenada a manução bes \$6,52, label Sclabel corresponder ao endemço babbabbbb, o vilor dos 16 bits menos seguificativos do cádigo máquina dessa instrução será-S OASTER D DEFFE C DEFERM Suponha que \$3=0xFC4756E8 e \$2=0x00FFFF00. A instrução "xor \$6.\$3,\$2" produz e seguinte resultado armazenado em \$6: E ORSO47ASES b. DEFCCOODES C ONFCBRASES d DEDDBBDD17 Na arquitetura básica de um sistema computacional o Control Bas permite. a. transferir dados entre os registos do CPU. b. especificar a natureza de uma operação efetuada sobre a memória. c. transferir o código máquina das instruções para o instruction register. d. identificar, na memória, a origem/destino dos dados transferidos. A arquitetura MIPS não permite realizar operações lógicas e/ou aritméticas sobre o conseido de possibles da memória externa, ou, simultaneamente, sobre o conteúdo de registos internos e possições de memória externa. Por a. permite, para a mesma instrução e num mesmo ciclo de relógio, operar sobre a ALU e cienze uma operação de b. todas as variáveis de um dado programa devem residir em registos internos. c. è menos eficiente do que arquiteturas que permitem esse tipo de operações.


- - d. é considerada como sendo uma arquitetura do tipo Loud-Store.
 - Um endereço de memória externa num sistema computacional é: a informação armazenada em cada posição de memória.
 - um número único que identifica cada posição de memória.
 - c. o valor transferido de um registo do CPU para uma posição de memória.
 - d. o meio de identificar o tipo de operação realizada sobre essa memória.





tão codificadas com 32 bits, e um dos formatos tem 5 campos: opcode, três campos para siemática regimos miemas e um campo para codificar constantes no intervalo [-16384,+16383]. Considerando que o atimeso de bits do campo opcode é apenas o necessário para codificar as 130 instruções, conclui-se que o mimero de maistra é: b. 16

Arquitatora de Computadores I Considere que o segmento de dades de um programa conten a Buintes dirett vas L1: word 0, 0 4,4 100 10 A10 -20 28 L2: asciis "ExameJan23" ## 1700 10 416 -> .align 3 L3: space 16 16 -> 436 16 Se o endereço correspondente so label L1 for 0×10010A10, o endereço a que corresponde o lal (d. 0×10010) a 0x10010A40 b. 0x10010A34 c. 0x10010A30 8. Considere um sistema computacional em que existe uma memória do tipo ROM (Read Only armazena programas, e uma memória do tipo RAM que armazena dados. Saberado que as duas me em espaços de endereçamento distintos, pode afirmar-se que estamos perante urna arquitetura: do tipo Harvard. mista Harvard/von Neumann. c. do tipo von Neumann. d. do tipo von Neumann com armazenamento não volátil de programas. Considere o seguinte segmento de código assembly: lui \$3,0xC614 ori \$4,\$3,0x19A5 SW \$4,0x40(\$6) Ibu (\$8) 0x41 (\$6) inal da execução do código anterior, o valor de \$8, num MIPS little endian, é: b. 0x00000019 c. 0x00000014 d. 0x00 pal modo de endereçamento utilizado na instrução 1b \$t0,4(\$ra) é: to por registo com deslocamento. o por registo. ao PC. direto. nstrução jal sqblz, armazenada no endereço de memória 0x004004cc. O lab x00400518. Na conclusão da execução da instrução, o registo \$ ra: ado o valor 0x004004D0. do o valor 0x0040051C. lo o valor 0x004004CC.



lui \$3,0xCθ€

\$4,\$3,0x15 ori \$4,0x40(\$6)

SW


(\$8) 0x41 (\$6)


No final da execução do código anterior, o valor de \$8, num MIPS little endias c. 0x00000014

0x000000C6

b. 0x00000019

derecamento utilizado na instrução 1b \$t0,4(\$ra) é:





13. Na implementação multi-cycle de um processador MIPS, durante a execução da instrução xoz unidade de controlo ativa o sinal:

🤏 RegWrite no quarto ciclo de relógio.

b. IRWrite no segundo ciclo de relógio.

MemWrite no primeiro ciclo de relógio.

MemRead no quarto ciclo de relógio.



Cotações: Grupo I: cada 0.6 valores; Grupo II: cada 0.8 valores.

Attenueura de Correstantes :

Adeleção de orienfore muna operação de adição de mimeros inteiros comisinal free-se atendes:

do rea entre o curry in e o carry em da célula de 1 bit mais significativa do remitado.

do rea entre ox 2 bits mais significativo do resultado.

Considerando que \$1=0xffffffff e \$4=0xfffffff o conteúdo dos registos HI e Lo após a execução da instrução mult \$1, \$4 (multiplicação signed) é:

a. HI=0x00000000, Lo=0x00000012

AHI= ???????, Lo=0x00000018

C. HI=0xfffffffff, Lo=0xfffffffEE

d. HI=0x00000000, Lo=0xffffffEE

16. Em linguagem C, o código que permite atribuir o valor 0x1F ao elemento de índice 5 do array "t" é:

(6.) int t[20]; int *mp; int t[20]; int t[20]; int t[20]; int *mp; int *mp; int *mp; mp=t; mp=&t; mp=t; mp=t[0]; * (mp)+5=0x1F *(mp+20) = 0x1F;*(mp+5) = 0x1F;*(mp+5) = 0x1F;

17. Numa implementação single-cycle da arquitetura MIPS, semelhante à apresentada nas aulas, na transissinal de relógio:


a. é escrito o resultado produzido pela instrução em execução no elemento de estado respetivo execução da instrução seguinte.

b. é armazenado no PC o resultado da operação realizada na ALU para cálculo de PC+4.

c. é realizada a leitura síncrona da memória de instruções.

d. é realizada a leitura assíncrona do banco de registos.





a 0x00000005 b 0x00006840 ORCOCCCCCI. CMUSSBEESD

28. Numa implementação pipelined da arquitetura MIPS, o hazard de dados existente na sequência de in X Iw \$1,0(\$2) seguida de beq \$1,\$3, target, pode ser resolvido:

a. com stall durante 2 ciclos de relógio.

b. sem recurso a stalling, com forwarding de EX/MEM para EX.

c. com stall durante I ciclo de relógio seguido de forwarding de MEM/WB para EX.

d. com stall durante 1 ciclo de relógio seguido de forwarding de EX/MEM para ID.



29. O código máquina da instrução lw \$15,-4 (\$3), representado em hexadecimal, é (consider instrução, opcode = 0x23):

a. Ox8DE3FFFC

b. 0x8C83FFF8

0x8C6FFFFC

0x8DE3FFF8



0x23 / 415 / 43 +4

the way water his I have street The season of the same out to the Considerate per \$3-Cappersers - \$4-Cappersers HI-DEFFERENCE LO-DEFFERENCE 10-10 3511. 1101 4499 BI-THOUGHOUSE, ICHGHPFFFFFE valor oxiF so elemento de índice 5 do array "t" & the Part Brigary good Co 11. 45 90 * int t[20]; ine 0[20]: INC CIPRIL 666 618611 LANE KARES X115 F1977 mp-at. agran 1811 fingersy-outer * (mp+20) =0x1F; * (mp) +5=0×1F; 4 (my + 51 = 0 m 5 F)

17. Norra implementação single-cycle da arquitetura MIPS, semelhante à apresentada nas aulas, na transição ativa de simul the Histogram.

a é escrito o resultado producido pela instrução em execução no elemento de estado respetivo e inicia-se

Execução da instrução seguinte.

6 é armazennelo no PC o resultado da operação tealizada na ALU para cálculo de PC+4.

e é teatizada a leitura síncrona da memória de instruções.

d. É réalizado a leitura assincroma do banco de registos.

A unidade de forwarding de uma implementação pipelined da arquitetura MIPS é um bloco:

combinatório responsável pelo avanço das instruções no pipeline.

combinatório responsável pela geração dos sinais de controlo que permitem o encaminhamento de um res

para estágios mais avançados do pipeline.

ombinatório que deteta a dependência entre instruções que se encontram em execução no pipeline e q sinais de controlo que permitem a utilização de resultados produzidos por instruções que se encont ágios de execução mais avançados.

ado numa máquina de estados que deteta situações em que uma dada instrução pode avançar, num

lo, mais do que um estágio no pipeline.

resela de selógio de execução da instrução sw numa arquitetura MIPS multi-cycle é calcular

hlicado no campo RT da instrução com o valor do offset sign extended para 32 bits ficado no campo RS da instrução com o valor do offset estendido com zeros para icado no campo as da instrução com o valor do offset sign extended para 32 bits. ther com o valor multiplicado por 4 do offset sign extended para 32 bits.

ola flutuante IEEE 754, precisão dupla, um expoente positivo é codificado: 1024 perior a 1023 e igual ou inferior a 2046. erior a 0 e inferior a 1024. nor a 128 e inferior a 255. no o bit male significativo a O

 $-7.87,5 \times 10^{-2} = -7,875 = -111.111 \times 2^{0} = -1.1111 \times 2^{0}$ 0.875 0.750 1.100,000011111100.10 0.000Parto Decimal