Projekt: Energy harbesting powered bicycle computer

Protokoll

**Thema:** 1. Meilenstein: Layout-Review

**Ort:** InES

**Datum:** 17. März 2016

Teilnehmer: Institution: Verteiler:

Prof. Dr. Marcel Meli (entschuldigt) InES E-Mail

Dario Dündar InES E-Mail

Katrin Bächli InES E-Mail

Manuel König E-Mail

Für das Protokoll: Katrin Bächli (bachlkat@students.zhaw.ch)

Traktanden:

# Abnahme Protokoll 10.3.16

# Stand der Arbeit

# Weiteres Vorgehen

# Projektplanung / Termine

# Diverses

Beilage:

|  |  |  |
| --- | --- | --- |
|  | Zuständig | Termin |
| 1. Abnahme Protokolle |  |  |
| Protokolle 10. März abgenommen | bachlkat |  |
|  |  |  |
| 1. Stand der Arbeit |  |  |
| Hardware-Entwicklung   * Layout erster Entwurf fertiggestellt und an Dario versandt für Review * Neue Bauteile (ausser Gleichrichter) wurden ausgemessen   Diskussion (mit Anwesenheit Olivier Riom)   * Der Print ist zur Zeit grösser als das Sensortag, weil die konventionellen STS und LTS grösser als der Abstand zwischen Print und Sensortag sind. Deshalb sind sie ausserhalb platziert. Das Ziel ist, kleinere Elkos, die zwischen den zwei Platten Platz haben, zu finden. * Dario versandte ein Datenblatt eines UMAC Small Energy Device. Ev. solche Speicher einbauen. Tantal anschauen. * Bei der Groundplane: Die Vias sollen direkt verbunden werden. Sinnvoll ist eine Ground-Fläche ohne Lötstopplack, zum Messen. * Um das Board auch im Praktikum bzw. zu einem ausführlicherem Debuggen zu gebrauchen, braucht es zusätzliche Vias sowie Strom-Mespunkte zu VCC, VSUP, VLTS und VSTS. * Die TP sollen einen von 2.54 mm haben, damit ein Stecker aufgelötet werden kann. * Montagelöcher und Distanzhalter wären sinnvoll * Erichs Spannungsbegrenzung soll mit dem EM-Board überprüft werden. * VGS beim FET überprüfen. | koenigma | 17.03.16 |
| Firmware-Entwicklung   * Alle GPIO sind interruptfähig. * Interne Verknüpfung von GPIO’s auf board.h konfiguriert. * Packet versenden aufgrund GPIO-Interrupt funktioniert.  Zurzeit aufgesetzt sind BAT\_LOW und REED\_SWITCH * Energiemanagement-Konzept: - STS speist Chip Init:   Dort geschieht die Grundkonfiguration und M3 ist in active mode,   BAT\_LOW = 1 - VSUP bleibt konstant erhalten, M3 geht in standby mode - Warten bis BAT\_LOW = 0. Das bedeutet LTS und STS sind parallel  -> Genug Energie zum Senden, - Nach Senden in standby mode - Einstellen der Sendefrequenz aufgrund der Spannung an LTS - Wenn BAT\_LOW = 1, dann sind STS und LTS disconected  🡪 Sendepause, bis BAT\_LOW wieder = 0 * Energieverbrauch von Chip Init ausgemessen: 130 µJ   Diskussion VLTS-Pin könnte Leckstrom erzeuen (mit EM testen). Ev. kann VLTS per SPI-ausgelesen werden oder der Leckstrom kann über einen Impedanzwandler verkleinert werden.  Falls es zu lange dauert, bis LTS und STS connected sind, dann schon bei der Initialisierung erste Durchgangsmessungen oder sogar Paketeversendungen machen.  Vorteil von sofortigen Durchgangsmessungen: keine Distanz geht verloren. | Bachlkat | 17.03.16 |
|  |  |  |
| 1. Weiteres Vorgehen |  |  |
| Hardware-Layout   * Leistungskurve (MPPT) der neuen Schaltung ermitteln, für verschiedene Geschwindigkeiten * Layout mit den oben genannten Punkten ergänzen und mit den neu berechneten STS und LTS fix bestücken * Inbetriebnahme des neuen Aufbaus (fliegender Aufbau) | Koenigma | 24.03.16 |
| Energiemanagement   * Energieerzeugung bei 10 km/h der aktuellen Schaltung messen * Aus der Energieerzeugung und des Energieverbrauch des Sensortags mit GPIO-Wake-up LTS und STS berechnen * Ladezeiten der berechneten Kondensatoren bei der Inbetriebnahme ausmessen | Bachlkat | 24.03.16 |
| Firmware-Entwicklung   * Einlesen des BAT\_LOW bei fallender Flanke implementieren und testen | Bachlkat | 24.03.16 |
|  |  |  |
| 1. Projektplanung / Termine |  |  |
| 1. Meilenstein erreicht.   Sitzung nächste Woche nochmals mit Olivier Riom |  |  |
|  |  |  |
| 1. Diversers |  |  | |
| Der SMD-Lötplatz im InES kann für das Löten benutzen werden. |  |  | |