サブウーファー端子の回路 VER3 (シミュレーション・デバッグ済み)

Subwoofer output circuit VER3 (simulated and debugged)


図1 / Figure 1: 完全バランス用 VER3 / Fully balanced VER3

完全バランスアンプのモノラル・サブウーファー出力 VER3 Mono Subwoofer Output (XLR + RCA) VER3 VER2

参考回路図 Reference schematic | ボリューム後段から分岐 tapped after volume (サブ音量が連動) | L+R加算 → 位相 → LPF 80/100/120Hz → バッファ → XLR / 差動RCA

VER3: 雑音低減・LR4 24dB/oct・位相連続可変を追加 (VER2: LPF 定数修正・サブソニック HPF) VER3: lower noise, LR4 option, variable phase.

赤 red = Hot (+)　青 blue = Cold (−)　橙 orange = スイッチ



POWER / BYPASS 電源・バイパス (全IC共通)

- ±15 V 低雑音ポストレギュレータ (LT3045 / LT3094、または LM317/LM337 + RC)
- アンプ既存のアナログ電源 (または小型の別巻線) から供給 Use the existing analog rails.
- 各IC: 100 nF X7R をピン直近 + 10 µF / 電源ごと (10 mm 以内)
- アナログGNDへ1点アース。XLR 1番ピンは R11 || C5 でシャーシへ Star ground.
- 任意: 各XLR線に 4.7 µF フィルムのDCカット (R9/R10 の後) とミュートリレー
- R1〜R8 は 0.1% 25 ppm 薄膜抵抗アレイ。全てSMDで自動実装向き All SMD.


BILL OF MATERIALS 部品表 (概要)

- U1, U2, U4　OPA1612 デュアル (低コストなら NJM4580 / LME49720) ×3
- U5　THAT1240 (レーザートリム差動レシーバ) ×1
- R1-R4 4.99k 0.1% 25ppm 薄膜　Rf1, Rf2 2.49k 0.1%　Rb 1.24k 1%
- C1-C4 PPS / C0G フィルム (220n / 110n 固定)　R5-R8 12.7k / 10.2k / 8.45k (SW3 で切替)
- R9, R10 47R　R11 10R　R12 100R　C5 10n　Cf 33p C0G
- SW1 MONO/STEREO　SW2 位相　SW3 LPF (BYPASS/80/100/120 Hz)
- J1 XLR-3 オス　J2 RCA　(J3 = STEREO時の SUB OUT 2)

VER3 追加回路 (SW4 で挿入) VER3 added circuits [片側のみ図示 / one leg shown]


位相 連続可変 (1次オールパス) Variable phase

VR2 を回すと 0〜−165° (60Hz)。SW2 の 180° 反転と併用で 0〜345°



2段目 LPF (LR4 24dB/oct) 2nd LPF stage

SW4 で挿入。R は SW3 と連動 (12.7k / 10.2k / 8.45k)



VER3 の変更点

① 入力 R を半減 (4.99k)・Rf 2.49k: 雑音 -3.3 dB (計算)

② SW4: 24 dB/oct (LR4) 追加 → メインの LR4 と

合成して平坦 (計算で確認)。12dB は +3dB のこぶ

③ 位相を連続可変 (VR2)。SW2 の 180° と併用

④ サブソニック HPF 7Hz (VER2 から継続)

Noise -3.3 dB; LR4 option sums flat with the main LR4;

continuous phase control; subsonic HPF kept.

VER3 の変更点 (音質改善の見直し)

- 上の回路図 (完全バランス用 / アンバランス用) を Python のシミュレーションで見直しました。VER2 (LPF 定数の修正・サブソニック HPF 7.2Hz) は継続しています。
- 雑音を低減: 加算段の入力抵抗を 10k → 4.99k、Rf を 4.99k → 2.49k、Rb を 1.24k にして、7〜120Hz の雑音を 0.21µV → 0.15µV (-3.3dB) にしました。プリアウト (約 47Ω) への負荷は -0.08dB です。
- LR4 (24dB/oct) の選択を追加 (SW4): 2段目の LPF を入れると、メインスピーカーが 24dB/oct のときに電気的な和が平坦になります。12dB/oct は逆相でも 80Hz に +3dB のこぶが出ます。
- 位相を連続可変: 1次オールパス (C 100nF + VR2 0〜220k) で 60Hz の位相を 0° → -166° まで変えられます。SW2 の 180° 反転と併用します。
- 未実施: 過渡応答・歪み (THD)・実機の位相。実機または SPICE での確認が必要です。

What changed in VER3 (a second look at sound quality)

- The circuits above (fully balanced and unbalanced) were reviewed with a Python simulation. VER2 (corrected LPF values and the 7.2 Hz subsonic HPF) is kept.
- Lower noise: the summer input resistors went from 10k to 4.99k, Rf from 4.99k to 2.49k and Rb to 1.24k, which lowers the 7-120 Hz noise from 0.21 uV to 0.15 uV (-3.3 dB). The load on a pre-out (about 47 ohm) is -0.08 dB.
- An LR4 (24 dB/oct) option (SW4): inserting the second LPF stage makes the electrical sum flat when the main speaker is 24 dB/oct. At 12 dB/oct a +3 dB hump appears at 80 Hz even with inverted polarity.
- Continuously variable phase: a first-order all-pass (100 nF + VR2 0-220 kohm) varies the phase at 60 Hz from 0 to -166 degrees. It is used together with the 180-degree switch SW2.
- Not done: transient response, THD and real-hardware phase. Bench or SPICE verification is still required.

サブウーファー端子の回路 VER3 (シミュレーション・デバッグ済み)

Subwoofer output circuit VER3 (simulated and debugged)


図2 / Figure 2: アンバランス用 VER3 / Unbalanced VER3

アンバランス設計アンプ用 モノラル・サブウーファー出力 VER3 Mono Subwoofer Output for an Unbalanced Amplifier VER3

参考回路図 Reference schematic ｜ ボリューム後段から分岐 tapped after volume (サブ音量が連動) ｜ L+R加算 → 位相 → LPF 80/100/120Hz → RCA出力 / 任意でXLR(平衡化)

VER3: 雑音低減・LR4 24dB/oct・位相連続可変を追加 (VER2: LPF 定数修正・サブソニック HPF) VER3: lower noise, LR4 option, variable phase.

緑 green = 信号 signal (シングルエンド)　　橙 orange = スイッチ




POWER / BYPASS 電源・バイパス (全IC共通)

- ±15 V 低雑音ポストレギュレータ (LT3045 / LT3094、または LM317/LM337 + RC)
- アンプ既存のアナログ電源 (または小型の別巻線) から供給 Use the existing analog rails.
- 各IC: 100 nF X7R をピン直近 + 10 µF / 電源ごと (10 mm 以内)
- アナログGNDへ1点アース。RCA入出力のGNDが多点接続にならないよう注意 (ハム対策)
- 任意: ミュートリレー。U2B など未使用側のopampは入力を固定して休ませる
- R1〜R8 は 0.1% 25 ppm 薄膜抵抗アレイ。全てSMDで自動実装向き All SMD.

BILL OF MATERIALS 部品表 (概要)

- U1, U2　OPA1612 デュアル (低コストなら NJM4580 / LME49720) ×2
- U4　THAT1646 (平衡ラインドライバ、XLR出力が必要な場合のみ) ×1
- R1, R2 4.99k / R7, R8 10k 0.1% 25ppm 薄膜　Rf1 2.49k 0.1%　Rb 1.24k 1%
- C1 220n / C2 110n PPS・C0G フィルム (固定)　R5, R6 12.7k / 10.2k / 8.45k
- C6 4.7µ フィルム　R11 10R　R12 100R　C5 10n　Cf 33p C0G
- SW1 MONO/STEREO　SW2 位相 (SPDT)　SW3 LPF (BYPASS/80/100/120 Hz)
- J1 RCA 入力2系統　J2 RCA 出力　J3 XLR-3 オス (任意)

VER3 追加回路 (SW4 で挿入) VER3 added circuits [片側のみ図示 / one leg shown]



VER3 の変更点

① 入力 R を半減 (4.99k)・Rf 2.49k: 雑音 -3.3 dB (計算)

② SW4: 24 dB/oct (LR4) 追加 → メインの LR4 と
合成して平坦 (計算で確認)。12dB は +3dB のこぶ

③ 位相を連続可変 (VR2)。SW2 の 180° と併用

④ サブソニック HPF 7Hz (VER2 から継続)

Noise -3.3 dB; LR4 option sums flat with the main LR4;

continuous phase control; subsonic HPF kept.

VER3 の変更点 (音質改善の見直し)

- 上の回路図 (完全バランス用 / アンバランス用) を Python のシミュレーションで見直しました。VER2 (LPF 定数の修正・サブソニック HPF 7.2Hz) は継続しています。
- 雑音を低減: 加算段の入力抵抗を 10k → 4.99k、Rf を 4.99k → 2.49k、Rb を 1.24k にして、7〜120Hz の雑音を 0.21µV → 0.15µV (-3.3dB) にしました。プリアウト (約 47Ω) への負荷は -0.08dB です。
- LR4 (24dB/oct) の選択を追加 (SW4): 2段目の LPF を入れると、メインスピーカーが 24dB/oct のときに電気的な和が平坦になります。12dB/oct は逆相でも 80Hz に +3dB のこぶが出ます。
- 位相を連続可変: 1次オールパス (C 100nF + VR2 0〜220k) で 60Hz の位相を 0° → -166° まで変えられます。SW2 の 180° 反転と併用します。
- 未実施: 過渡応答・歪み (THD)・実機の位相。実機または SPICE での確認が必要です。

What changed in VER3 (a second look at sound quality)

- The circuits above (fully balanced and unbalanced) were reviewed with a Python simulation. VER2 (corrected LPF values and the 7.2 Hz subsonic HPF) is kept.
- Lower noise: the summer input resistors went from 10k to 4.99k, Rf from 4.99k to 2.49k and Rb to 1.24k, which lowers the 7-120 Hz noise from 0.21 uV to 0.15 uV (-3.3 dB). The load on a pre-out (about 47 ohm) is -0.08 dB.
- An LR4 (24 dB/oct) option (SW4): inserting the second LPF stage makes the electrical sum flat when the main speaker is 24 dB/oct. At 12 dB/oct a +3 dB hump appears at 80 Hz even with inverted polarity.
- Continuously variable phase: a first-order all-pass (100 nF + VR2 0-220 kohm) varies the phase at 60 Hz from 0 to -166 degrees. It is used together with the 180-degree switch SW2.
- Not done: transient response, THD and real-hardware phase. Bench or SPICE verification is still required.

サブウーファー端子の回路 VER3 (シミュレーション・デバッグ済み)


Subwoofer output circuit VER3 (simulated and debugged)


図3 / Figure 3: VER3 のシミュレーション結果 / VER3 simulation results

サブウーファー出力 VER3 の仮想シミュレーション Subwoofer output VER3 - simulation

Python による計算 (交流応答・設計計算)。実機測定ではありません。過渡応答・歪み (THD) の SPICE 解析は未実施です。

Calculated in Python (AC response and design arithmetic). Not bench measurements. Transient and THD SPICE runs were not done.





VER3 の要点 / 確認結果 VER3 improvements and checks

① 加算段の雑音 (7〜120Hz): 入力 R 10k / Rf 4.99k = 0.21μV → 4.99k / 2.49k = 0.15μV (−3.3dB)。プリアウト (≈47Ω) への負荷は −0.08dB

① Summer noise (7-120 Hz): 0.21 uV with 10k / 4.99k becomes 0.15 uV with 4.99k / 2.49k (-3.3 dB); the load on a 47 ohm pre-out is -0.08 dB.

② クロスオーバー: メインが 24dB/oct (LR4) なら、サブも LR4 (SW4) で同相 → 電気的な和は平坦 (±0dB)。12dB/oct は逆相でも +3dB のこぶ (80Hz) になる

② Crossover: with a 24 dB/oct (LR4) main speaker the sub should be LR4 (SW4) and in phase; the electrical sum is flat. At 12 dB/oct a +3 dB hump appears at 80 Hz even with inverted polarity.

③ 位相: 1次オールパス (C 100nF + VR2 0〜220k) で 60Hz の位相を 0° → −166° まで連続可変。SW2 の 180° 反転と併用で全周をカバー

③ Phase: a first-order all-pass (100 nF + VR2 0-220 kohm) varies the 60 Hz phase continuously from 0 to -166 deg; with the 180 deg switch SW2 the full circle is covered.

④ VER2 から継続: LPF 80.6 / 100.3 / 121.2Hz、サブソニック HPF 7.2Hz (DC を遮断)。未実施: 実機の位相・歪み・過渡応答

④ Kept from VER2: LPF at 80.6 / 100.3 / 121.2 Hz and the 7.2 Hz subsonic HPF (blocks DC). Not done: real-hardware phase, distortion and transient response.

VER3 の変更点 (音質改善の見直し)

- 上の回路図 (完全バランス用 / アンバランス用) を Python のシミュレーションで見直しました。VER2 (LPF 定数の修正・サブソニック HPF 7.2Hz) は継続しています。
- 雑音を低減: 加算段の入力抵抗を 10k → 4.99k、Rf を 4.99k → 2.49k、Rb を 1.24k にして、7〜120Hz の雑音を 0.21μV → 0.15μV (-3.3dB) にしました。プリアウト (約 47Ω) への負荷は -0.08dB です。
- LR4 (24dB/oct) の選択を追加 (SW4): 2段目の LPF を入れると、メインスピーカーが 24dB/oct のときに電気的な和が平坦になります。12dB/oct は逆相でも 80Hz に +3dB のこぶが出ます。
- 位相を連続可変: 1次オールパス (C 100nF + VR2 0〜220k) で 60Hz の位相を 0° → -166° まで変えられます。SW2 の 180° 反転と併用します。
- 未実施: 過渡応答・歪み (THD)・実機の位相。実機または SPICE での確認が必要です。

What changed in VER3 (a second look at sound quality)

- The circuits above (fully balanced and unbalanced) were reviewed with a Python simulation. VER2 (corrected LPF values and the 7.2 Hz subsonic HPF) is kept.
- Lower noise: the summer input resistors went from 10k to 4.99k, Rf from 4.99k to 2.49k and Rb to 1.24k, which lowers the 7-120 Hz noise from 0.21 uV to 0.15 uV (-3.3 dB). The load on a pre-out (about 47 ohm) is -0.08 dB.
- An LR4 (24 dB/oct) option (SW4): inserting the second LPF stage makes the electrical sum flat when the main speaker is 24 dB/oct. At 12 dB/oct a +3 dB hump appears at 80 Hz even with inverted polarity.
- Continuously variable phase: a first-order all-pass (100 nF + VR2 0-220 kohm) varies the phase at 60 Hz from 0 to -166 degrees. It is used together with the 180-degree switch SW2.
- Not done: transient response, THD and real-hardware phase. Bench or SPICE verification is still required.

仮想シミュレーション結果

テスト、修正、配線短縮の再設計、サブウーファー回路VER2のコミット・push・VPS反映まで完了しました。続けて、先ほどの質問への回答もまとめて報告します。

遅くなってすみません。テストと修正、配線短縮の再設計、サブウーファー回路のVER2を済ませ、GitHubにコミット・pushして、VPS(audiocafe.tokyo)へ反映しました。公開サイトに記載があること、PDF・JPGが取得できること(HTTP 200)も確認しました。

ご質問「テスト結果は一番上の回路図にも応用するか」について

はい、反映しています。一番上のネットワーク対応プリメインアンプ(図6)と、アナログ版(図9)の両方に、シミュレーション結果と修正内容をまとめて載せました。

できた検証は Python の計算まで

- 本物のSPICE(ngspice や LTspice)は入っていなかったため、Python で周波数応答、直流動作点、真空管モデル、設計計算をしました。
- 過渡応答、歪み(THD)、位相余裕、ノイズ、熱は未実施で、実機の測定もしていません。
- ngspice などをインストールすれば本格的なSPICEも試せますが、ダウンロードになるため、許可をもらってからにします。

テストで見つけて直した問題

- サブウーファーのLPF: −3dB が 74.7 / 102 / 112 Hz とずれていました。抵抗を 12.7k / 10.2k / 8.45k に切り替えて、80.6 / 100.3 / 121.2 Hz にしました。
- サブウーファーの低域: DCや超低域まで通していたため、7.2Hz の高域通過フィルタ(HPF)を追加しました。これが VER2 の変更点です。
- Class D の出力フィルタ: 10μH/1μF だと BTL 8Ω で +2.8dB のピークがあったため、22μH/0.47μF にしました。
- Class A のバイアス: ゼナー固定だと電流が 0.2〜4.2A とばらつくため、電流サーボ(約 2.3A)にしました。
- 真空管プリ: 12AX7 では利得が 35dB と高すぎたため、12AU7(双3極管)の片側(約 21dB)と残り半分のカソードフォロワにしました。
- 外付けリニア電源: トランス二次電圧が足りなかったため、2×24V / 2×40V / 2×52V に直しました。

配線短縮の再設計

- 左右完全分離(デュアルモノ)で、DAC(アナログ版は入力セレクタとボリューム)を中央に置き、信号を左右へ一直線に並べるレイアウトにしました。
- 1chの信号経路は約 95mm(設計目標)です。基板どうしはコネクタ直結で信号ケーブルをなくし、各段の横に LDO と局所コンデンサを置き、GND は 1 点にまとめます。
- ネットワーク版(図5)とアナログ版(図8)のレイアウト図を作りました。

確認してほしい点

- 配線長は設計目標で、実機で確認が必要です。
- 古い VER1 のPDFもサイトに残っていますが、ページ上のリンクは VER2 に切り替えました。
- ネットワーク版のJPG・PDFは、説明文が増えて縦に長くなりました(PDF は約 22MB)。軽くしたい場合は教えてください。

Virtual simulation results

Testing, fixes, the redesign for shorter wiring, and the subwoofer circuit VER2 are done, including the commit, the push and the upload to the VPS. The answer to the earlier question follows.

Sorry for the delay. The tests and fixes, the shorter-wiring redesign and the subwoofer circuit VER2 are finished, committed and pushed to GitHub, and uploaded to the VPS (audiocafe.tokyo). I confirmed that the public site contains them and that the PDF and JPG files can be fetched (HTTP 200).

About the question "is the test summary applied to the top circuit diagrams too?"

Yes. The simulation results and the fixes are summarized for both the network integrated amplifier at the very top (Figure 6) and the analog version (Figure 9).

What could be verified: Python calculations only

- A real SPICE (ngspice or LTspice) was not installed, so frequency response, DC operating points, tube models and design arithmetic were calculated in Python.
- Transient response, distortion (THD), phase margin, noise and heat were not checked, and nothing was measured on real hardware.
- A full SPICE could be tried by installing ngspice or similar, but that is a download, so it will be done only with your permission.

Problems found and fixed by the tests

- Subwoofer LPF: the -3 dB points were off at 74.7 / 102 / 112 Hz. Switching the resistors to 12.7k / 10.2k / 8.45k gives 80.6 / 100.3 / 121.2 Hz.
- Subwoofer low end: DC and very low frequencies passed through, so a 7.2 Hz high-pass filter (HPF) was added. This is the change in VER2.
- Class D output filter: 10 uH / 1 uF had a +2.8 dB peak at BTL 8 ohm, so it was changed to 22 uH / 0.47 uF.
- Class A bias: a fixed zener bias let the current vary from 0.2 to 4.2 A, so a current servo (about 2.3 A) is used.
- Tube preamp: the 12AX7 gave 35 dB of gain, which is too high, so one half of a 12AU7 dual triode (about 21 dB) plus the other half as a cathode follower is used.
- External linear supply: the transformer secondary voltages were too low, so they were corrected to 2x24 V / 2x40 V / 2x52 V.

Redesign for shorter wiring

- The layout is fully left/right separated (dual mono) with the DAC (the input selector and volume in the analog version) in the centre, and the signal lined up straight to each side.
- The signal path of one channel is about 95 mm (a design target). Boards are joined directly by connectors so there are no signal cables, an LDO and a local capacitor sit next to each stage, and the grounds meet at one point.
- Layout diagrams were made for the network version (Figure 5) and the analog version (Figure 8).

Points to confirm

- The wire lengths are design targets and must be checked on real hardware.
- The old VER1 PDF still remains on the site, but the links on the page now point to VER2.
- The JPG and PDF of the network version became tall because of the added text (the PDF is about 22 MB). Tell me if you want them lighter.