

第一部分： 此部分共计 7 分

1. 填空(1 分)

“BS: 总线忙”信号的建立者是（ ）。

2. 填空(1 分)

在异步传输系统中，若字符格式为：1 位起始位、7 位数据位、1 位奇偶校验位、1 位终止位，假设比特率为 80640bps，则波特率为（ ）。

3. (5 分)对于 64 位宽的总线而言，假如时钟周期为 10ns, 每次发送数据、地址和命令占用一个时钟周期，设备准备数据所用的时间为 180ns, 试问对数据输入传输而言，

- 1) 应当采用什么通讯控制方式（同步、异步、半同步和分离式）；
- 2) 画出数据通讯过程图，并标注时间；
- 3) 计算总线传输周期和数据传输率各是多少？

第二部分 13 分

一、(8 分)某计算机系统中 CPU 可输出 16 条地址线(A15~A0),双向数据线 16 条(D15~D0),

两条控制信号 $\overline{R/W}$ (读 / 写) 和 \overline{MREQ} (当存储器读或写时, 该信号指示地址总线上的地址是有效的, 低电平有效), 64K×16 位的主存中有 32K×16 位的 RAM, RAM 的地址空间为 8000H~0FFFFH, 采用 8K×16 位的 RAM 芯片 (有 \overline{CS} 端, 低电平有效和 $\overline{R/W}$ (高电平为读, 低电平为写))

- (1) 画出主存的 32KRAM 与 CPU 的连接图, 注意设计的译码方案不允许有地址重叠现象, 译码器任选。写出每组芯片的地址范围。
- (2) 若主存地址为 0A000H~0BFFFFH 的存储单元总是出现读写错误, 而其它读写操作均正常, 则可能是哪个芯片出现了问题? (可对 1) 中的连接图中的存储器芯片进行编号, 指出问题芯片的编号)

二、(5 分)某计算机系统的主存为 64K×8bit, 若配以 2K×8bit 的 Cache,采用直接映像方式, 每块为 256 个字节, 则

- (1) 主存分为多少块? 分为多少组? Cache 分为多少块?
- (2) 若主存地址为 6010H 的存储单元所在的块已被映射到 cache 中, 则该单元在 Cache 中的什么位置?
- (3) 试描述根据主存地址 6010H 在 Cache 中访问数据的过程。

第三部分 10 分

1. 单选 (1 分)
下面哪一个不是 I/O 接口的功能 _____。
- A 反映 I/O 设备的状态 B 实现 I/O 设备对 CPU 的控制
C 选择 I/O 设备 D 完成数据的传送
2. 单选 (1 分)
出现 CPU“踏步”等待现象的控制方式是 _____。
- A 程序中断方式 B I/O 通道方式
C 程序查询方式 D DMA 方式
3. (4 分) 假设硬盘采用 DMA 方式与主机进行数据交换，其传输速率为 2MBps。每次传输时，预处理需 400 个时钟周期，传送的数据块长度为 8KB。试问硬盘工作时，10MHz 的 CPU 需用多少时间比率进行 DMA 预处理？
4. (4 分) 设主机上有 A、B 和 C 设备，其中断响应优先级按 A→B→C 降序排列，为改变中断处理次序，它们的中断屏蔽字设置如下：

设备	屏蔽字
A	1 1 1
B	0 1 0
C	0 1 1

设三个设备中断服务程序的执行时间为 20 μ s，按下图所示时间轴给出的设备中断请求时刻，画出 CPU 执行程序的轨迹。

