

计算机硬件从零到整机

从电、二极管、逻辑门和时钟到最小 CPU 与整机硬件

CPU Books

本书沿着器件、电平、逻辑、状态、时钟、算术、数据通路、控制器、最小 CPU、主存、总线和 I/O 的顺序，把一台计算机从最小可理解部件推导出来。

前言

这本书从硬件本身开始。全书首先建立底层合同：一根线上连续变化的电压怎样被稳定解释成 0 和 1；一个器件怎样让电流更容易沿某个方向通过；一个受控开关怎样让一个信号决定另一条电流路径是否导通。只有这些合同成立，后续的逻辑门、寄存器、ALU、CPU 和整机接口才具有可靠含义。

本书按照两部分六章展开。第一章把电平、器件、开关、逻辑门和组合电路放在同一条链路中讨论，说明 bit 如何从物理电平进入可计算的逻辑网络。第二章集中讨论状态、时钟与同步边界，说明硬件如何保存过去，并在清楚的时钟边界提交下一值。

第三章讨论数值解释、算术电路、ALU、数据通路和控制器。它把固定宽度 bit、补码、标志位、选择器、寄存器阵列和控制 trace 统一起来，使读者能够从旧状态走读到新状态。第四章把这些部件合成为最小 CPU，集中说明 PC、IR、控制字、数据通路和指令 trace。第五章再把 CPU 接到主存、cache、总线、MMIO、DMA 和中断。第六章借助 6502、Z80、8051、8086、80386、80486/Pentium 和现代 SoC 观察真实处理器与整机平台的演进。

这种组织方式刻意避免把 CPU 作为孤立名词提前给出。CPU 在本书中是前述硬件部件按同步边界组织后的结果：PC 保存下一条编码地址，译码逻辑产生控制线，数据通路执行计算和写回，外部接口把处理器连接到主存与设备。读完整本书后，读者应能把一台机器从电平、开关、门电路、组合逻辑、时序逻辑、运算部件、数据通路、控制器一路连到整机。

本书采用接近 CSAPP (Computer Systems: A Programmer's Perspective) 等经典系统教材的标注方式：每讲一个抽象，都同时给出机器层证据。读逻辑门时同时检查真值表和开关路径；读组合逻辑时同时检查函数、延迟和毛刺；读寄存器时同时检查 bit 和采样边界；读 CPU 时同时检查指令、控制信号和数据通路 trace。章节末尾的“经典教材标注”不是附加材料，而是用于检验硬件理解是否已经落到证据层面。

目录

第一部分 从电平到数据通路	4
第 1 章 电平、开关、逻辑门与组合电路	6
一、从一根线得到可靠 bit	7
二、从器件到受控电流路径	14
三、从路径表得到逻辑门	20
四、门网络构成组合逻辑	26
五、延迟、负载、毛刺与验收	34
第 2 章 状态、时钟与同步边界	46
一、反馈、锁存器与保存一个 bit	46
二、触发器、时钟周期与采样窗口	49
三、关键路径、复位与跨边界输入	52
四、寄存器、计数器与移位结构	58
五、状态机把硬件动作切成阶段	60
第 3 章 数值、ALU、数据通路与控制	78
一、固定宽度 bit 的数值解释	78
二、从加法器到可复用 ALU	84
三、进位、移位、比较与乘法的硬件取舍	87
四、数据通路让值从旧状态走到新状态	90
五、控制器输出一组一致的控制线	92
第二部分 最小 CPU 与整机硬件	102
第 4 章 最小 CPU 与控制 trace	104
一、从动作编码到最小 CPU	104
第 5 章 主存、总线、I/O 与 DMA	113
一、主存不是抽象数组	113
二、地址译码定义整机地图	115
三、MMIO 把设备寄存器放进地址空间	116
四、中断和 DMA 把外部事件接回 CPU	117
五、从教学总线到现代互连	118
第 6 章 经典芯片、启动与平台演进	122
一、8086：从芯片接口看早期微处理器	122
二、80386：32-bit、保护模式与地址转换	127
三、整机启动与经典芯片后的演进	131

从电平到数据通路

本部分导读

本部分集中回答一个连续问题：怎样从可控电流路径得到稳定的 0 和 1，再把多个 0/1 组合成可计算的逻辑网络；怎样让硬件保存状态、按时钟边界推进；怎样把数值解释、ALU、寄存器阵列、数据通路和控制信号组织成可重复的硬件动作。

第 1 章

电平、开关、逻辑门与组合电路

本章将“电和器件”“开关到门”“组合逻辑”合并为一条完整链路：连续变化的电压先被解释成稳定的 0/1；二极管和受控开关提供可预测的电流路径；开关网络形成 NOT、NAND、NOR、XOR 等门；门再组合成判断器、加法器、选择器和译码器。读者应始终沿着同一条证据链阅读本章：一个逻辑值必须能追溯到电压区间，一个门必须能追溯到上拉/下拉路径，一个组合输出必须能追溯到完整真值表、延迟和负载边界。

本章不展开完整的半导体物理，也不把内容处理成布尔代数速查表。它关注一个核心问题：一根真实导线上的电压，怎样逐步成为 CPU 可使用的 bit 计算。后续所有寄存器、ALU、数据通路、控制器、内存和 I/O，最终都必须满足这里建立的底层合同。

为避免把内容讲成分散概念，本章使用一个贯穿案例：一块简化的安全启动控制板。它接收启动按钮、保护盖、急停、温度报警和电流报警，输出启动允许、电机使能和故障灯。这个小系统不涉及软件，也不需要处理器；它只需要把输入电平可靠地解释成 bit，再用门网络形成输出。正因为它足够小，读者可以逐项检查每根线的默认状态、每个门的路径、每个输出的电平和每条组合路径的延迟。

信号	含义	需要检查的硬件问题
start_button	人按下启动按钮	松开时是否悬空，按下时是否可靠为 1
cover_closed	保护盖已经闭合	断线或接触不良时应落到安全默认值
emergency_ok	急停没有被按下	信号名为正逻辑，但实物开关可能采用低有效接法
temp_alarm	温度报警	任一报警都应阻止启动并点亮故障灯
current_alarm	电流报警	报警输入不能依赖偶然电平或悬空节点
allow_start	允许启动	必须由所有安全条件共同决定
motor_enable_cmd	电机使能命令	只能由已经验收过的组合结果产生
fault_lamp	故障灯	需要汇总多个故障证据

表中的每个信号都不是孤立变量，而是一项硬件合同。输入信号要说明来源、默认值、有效极性、断线后果和进入逻辑前的调理方式；输出信号要说明由哪些条件决定、是否允许毛刺、何时被后级使用，以及是否需要驱动执行机构。后文反复回到这张表，是为了让抽象逻辑始终落在可检查的电气边界上。

核心理念

数字硬件的第一层抽象不是门，而是带余量的电平；数字硬件的第一层实现不是公式，而是受控电流路径。



本章所有例子都沿这条链路验收：先证明电平可靠，再证明路径不悬空不冲突，最后证明组合输出在后级采样前稳定。

图示：从电平到组合逻辑的证据链。箭头表示“后一个抽象必须由前一个物理事实支撑”。

本章还提前引入几个芯片参照。它们暂时不作为完整处理器来讲，而是作为本章概念的落点：门电路怎样被封装成标准逻辑芯片，组合网络怎样扩展成处理器内部的数据通路，现代芯片又怎样把同样的逻辑函数做得更快、更密、更低时延。

芯片或芯片族	可观察对象	本章先借用的概念
7400 系列 TTL	标准 NAND、NOR、触发器和计数器	门不是符号，而是有电平阈值、扇出和延迟的器件
4000 系列 CMOS	低静态功耗的 CMOS 逻辑门	互补上拉/下拉路径与稳定状态功耗
Intel 8086	早期 16-bit x86 微处理器	门、PLA、微码和总线控制组合成完整 CPU
Intel 80386	32-bit x86 处理器	更多晶体管带来更宽数据通路、更复杂控制和更高频率
现代 CPU/SoC	多级缓存、流水线、片上互连和电源管理	低时延来自器件、布局、体系结构和存储层次共同作用

例如，7400 系列里的 NAND 门可以直接对应本章的 NAND 真值表，但真正芯片还会给出**输入阈值、输出电流、传播延迟和扇出限制**；8086 可以看成许多门、寄存器、选择器、译码器和控制逻辑组成的早期微处理器；80386 则把 x86 推进到 32-bit 数据通路和更复杂的系统控制。现代 CPU 仍然由同类基本构件组成，只是晶体管更小、布局更紧、缓存更近、流水线和预测机制更复杂。把这些案例提前放在这里，是为了避免读者把第一章误解成“只讲离散门电路”；本章讲的是所有芯片共同依赖的底层合同。

因此，本章的阅读重点不在于快速记住某个门符号，而在于形成一种固定检查法：先确认信号能否成为可靠 bit，再确认器件路径能否稳定地产生这个 bit，最后确认多个 bit 组成的组合网络能否在后级需要之前稳定下来。这个检查法会直接延伸到第二章的触发器、寄存器和状态机。

一、从一根线得到可靠 bit

电路里说“一根线是 1”，完整含义不是“线上写着数字 1”，而是“这个节点相对于参考地的电压落在接收端承认的高电平区间内”。节点可以理解成多条金属连接汇合成的同一个电气位置；参考地是整块电路共同约定的 0V 参考点；电压是两个点之间的差值。数字电路里说某根信号线是 0V、3.3V 或 5V，实际都是在说它相对于地的电压。

电流说明电荷正在沿通路流动。若输出节点被一条通路接向电源，它可能被拉到高电平；若被一条通路接向地，它可能被拉到低电平。若两条通路都断开，节点不会自动变成 0，而是可能暂时停在旧电压附近，再被漏电流、干扰、后级输入或测量探针慢慢推走。若上拉和下拉两条强通路同时打开，电源到地之间形成冲突电流，电平不可靠，还会增加功耗和发热。

需要先区分导线和程序变量。变量没有被赋值时，语言可以规定默认值；导线没有被驱动时，只剩物理过程。它可能因为寄生电容保存旧电压，表现为保留上一次状态；也可能被旁边切换的信号线、人体接近、探针输入阻抗或后级漏电流轻微影响。调试数字硬件时，不能把这种偶然稳定误认为设计正确。

以按钮输入为例。假设按钮按下表示“请求发生”。一种不完整的接法是按钮一端接信号线，另一端接电源：

```
button pressed -> signal connected to VCC
button released -> signal connected to nothing
```

按下时，信号线被电源路径拉高，该部分行为符合预期。松开时，信号线并没有被明确拉低，它只是断开了。这个节点可能保留先前电荷，也可能被旁边导线耦合出一定电压，还可能被后级输入漏电流拖向某个不确定位置。于是接收端可能读到 1、0 或过渡电压。问题的根源不是程序错误，而是电路没有为节点规定明确归宿。

正确的第一层想法是：任何要被后级判断的输出节点，都必须在每一种输入情况下被明确地拉向高电平或低电平。按钮松开时需要一条弱下拉路径把信号线拉向地；按钮按下时，按钮路径把它拉向电源。弱下拉不是为了在按钮按下时和按钮争夺电源，而是为了在按钮松开时给节点一个默认归宿。它太弱，节点下降慢、抗干扰差；它太强，按钮按下时浪费电流，甚至让高电平不够高。

场景	高电平路径	低电平路径	结论
按下	按钮把节点接向电源	弱下拉仍存在	可靠高
松开	高电平路径断开	弱下拉把节点接向地	可靠低
接触抖动	高电平路径快速断续	弱下拉持续存在	需要消抖
导线断裂	按钮路径永远断开	若下拉还在，则为低	有默认值
没有下拉	高电平路径断开	低电平路径也断开	悬空


该表给出硬件读法的雏形。它不只问逻辑上应该是 0 还是 1，还问路径在哪里、谁驱动谁、异常时会落到哪个默认状态。后面讲复位、总线仲裁和设备中断时，同样要用这种检查法：每个状态都要有明确来源，每个默认值都要有物理路径支持。

把按钮放回安全启动控制板中，可以得到更明确的安全要求。启动按钮松开时，系统不应因为线缆悬空而误认为有人按下；保护盖传感器断线时，系统不应默认保护盖闭合；报警线断开时，系统不应静默地继续允许运行。因此，“默认值”不是随意选择，而是安全策略的一部分。对人机输入而言，常见策略是让未动作、断线或未知状态落到不启动、不使能或报警一侧；对内部数据通路而言，策略可能不同，但仍必须明确。

输入线	不完整设计的风险	更稳妥的默认方向
启动按钮	松开时悬空，可能误触发	默认不启动，按下才变为启动请求
保护盖检测	断线时可能被误读为闭合	默认未闭合，需要传感器明确证明闭合
急停链路	接触不良时可能丢失急停证据	默认不允许运行，需要链路明确证明急停正常
报警输入	断线时可能丢失报警	根据安全需求选择默认报警或要求上层诊断

电平也不能理解成两个数学点。假设一块小电路用 5V 供电。线上的真实电压可能是 0V、0.17V、1.3V、2.6V、4.8V，也可能在切换过程中从 0V 慢慢升到 5V。硬件不能要求每一级都精确读出这个连续数值。更可靠的做法是规定两个稳定区间：低到足够接近地电位时解释为 0，高到足够接近电源电位时解释为 1，中间一段不作为长期稳定状态。

电压范围	逻辑解释	设计意义
接近地电位	逻辑 0	小噪声不会轻易把它推成 1
中间区域	不作为稳定状态	切换可以经过，但不能长期停留
接近电源电位	逻辑 1	小噪声不会轻易把它拉成 0



图示：电压不是两个数学点，而是带噪声余量的区间。中间区域允许切换经过，不允许作为稳定工作点。

可以用四个电压指标描述两级电路之间的合同。 V_{OH} 是输出端保证的高电平下限， V_{OL} 是输出端保证的低电平上限； V_{IH} 是输入端承认为高的最低电压， V_{IL} 是输入端承认为低的最高电压。若一个电路保证 V_{OH} 高于下一级需要的 V_{IH} ，中间差额就是高电平噪声余量；若 V_{OL} 低于下一级允许的 V_{IL} ，中间差额就是低电平噪声余量。

符号	含义	读法
V_{OH}	输出保证为高时的最差电压	前一级说：我给出的 1 至少高到这里
V_{IH}	输入承认为高的最低电压	后一级说：至少给到这里，我才认作 1
V_{OL}	输出保证为低时的最差电压	前一级说：我给出的 0 至多高到这里
V_{IL}	输入承认为低的最高电压	后一级说：低到这里以下，我才认作 0

例如，某一级输出保证高电平至少为 2.4V，后一级输入只要求达到 2.0V 就承认为高，那么高电平噪声余量为 0.4V。若同一输出在最坏负载、温度和工艺条件下只能到 1.9V，逻辑表达式仍然可能写着“输出为 1”，但后一级不会可靠承认这个 1。低电平也同理：前级输出低电平的最坏值必须低于后一级允许的低电平上限，并留出余量。

项目	前级保证	后级要求	结论
高电平	$V_{OH} \geq 2.4V$	$V_{IH} \geq 2.0V$	余量 0.4V
低电平	$V_{OL} \leq 0.4V$	$V_{IL} \leq 0.8V$	余量 0.4V
失败情形	实测高电平仅 1.9V	后级需要 2.0V	不能可靠读作 1

把这个例子进一步写成验收算式，会更接近数据手册读法。假设某输出在最坏负载下保证 $V_{OH} = 3.0V$ 、 $V_{OL} = 0.25V$ ，后级输入要求 $V_{IH} = 2.1V$ 、 $V_{IL} = 0.7V$ ，则高电平噪声余量为 $3.0V - 2.1V = 0.9V$ ，低电平噪声余量为 $0.7V - 0.25V = 0.45V$ 。若板级串扰、地弹或线缆压降可能带来约 0.3V 扰动，这个连接仍有余量；若某条长线在最坏情况下可能叠加 0.6V 扰动，低电平余量已经不足，必须改变驱动、布线、阈值或输入调理方案。

检查项	算式	结果	解释
高电平余量	$3.0V - 2.1V$	0.9V	前级高电平高于后级高阈值
低电平余量	$0.7V - 0.25V$	0.45V	前级低电平低于后级低阈值
0.3V 干扰	余量仍为正	可接受	仍需用最坏条件确认
0.6V 干扰	低余量不足	不合格	可能把低电平推入不确定区

数字抽象并不是忽略模拟世界，而是把模拟世界约束在合同之内。只要所有连接

都满足这些最差条件，后续讨论 bit、真值表和指令编码才有可靠基础。若这些条件不满足，系统层面可能出现间歇性现象：同一块板有时能启动、有时不能；按键有时触发两次；某条总线在高温下出错；更换更长排线后原本稳定的电路开始误判。这些现象不一定来自逻辑表达式错误，也可能来自电平合同被破坏。

输出还必须能驱动下一级。一个节点如果只能在空载时看起来像 1，一接上后级就被拖低，它不是可靠数字输出。后级输入、板级走线、封装和探针都有寄生电容。把一个节点从 0 拉到 1，本质上是在给这个电容充电；把它从 1 拉到 0，本质上是在放电。驱动路径越弱，等效电阻越大；负载越多，等效电容越大；上升和下降越慢。

```
larger load capacitance -> slower edge
weaker driver           -> slower edge
slower edge             -> less time margin before sampling
```

所以示波器上看到的真实信号不是理想直角。电压边沿有斜率，可能有过冲、振铃、平台和噪声。逻辑 0/1 的背后是一条随时间变化的电压曲线，接收端只是在某个时刻把它归类为 0 或 1。若这个时刻到来之前电压还没有进入可靠区间，最终会稳定也不够。

因此，一个 bit 被称为可靠，至少需要同时满足四项条件。第一，有明确驱动路径；第二，电平进入接收端承认的稳定区间并留有噪声余量；第三，驱动端能够带动实际负载；第四，在后级采样或使用之前，信号已经稳定足够长时间。

验收项	要求	失败表现
驱动路径	每种输入情况下都能拉向高或低	悬空、保留旧值、被干扰改变
电平余量	最坏输出满足后级输入阈值	高低电平被误判或边界不稳定
驱动能力 稳定时间	输出能带动后级输入和走线电容 后级使用前已经越过阈值并稳定	边沿变慢、电压被拖低 最终值正确但采样时刻错误

外部输入还需要调理。按钮和机械触点会抖动，线缆会引入噪声，传感器输出可能是开漏或开集结构，板外信号还可能与板内电源域不同。第一章暂不展开完整接口电路，但必须建立原则：进入组合逻辑核心之前，外部输入应先变成带默认值、带驱动能力、带明确有效电平的内部信号。否则后面的真值表虽然正确，输入源本身却可能不可靠。

外部现象	进入组合逻辑前的处理	不处理的后果
按钮抖动 长线噪声	消抖或在后续同步边界过滤 上拉/下拉、滤波、缓冲或屏蔽	一次按下可能产生多次请求 误触发、边沿变慢、阈值附近摆动
开漏输出 电源域不同	外部上拉并限制总线负载 电平转换或隔离	释放时没有可靠高电平 后级阈值不匹配甚至损坏器件

板外输入还要有保护边界。按钮、传感器、线缆和连接器会把静电放电、误接电压、浪涌、长线耦合和地电位差带到芯片引脚附近。若把这些信号直接接入 CMOS 输入，逻辑上也许只是“读一个 0/1”，电气上却可能让输入保护二极管承受过大电流，或者让引脚在绝对最大额定值之外工作。保护电路的职责不是改变业务含义，而是在进入逻辑核心之前限制**电压、电流、带宽和边沿形态**。

保护措施	主要作用	设计时必须说明
串联电阻	限制异常电压下的输入电流，减小尖峰冲击	电阻不能大到让边沿过慢或阈值附近停留过久

RC 滤波	抑制低速按钮抖动和高频噪声	时间常数要匹配输入速度，不能吞掉有效脉冲
TVS 或 ESD 保护	为静电和瞬态浪涌提供旁路	器件选型要匹配工作电压、钳位电压和能量等级
输入钳位与限流	让引脚异常电压不直接伤害芯片内部结构	不能依赖片内保护长期承受外部错误连接
缓冲或施密特输入	恢复边沿、提供滞回、隔离前级负载	输出电平、传播延迟和驱动能力仍需验收

因此，板外按钮或传感器不应被写成“直接连到门输入”。更严谨的写法是：连接器输入先经过默认上拉/下拉、限流、保护、滤波或施密特边界，再形成内部语义信号。这样即使后续表达式仍是 `allow_start = start_request AND covered AND emergency_ok AND no_fault`，读者也能看出 `start_request` 已经不是裸露引脚，而是经过电气边界整理后的可靠 bit。

上拉电阻和 RC 滤波可以用一个数量级例题理解。若开漏信号采用 $4.7\text{k}\Omega$ 上拉到 3.3V ，低电平被拉下时的电流约为 $3.3\text{V}/4.7\text{k}\Omega \approx 0.7\text{mA}$ ，后级通常较容易承受；若同一节点总电容约 100pF ，则时间常数约为 $4.7\text{k}\Omega \times 100\text{pF} = 0.47\mu\text{s}$ ，低速按钮或报警线通常可以接受。若把上拉改成 $100\text{k}\Omega$ ，同样 100pF 下时间常数变成 $10\mu\text{s}$ ，边沿会明显变慢；若后级很快采样，或者输入没有施密特滞回，信号就可能在阈值附近停留太久。

参数选择	数量级结果	设计含义
$4.7\text{k}\Omega$ 上拉到 3.3V	拉低电流约 0.7mA	要确认开漏器件能可靠吸收该电流
$4.7\text{k}\Omega$ 与 100pF	时间常数约 $0.47\mu\text{s}$	适合低速输入，仍需看采样时刻
$100\text{k}\Omega$ 与 100pF	时间常数约 $10\mu\text{s}$	边沿显著变慢，抗噪声能力下降
RC 消抖 10ms	能过滤机械抖动	不适合需要微秒级响应的输入

这些数值不是固定推荐值，而是提醒读者把“能不能读到 1”拆成电流、边沿和时间三个问题。上拉过强会增加拉低电流，上拉过弱会让释放后的高电平上升太慢；RC 过小无法过滤抖动，RC 过大又会吞掉有效边沿。真正设计时应以器件数据手册、输入速度、阈值、功耗和安全响应时间共同决定。

由此可见，书写硬件规格时应区分“原始外部信号”和“内部逻辑信号”。原始外部信号属于板外世界，可能带有抖动、噪声、线缆压降和接插件故障；内部逻辑信号属于组合逻辑世界，必须已经具有明确的 0/1 含义。若把二者混成一个名字，读者会误以为真值表直接约束了外部物理现象。

信号层次	典型名称	设计要求
外部触点	<code>start_button_raw</code>	允许抖动，但必须有默认路径和保护边界
输入调理后	<code>start_button_clean</code>	在逻辑核心看来只能是稳定 0 或稳定 1
语义信号	<code>start_request</code>	明确表示“本周期有启动请求”这一逻辑事实
安全汇总	<code>allow_start</code>	由全部安全条件共同决定，不能依赖原始触点

施密特触发输入是常见的边界处理方式。普通输入通常只有一个判断阈值附近的过渡区；当信号边沿很慢或带噪声时，电压可能在阈值附近反复穿越，导致接收端多次翻转。施密特触发器使用两个不同阈值：上升时必须超过较高阈值才承认为 1，下降时必须低于较低阈值才承认为 0。两个阈值之间的间隔称为滞回。滞回不是改变逻辑功能，而是让输入在噪声环境中更稳定地跨过边界。

输入处理	适用情形	对可靠 bit 的贡献
上拉或下拉	按钮、开漏输出、断线默认值	给悬空节点明确归宿
限流和保护	板外连接、误插、瞬态干扰	避免异常电压直接进入逻辑核心
滤波或消抖	机械触点、低速传感器	把多次物理跳变收敛为一次逻辑事件
施密特触发	慢边沿、噪声叠加的输入	用滞回减少阈值附近的反复翻转
电平转换	1.8V、3.3V、5V 等混合系统	让输出合同匹配输入合同

按钮消抖尤其适合作为入门反例。人只按下一次，触点却可能在几毫秒内多次接通、断开。如果后级把每一次跳变都看成一次请求，一个启动按钮就可能产生多个启动脉冲。消抖电路或后续时序逻辑的职责，是在确认输入持续稳定后才更新内部请求信号。

时间段	原始触点	内部请求	解释
按下前	稳定断开	0	默认下拉给出明确低电平
刚按下	断续跳变	保持 0	尚未接受为一次稳定请求
稳定按下	持续接通	1	已满足消抖条件
刚松开	断续跳变	保持 1 或等待释放确认	不把抖动解释为多次按键
稳定松开	持续断开	0	回到默认状态

这组处理说明一个原则：逻辑核心应当面对已经被整理过的事实，而不是直接面对物理噪声。安全启动控制板中，`allow_start` 不应直接依赖 `start_button_raw`，而应依赖 `start_request`；故障汇总不应直接依赖线缆上的未定义电平，而应依赖经过默认值、阈值和驱动能力检查后的报警信号。后面进入触发器和时钟边界后，还会继续把这种“边界整理”推广到同步采样。

可靠 bit 还必须考虑上电和复位。电源从 0V 上升到额定电压需要时间，芯片内部阈值、外部上拉下拉、时钟源和输入调理电路不一定同时进入正常状态。在这段时间里，若某个输出直接控制电机、继电器或写使能，就不能假设它已经是安全值。正式硬件设计通常要求复位链路或电源监控电路在电源稳定之前保持关键输出禁止。

阶段	硬件状态	对关键输出的要求
断电	节点可能通过漏电或外部连接获得微弱电压	不应驱动执行机构
电源爬升	阈值、时钟和输入调理尚未完全有效	复位或禁止链路保持有效
复位保持	内部状态被强制到约定默认值	<code>motor_enable_cmd=0</code> ，写使能关闭
复位释放 正常运行	输入和时钟达到有效条件 所有电平合同和时序合同成立	组合逻辑开始按规格产生输出 后级只使用已经稳定的信号

这也是“默认安全”的电气含义。它不是在文档里写一句“默认不启动”，而是要能指出：电源未稳时谁拉住使能，复位未释放时谁关闭输出，输入断线时谁把条件解释为不满足，组合路径未稳定时谁阻止后级采样。若这些问题回答不出来，系统可

能在最危险的上电瞬间出现短促误动作。

最后，可靠 bit 应该能被测量证据支持。万用表可以检查静态电压，却看不见窄脉冲和抖动；示波器能观察边沿、过冲、振铃和噪声；逻辑分析仪适合记录长时间数字事件，但它同样依据自己的阈值把模拟电压解释成 0/1。测量工具不是抽象之外的附属品，而是把电平合同落到实物上的证据来源。

工具或证据	能说明什么	不能单独证明什么
原理图审查	是否有默认路径、保护和驱动边界	实物焊接和噪声环境是否合格
万用表	静态高低电平是否大致正确	边沿速度、毛刺和短时抖动
示波器	波形、阈值穿越、过冲和振铃	长时间低概率事件一定不会发生
逻辑分析仪	数字事件顺序和持续时间	模拟电平余量是否足够
数据手册参数	最坏阈值、延迟、负载能力	板级实现是否满足这些边界

同一根按钮输入线，可以用三类工具得到互补证据。假设 `start_button_raw` 采用上拉输入，按下时接地，内部逻辑再把它反相为 `start_request`。万用表能确认松开和按下时的静态电压方向；示波器能观察按下瞬间的触点抖动、边沿速度和阈值穿越；逻辑分析仪能记录内部请求是否只产生一次事件。三者关注的问题不同，不能互相替代。

证据来源	在按钮案例中应看到什么	若证据异常应怀疑什么
万用表	松开为稳定高电平，按下为稳定低电平	上拉/下拉错误、接线反向、触点失效
示波器	按下和松开有有限抖动，最终越过阈值并稳定	抖动过长、边沿太慢、噪声跨越阈值
逻辑分析仪	消抖后只出现一次 <code>start_request</code>	消抖不足、阈值设置不当、采样边界错误
数据手册	输入阈值、滞回、电流和最大额定值满足设计	电平合同只在实验样品上偶然成立

这类证据写入设计文档后，第一章的抽象就不再停留在“按钮产生 0/1”。更完整的说法是：外部触点通过默认路径得到静态归宿，通过输入调理穿过阈值，通过消抖变成一次语义事件，并在后级使用前满足电平和时间条件。后面的内存读写、总线请求和中断输入，也应按同样方式建立边界证据。

还要补上板级物理边界。数字信号不是只沿着“信号线”单独传播；每一次电流变化都需要回流路径，供电和地也有电阻、电感和寄生电容。若多个输出同时翻转，瞬时电流会让地线或电源线上出现小幅电压变化，表现为地弹、供电跌落或参考点移动。若两根长线靠得太近，快速边沿还可能通过寄生电容或电感耦合到邻线，表现为串扰。它们不会改变布尔表达式，却会改变接收端看到的真实电压。

板级现象	物理来源	对可靠 bit 的影响
回流路径过长	信号电流的返回路径绕远或不连续	边沿振铃、辐射增加、邻线耦合增强
地弹	多个输出同时切换，地线上产生瞬时压降	接收端参考地移动，噪声余量被压缩
供电跌落	瞬时电流超过局部供电支撑能力	输出驱动变弱，边沿变慢或阈值判断不稳
串扰	相邻走线之间存在寄生电容和互感	静止信号上出现错误脉冲或阈值附近扰动
长线振铃	走线具有传输线特性且终端不匹配	接收端可能多次穿越阈值

去耦不足 芯片附近缺少局部电荷支撑 切换时电源/地噪声增大

因此，电平合同至少隐含三类物理条件。第一，信号源和接收端必须共享可接受的参考地，或者通过隔离/差分/电平转换重新定义边界。第二，供电必须能在切换瞬间提供局部电流，去耦电容的职责就是在芯片附近提供短时间电荷支撑。第三，长线和外部连接器不能只按“理想导线”理解，必要时要考虑终端、屏蔽、滤波、缓冲和同步采样。第一章不展开 PCB 设计，但必须让读者知道：真值表正确并不自动保证板级物理边界正确。

二、从器件到受控电流路径

二极管可以先理解成方向性很强的器件。在合适偏置下，它比较容易让电流沿一个方向通过；反向偏置时，它基本阻止电流通过。这个模型不需要一开始展开半导体物理，却已经足够说明硬件设计的一条基本路线：利用器件物理特性，制造可预测的电流路径。

二极管的“单向”不是理想数学开关。正向导通通常需要一定压差，导通后还有压降；反向并非绝对没有电流，而是漏电很小；电压过高时还可能击穿。初读数字硬件时可以先用理想模型建立方向感，但不能忘记真实器件会吃掉电压余量、引入延迟和功耗。

二极管事实	对数字电路的影响	读书时要追问
有方向性	可以限制电流路径	这条路径在何种输入下导通
有正向压降	输出电平会损失一部分余量	级联后高电平还够不够高
有漏电和极限	不能把反向阻断看成无限好	极端温度、电压下是否仍可靠
不能主动放大	不能恢复变弱的电平	下一级是否需要缓冲或开关恢复

二极管逻辑可以表达某些简单关系。若有两路输入想共同点亮一个指示节点，任意一路为高时都能通过二极管把输出节点拉高，输出就呈现 OR 行为：

```
if A can drive through a diode:
    Y may be pulled high
if B can drive through a diode:
    Y may be pulled high
```

该例能够说明方向性逻辑，但也暴露出局限。第一，二极管会带来压降，输出高电平可能比输入高电平低一截；级联多了，电平余量会越来越紧。第二，二极管只能提供方向性，不能主动把一个偏弱的高电平重新恢复成强高电平。第三，它不方便实现取反，而取反是构造通用逻辑必须具备的能力。

以安全启动控制板的故障汇总为例，temp_alarm 和 current_alarm 都可能点亮 fault_lamp。二极管 OR 可以让任一报警输入把故障节点拉高，但如果这个故障节点还要继续驱动后面的禁止逻辑、记录逻辑和指示灯，问题就会扩大。每经过一级二极管，电平余量都可能被吃掉一部分；每增加一个负载，边沿都会变慢。最终出现的不是“公式错了”，而是高电平不够高、上升不够快、后级读不稳。

二极管 OR 用法	可以解决的问题	不能解决的问题
汇总多个报警源	任一报警能提供一条拉高路径	不能主动恢复被削弱的高电平
隔离多个输入源	一个输入不容易反向灌入另一个输入	正向压降会消耗电平余量
形成简单有线关系	结构直观，适合早期理解	不适合无限级联成通用逻辑网络

取反为什么重要？因为许多条件天然需要反向解释。传感器未触发时允许运行，

触发时禁止运行；按钮未按下时保持，按下时改变。若电路只能表达“有一路导通”，却不能把 1 变成 0、把 0 变成 1，那么可组合的逻辑很快就受限。要继续向前，需要一个信号能控制另一条电流路径是否导通。

晶体管的细节很深，但作为第一层硬件模型，可以先把它当成受控开关。控制端不是直接给输出供电，而是决定输出节点到某条电源路径之间是否接通。受控开关和普通机械开关最大的差别，是控制信号本身也是电信号。按钮需要人按，晶体管可以由前一级逻辑输出控制。于是硬件有了“信号控制信号”的递归能力：一个门的输出可以控制下一批开关，下一批开关再形成新的输出。

在 CMOS 数字电路中，可以先用极简模型区分两类受控开关。NMOS 更适合把节点拉向地，输入控制为高时容易导通；PMOS 更适合把节点拉向电源，输入控制为低时容易导通。真实器件还有阈值电压、体效应、漏电、沟道电阻和寄生电容等细节，但第一章暂时只抓住一件事：上拉路径和下拉路径由互补器件协作，才能把输出恢复为强 0 或强 1。

器件视角	在门电路中的典型职责	需要避免的误解
NMOS 下拉	给输出提供到地的受控路径	不是“产生 0”这个符号，而是放电路径
PMOS 上拉	给输出提供到电源的受控路径	不是“产生 1”这个符号，而是充电路径
互补配对	一个负责拉低，另一个负责拉高	不能让两条强路径长期同时导通
输入过渡	两类器件可能都部分导通	过渡区只应短暂经过，不应长期停留

反相器可以作为第一种完整逻辑门来理解。输入低时，上拉路径导通、下拉路径断开，输出被拉高；输入高时，上拉路径断开、下拉路径导通，输出被拉低。注意这里不是“输入低所以输出自动高”，而是“输入低使某个高电平路径导通”。把每一句逻辑描述翻译成路径描述，能避免很多硬件误解。

输入	上拉路径	下拉路径	输出
低电平	导通	断开	被拉高
高电平	断开	导通	被拉低
过渡中	可能部分导通	可能部分导通	暂时不应采样

第三行很重要。真实输入从低到高不是瞬间跳变，在过渡区间里，上拉和下拉可能都不处于理想开/关状态。短时间内出现电源到地的电流并不奇怪，这就是动态功耗和短路功耗的一部分。只要过渡足够快、采样避开中间区域，数字抽象仍然成立。若输入边沿太慢，电路可能在中间区域停留过久，功耗和误判风险都会上升。

把开关串联，可以表达“两个条件都满足才有通路”；把开关并联，可以表达“任意一个条件满足就有通路”。以下拉网络为例，两个受控开关串联，只有 A 和 B 都让开关导通时，输出节点才会被拉向低电平；两个开关并联，只要 A 或 B 有一个导通，输出节点就会被拉低。上拉网络通常要和下拉网络互补，保证输出在稳定输入下要么被拉高，要么被拉低，而不是两边都断或两边都强通。这种“互补路径”思想，后面会自然走到 CMOS 逻辑。

互补路径可以用两条规则记住。第一，输出应该被明确驱动：下拉网络不导通时，上拉网络应当负责把输出拉高；下拉网络导通时，上拉网络应当关闭，避免电源到地的强冲突。第二，稳定输入下不应依赖中间电压：如果上拉和下拉都处于部分导通状态，输出可能落在不可靠区间，功耗也会上升。CMOS 逻辑之所以适合作为数字门的基础，关键就在于它把“拉高”和“拉低”组织成互补关系，并在稳定状态下尽量避免静态直通电流。

路径状态	输出后果	设计判断
上拉开、下拉关	输出被拉向高电平	合法稳定状态
上拉关、下拉开	输出被拉向低电平	合法稳定状态
上拉关、下拉关	输出悬空，可能保留旧电压	需要补默认路径或改逻辑
上拉开、下拉开	电源到地形成强通路	功耗高，电平不可靠
两边部分导通	输出可能处于过渡区	只允许短时间经过，不应长期停留

把这条规则应用到 NAND 和 NOR，可以看到 CMOS 门并不是把 AND、OR 符号直接画在硅片上，而是把上拉网络和下拉网络组织成互补关系。二输入 NAND 的下拉网络由两个 NMOS 串联：只有 A、B 都为 1 时，输出才被拉向地；它的上拉网络由两个 PMOS 并联：只要 A 或 B 有一个为 0，就有一条上拉路径把输出拉高。二输入 NOR 则相反：下拉网络由两个 NMOS 并联，只要 A 或 B 为 1 就能拉低；上拉网络由两个 PMOS 串联，只有 A、B 都为 0 时才拉高。

CMOS 门	下拉网络	上拉网络
NAND	NMOS 串联，A=1 且 B=1 时完整导通	PMOS 并联，A=0 或 B=0 时至少一路导通
NOR	NMOS 并联，A=1 或 B=1 时至少一路导通	PMOS 串联，A=0 且 B=0 时完整导通

这张表把逻辑表和器件路径接在一起。NAND 输出为 0 的唯一稳定条件，对应“下拉串联路径完整”；NAND 输出为 1 的三个稳定条件，对应“至少一条上拉路径存在”。NOR 输出为 1 的唯一稳定条件，对应“上拉串联路径完整”；NOR 输出为 0 的三个稳定条件，对应“至少一条下拉路径存在”。如果只背真值表，读者很难解释为什么 NAND/NOR 常成为门级实现的基础；如果只看器件路径，又容易失去逻辑函数的目的。两者必须同时保留。

CSAPP 一类系统教材常把“布尔函数”和“硬件实现”分层书写：先说明抽象函数，再说明门级和时序代价。这里的 CMOS NAND/NOR 正好提供一个小型范例。稳定逻辑值来自互补路径，传播延迟来自器件和连线，功耗来自节点切换和漏电；同一个门符号背后同时存在功能、时间和能量三个维度。

从功耗角度看，数字门并非“只有 0 和 1，没有模拟代价”。稳定状态下，如果只有上拉或只有下拉导通，静态电流可以很小；切换时，输出节点的寄生电容需要充电或放电，形成动态功耗；输入经过过渡区时，上拉和下拉可能短时间同时导通，形成短路功耗。后面讨论频率、负载和关键路径时，这些现象会继续出现。

这也是 CMOS 成为主流数字逻辑基础的重要原因。它不是没有功耗，而是在稳定 0 和稳定 1 时尽量避免持续直通电流，把主要能量消耗集中到节点切换和短暂过渡中。随着芯片集成度提高，设计者更关心哪些节点频繁翻转、哪些长线负载过大、哪些门需要更强驱动，以及哪些路径应由寄存器边界切分。由此可见，第一章的受控路径模型会直接延伸到后面的频率、功耗和时序预算。

功耗来源	物理原因	设计含义
静态功耗	漏电或稳定状态下仍存在电流路径	器件越小越不能忽略漏电和待机功耗
动态功耗	输出节点和连线电容反复充放电	高翻转率、长线和大扇出都会增加能耗

短路功耗	输入过渡时上拉和下拉短暂同时导通	慢边沿不仅影响时序，也会增加功耗
驱动损耗	输出级推动外部负载或长线	指示灯、总线和连接器常需要专用驱动级

开漏或开集结构是理解共享线路的重要例子。一个输出器件只负责把线拉低，释放时并不主动拉高；高电平由公共上拉电阻提供。多个器件可以共享同一根线，只要任意一个器件拉低，整根线就是低电平；只有所有器件都释放，线上才被上拉为高电平。这种结构常用于中断请求、故障汇总或简单总线。

共享线状态	物理路径	逻辑后果
所有输出释放	上拉电阻把线拉高	线为 1，但上升速度取决于上拉和负载
任一输出拉低	该输出提供到地路径	线为 0，多个输出不会互相强冲突
上拉过弱	高电平上升慢	采样前可能尚未达到高阈值
上拉过强	拉低时电流大	功耗增加，输出器件负担加重

这说明“多个来源接到一根线”并非永远错误，关键在于是否有协议和电气结构保证同一时刻不会出现强驱动冲突。开漏共享线允许多个设备共同拉低，是因为它们只竞争“是否提供到地路径”，不竞争“谁主动拉高”。普通推挽输出若直接并在一起，一个输出拉高、另一个输出拉低，就会形成强冲突。

三态输出是另一类共享线路方案。普通数字输出只有主动拉高和主动拉低两种驱动状态；三态输出还可以进入高阻态。高阻态不是逻辑 0，也不是逻辑 1，而是输出驱动器基本断开，让这一路暂时不参与驱动总线。若多块设备共享数据总线，控制逻辑必须保证同一时刻最多只有一个设备打开输出驱动，其余设备都处于高阻态。否则，一个设备驱动 1、另一个设备驱动 0，仍会发生总线争用。

输出方式	驱动状态	适合表达的问题
推挽输出	主动拉高或主动拉低	单一来源驱动一条内部信号
开漏输出	只主动拉低，释放靠上拉	多个来源共同提出低有效请求
三态输出	拉高、拉低或高阻	多个来源按仲裁结果轮流占用总线

开漏和三态都要求协议。开漏协议通常是“任一设备可以拉低，所有设备释放后才为高”；三态协议通常是“仲裁者只允许一个设备驱动，其他设备必须释放”。这两类结构后来会在中断线、片选、数据总线和 I/O 控制中反复出现。现在先记住硬件判断标准：多来源共享一根线时，必须说明每个来源什么时候能驱动、什么时候必须释放，以及释放后由谁给出默认电平。

把这些器件观点收束起来，可以得到本章的第二层抽象：数字门不是画在纸上的符号，而是一组受输入控制的上拉、下拉、释放和恢复路径。二极管提供方向性，但不恢复电平；晶体管提供受控路径；互补开关网络提供明确的高低驱动；缓冲和三态驱动器提供负载隔离和共享边界。后面所有更大的组合电路，仍然要回到这些路径检查。

器件族之间还存在电平兼容问题。即使两个器件都叫“数字逻辑”，也不表示它们可以任意直连。一个 5V 供电器件的输出、一个 3.3V CMOS 输入、一个 TTL 兼容输入和一个开漏传感器，可能有不同的高低阈值、输入电流和输出驱动能力。设计者必须把数据手册中的最坏输出和最坏输入放在同一张表里比较，而不是只看“都是 0/1”。

连接检查	要问的问题	典型风险
------	-------	------

电源电压	前级输出高电平是否超过后级输入上限	过压损坏或长期可靠性下降
输入阈值	前级最差高/低输出是否满足后级阈值	电平看似变化，后级不承认
输入电流	前级能否提供或吸收后级所需电流	电平被拖偏，余量不足
输出驱动	前级能否驱动全部负载和走线电容	边沿变慢，时序失败
上拉配置	开漏/开集输出是否有合适上拉	释放后没有可靠高电平

数据手册里的参数要按“最坏组合”阅读。若前级在轻载、常温下能输出漂亮的 3.3V，不代表它在最大负载、高温、低电源电压下仍有同样余量；若后级典型阈值较低，也不代表所有批次、所有温度下都按典型值判断。经典教材强调抽象层次，但并不鼓励忽略边界条件。抽象的意义是把边界写清楚，然后在边界内使用更高层概念。

读取标准逻辑芯片数据手册时，可以采用固定顺序。先看供电范围，确认器件是否处在允许电源电压内；再看输入阈值，确认前级输出能被后级可靠承认；再看输出电流能力，确认它能驱动实际后级和上拉/下拉网络；再看传播延迟，确认多级组合路径能在采样前稳定；最后看封装、引脚、温度范围和绝对最大额定值，确认板级使用没有越界。这个顺序比直接查“某个门是什么功能”更符合硬件验收。

读取顺序	要确认的参数	与本章概念的关系
供电条件	工作电压范围、绝对最大额定值	电平合同必须先处在器件允许边界内
输入条件	V_{IH} 、 V_{IL} 、输入电流、滞回类型	后级如何把真实电压承认为 0/1
输出条件	V_{OH} 、 V_{OL} 、输出源/灌电流	前级能否给出足够强的高低电平
时间条件	传播延迟、上升/下降时间、使能/禁止延迟	组合路径多久后才可被使用
负载条件	扇出、输出电容、推荐上拉、总线负载	真实连接是否拖慢边沿或压缩余量
环境和封装	温度范围、封装引脚、ESD 和焊接约束	板级实现是否仍满足器件边界

例如同样是“用一个 NAND 门”，74LS、74HC、4000 CMOS 和高速 CMOS 的电气合同并不相同。某个系列可能适合 5V TTL 兼容输入，另一个系列可能要求 CMOS 阈值，某些高速器件对输入边沿和去耦要求更严格。正式设计不能只写“接一个 NAND”，还要写清器件族、供电电压、输入输出阈值、负载和时序要求。否则，逻辑表达式相同，实物板卡仍可能在温度、批次或负载变化时失效。

从这个角度看，缓冲器、电平转换器和驱动器并不是“逻辑上多余”的器件。缓冲器可以恢复电平和增强驱动；电平转换器让两个电源域的合同重新匹配；驱动器让小逻辑信号控制更大的负载。它们是否改变真值表不是唯一问题；它们是否让真实节点满足电平、负载和时序合同，才是硬件设计要回答的问题。

标准逻辑芯片把这些约束以产品形式暴露出来。以常见的 7400 系列为例，一个封装中可以放入若干个 NAND 门。教材里的 NAND 真值表只说明稳定逻辑行为，而芯片数据手册还会说明每个输入能承认的高低电平、输出能提供或吸收的电流、传播延迟范围、工作电压范围和扇出建议。换言之，标准门芯片把“布尔函数”和“电气合同”绑定在一起出售。

从 7400 类门芯片读到的项目	对应本章概念	设计时的含义
输入高低阈值	可靠 bit	前级输出必须落入后级承认区间
输出电流能力	驱动能力和扇出	一个门不能无限驱动后级
传播延迟	组合路径时序	多级门相连后要累计最坏延迟
工作电压范围	电平合同边界	不同电源域不能随意直连
封装引脚	物理边界	逻辑门最终仍要通过真实引脚连接

4000 系列 CMOS 逻辑则更适合说明互补路径和功耗。CMOS 门在稳定 0 或稳定 1 时，理想情况下没有从电源到地的持续强通路，静态功耗可以很低；切换时，输出电容充放电，形成动态功耗。现代处理器虽然远比 4000 系列复杂，但仍然继承了这个核心事实：频率越高、切换节点越多、负载越大，动态功耗越高；门越小、线越短、负载越低，延迟越容易下降。

比较 7400 TTL 和 4000 CMOS 时，不应把它们只看成“都能实现 NAND/NOR”。TTL 器件常用于说明输入电流、扇出和标准逻辑电平；CMOS 器件更适合说明极高输入阻抗、低静态功耗和输入悬空风险。一个 CMOS 输入若没有明确上拉或下拉，可能因为极小漏电和耦合电荷保持在不确定电平；这与“输入阻抗高”并不矛盾，反而正是高阻输入必须定义默认值的原因。

芯片族视角	教材中应观察的事实	对本章的补充意义
7400 TTL	输入电流、输出灌/拉电流、传播延迟和扇出限制	门芯片是带电气合同的布尔函数
4000 CMOS	高输入阻抗、低静态功耗、宽电源范围和较慢边沿选型	默认路径和输入调理不能省略
高速 CMOS	更低延迟、更强驱动、更严格边沿和布局要求	速度提高后，负载、布线和毛刺更敏感

读一片标准 NAND 芯片，至少要同时读三层信息。第一层是逻辑：两个输入同时为 1 时输出为 0，其余情况输出为 1。第二层是电气：输入高低阈值、输出电流、工作电压和负载能力说明它能否与前后级可靠连接。第三层是时间：传播延迟说明输入变化后多久输出才可用。若只读第一层，就会把真实芯片误当成理想布尔符号；若只读第二、三层，又会失去门的功能目的。


把逻辑式落到芯片引脚时，还要完成一次**表达式到封装**的翻译。以 74HC00 或传统 7400 类四路二输入 NAND 芯片为例，一个封装中包含四个独立 NAND 门。设计者不能只写“使用一个 NAND”，还要指定哪两个信号接到某一路 NAND 的输入脚，该路输出脚驱动哪个后级，芯片的 VCC 和 GND 接到哪个电源域，电源脚附近是否放置去耦电容，未使用门的输入是否被接到确定电平。

落地项目	需要写清的内容	常见错误
电源脚	VCC、GND、工作电压和去耦电容位置	只接信号脚，忽略供电噪声和地参考
输入脚	A、B 两个输入分别来自哪些内部语义信号	把低有效或未调理信号直接接入门
输出脚	输出驱动哪个门、缓冲器或后级输入	未检查扇出、负载和传播延迟
未用门	未使用输入接到确定高或低，输出可悬空不用	CMOS 输入悬空导致随机翻转和额外功耗

封装方向	引脚编号、缺口方向、封装类	原理图正确但实物引脚接反型和焊接方向
------	---------------	--------------------

例如要把 `safe_chain = cover_closed AND emergency_ok` 映射到 74HC00，可先用一路 NAND 得到反相信号，再用另一路 NAND 自反相恢复为 AND。文字规格可以写成：第 1 路 NAND 输入接 `cover_closed` 与 `emergency_ok`，输出命名为 `safe_chain_n`；第 2 路 NAND 两个输入都接 `safe_chain_n`，输出命名为 `safe_chain`。这种写法让中间反相信号、芯片资源占用和调试测点都可审查。

```
safe_chain_n = cover_closed NAND emergency_ok
safe_chain   = safe_chain_n NAND safe_chain_n
```



第二路 NAND 的两个输入接同一个反相信号，等价于把第 1 路输出再反相。图中分成两条回入线，是为了避免箭头穿过文字。

图示：用两路 NAND 实现 AND。图的命题是：功能等价必须能落到具体芯片资源和中间测点。

芯片引脚级说明还必须保留物理约束。每片芯片电源脚附近通常需要本地去耦电容，以降低门切换时的电源压降；输入不能超过允许电压范围；输出不能超出源电流或灌电流能力；同一输出驱动多个输入时要重新计算扇出；跨连接器或长线时还要考虑保护、终端和边沿质量。把布尔式落到芯片，不是把公式抄到封装上，而是把功能、电平、时间、负载和装配边界同时写进规格。

三、从路径表得到逻辑门

门电路的第一步不是画符号，而是把输入组合列完整。两个输入 A、B 只有四种组合。电路必须对每一种组合给出明确输出，而且每一行都要满足前面的要求：输出节点不能悬空，不能上下冲突，必须能在规定时间内进入可靠电平区间。

从需求到门电路，建议固定采用五步。第一，给每个输入和输出写清楚硬件含义。第二，列出完整真值表，不跳过“看起来不会发生”的行。第三，标出输出为 1 的证据行，或者标出输出为 0 的禁止行。第四，把每一行翻译成开关路径：哪些条件使上拉导通，哪些条件使下拉导通。第五，检查每一行是否有明确驱动、是否存在冲突、是否满足电平和延迟约束。

步骤	目标	常见错误
定义信号	明确 0/1 分别表示什么	把低有效信号误读成高有效
列真值表	覆盖所有输入组合	只按自然语言想象少数情况
找证据行	明确输出为何为 1 或 0	漏掉边界输入或异常组合
写路径表	检查上拉、下拉和悬空	只写公式，不看电流路径
验收实现	检查驱动、延迟、功耗和毛刺	只证明逻辑等价，不证明硬件可靠

以安全允许灯为例。A 表示保护盖合上，B 表示急停未按下。允许灯亮的条件很严格：任一条件不满足，输出都必须为 0。

A	B	允许灯	为什么
0	0	0	盖子没合上，急停也不是可运行状态
0	1	0	急停条件满足，但盖子没合上

1	0	0	盖子合上了，但急停条件不满足
1	1	1	两个安全条件同时满足

该表对应 AND 的行为。它不是抽象数学定义，而是“两个条件都满足才允许”的硬件约束。若某个实现让 $A=1$ 、 $B=0$ 时灯也亮，那就不是 AND 近似得不够好，而是安全行为错了。真值表的价值在于防止“只凭自然语言写电路”。“两个条件都满足”看起来简单，但实现时很容易漏掉某一行。

再看故障灯。A 表示温度报警，B 表示电流报警。故障灯的规则反过来：只要有一个坏消息出现，就要亮。

A	B	故障灯	为什么
0	0	0	没有任何故障证据
0	1	1	电流报警已经足够触发故障
1	0	1	温度报警已经足够触发故障
1	1	1	两个故障同时存在，仍应报警

该表对应 OR 的行为。AND 和 OR 的差别不在符号长什么样，而在需求不同：一个要求所有条件同时成立，一个要求任意证据成立。NOT 只有一个输入，但同样要列完整。若 A 表示“禁止信号”，输出 Y 表示“允许动作”，那么 $A=0$ 时 $Y=1$ ， $A=1$ 时 $Y=0$ 。它解决的是反向解释：输入出现时，输出反而关闭。

不要把“0 是假、1 是真”机械套到每个硬件信号上。某些信号是低有效，例如 `reset_n`、`chip_select_n`，低电平才表示动作发生。读这类信号时，先写真值表，再谈门电路。

低有效信号值得单独处理。名字中的 `_n` 常表示 active low，即低电平有效。若信号名为 `emergency_ok_n`，那么 0 可能表示“急停链路正常允许运行”，1 反而表示“不允许”。这种命名并不适合作为入门案例的默认读法，但真实硬件中很常见，因为开漏输出、有线汇总、复位链路和片选信号都可能倾向于低有效形式。读低有效信号时，不能先把 1 写成“发生”、0 写成“未发生”；必须先读信号合同。

信号名	有效电平	读法
<code>reset_n</code>	0	低电平时复位动作发生
<code>chip_select_n</code>	0	低电平时芯片被选中
<code>output_enable_n</code>	0	低电平时输出驱动器打开
<code>fault_n</code>	0	低电平可能表示故障请求有效，需看合同

低有效并不只是命名习惯，它会改变推理方向。假设外部急停链路使用低有效输入 `emergency_stop_n`：链路正常释放时为 1，急停动作、断线或安全继电器打开时为 0。若内部逻辑需要的是正逻辑 `emergency_ok`，就必须先做一次语义转换：

```
emergency_ok = emergency_stop_n
stop_request = NOT emergency_stop_n
```

这里 `emergency_ok` 和 `stop_request` 都可以是正确内部信号，但它们表达的事实不同。前者适合放进 `allow_start` 的 AND 链；后者适合放进故障或停机请求的 OR 链。若在同一个表达式里混用低有效原始信号和正逻辑语义信号，很容易写出方向相反的门网络。正式硬件文档通常会在信号表里明确有效电平，就是为了防止这种错误。

真值表说清楚“应该怎样”，路径表说明“为什么会这样”。用受控开关看 AND，最自然的结构是串联。两个开关串在同一条路径上，只有 A 和 B 都让自己的开关闭

合时，整条路径才通。OR 更像并联。A 控制一条路径，B 控制另一条路径。只要任意一路闭合，输出就能被拉向目标电平。

A	B	串联路径状态	AND 输出为什么成立或不成立
0	0	两个开关都断开	没有完整导通路径
0	1	A 断开，B 闭合	串联路径仍被 A 切断
1	0	A 闭合，B 断开	串联路径仍被 B 切断
1	1	两个开关都闭合	从源到输出的路径完整

如果只画一条“让输出为 1 的路径”，还没有完成门电路设计。输出节点不能靠悬空表示 0。因此每一行真值表还要补一张路径表，说明高电平路径和低电平路径的状态。一个合法门在稳定输入下，不应该让输出悬空，也不应该让上拉和下拉强路径同时导通。

从开关网络看，NAND 和 NOR 往往比 AND 和 OR 更像基础积木。原因是它们天然带反相输出，更容易形成互补的上拉和下拉结构：当下拉网络导通时输出被拉低；当下拉网络不导通时，上拉网络负责把输出拉高。

A	B	NAND 输出	开关直觉
0	0	1	下拉串联路径断开，上拉负责拉高
0	1	1	A 断开，下拉路径不完整
1	0	1	B 断开，下拉路径不完整
1	1	0	A、B 都闭合，下拉路径完整，输出被拉低

NOR 可以用同样方式读。NOR 的输出只有在 $A=0$ 且 $B=0$ 时为 1；只要 A 或 B 为 1，输出就为 0。若以下拉网络看，A、B 并联，只要任一路输入为 1，就能把输出拉低；只有两路都不导通时，上拉网络把输出拉高。

NAND 和 NOR 还可以帮助理解 De Morgan 定律。逻辑上， $\text{NOT } (A \text{ OR } B)$ 等价于 $(\text{NOT } A) \text{ AND } (\text{NOT } B)$ ；硬件上，这句话的含义是：只要 A 或 B 有一路故障证据成立，输出就应被拉低；只有 A 和 B 都没有故障证据，输出才允许被拉高。对于安全启动控制板，若 $\text{fault} = \text{temp_alarm OR current_alarm}$ ，那么“没有故障”就是 NOT fault ，也就是 $(\text{NOT temp_alarm}) \text{ AND } (\text{NOT current_alarm})$ 。这不是代数游戏，而是把“任一故障禁止启动”和“所有故障都不存在才允许启动”写成同一硬件约束的两种形式。

```
fault = temp_alarm OR current_alarm
no_fault = NOT fault
no_fault = (NOT temp_alarm) AND (NOT current_alarm)
```

只用 NAND 就能构造 NOT、AND、OR：

```
NOT A = A NAND A
A AND B = (A NAND B) NAND (A NAND B)
A OR B = (A NAND A) NAND (B NAND B)
```

这说明 NAND 在功能上完备，不说明所有实现都应该只用 NAND。真实设计会在功能正确的前提下，考虑门级数量、路径延迟、面积、功耗和负载。逻辑式等价，只说明稳定输出行为相同；它不保证延迟、功耗和驱动能力相同。

例如安全允许信号可以先写成：

```
allow_start = start_button AND cover_closed
              AND emergency_ok AND no_fault
```

若只用 NAND 实现，需要把多输入 AND 拆成若干 NAND 与反相结构。每拆一次，

逻辑功能仍可保持，但门级层数、负载和延迟都会变化。因此“用 NAND 可以实现”只是功能完备性结论；真正进入硬件设计时，还要继续检查最长路径和每一级扇出。

XOR 的输出在两个输入不同的时候为 1，相同的时候为 0。它解决的是“检测两个 bit 是否不同”这个具体问题。

A	B	A XOR B	解释
0	0	0	两个输入相同
0	1	1	两个输入不同
1	0	1	两个输入不同
1	1	0	两个输入相同

可以把 XOR 拆成两种会输出 1 的情况：A=1 且 B=0，或者 A=0 且 B=1：

$$A \text{ XOR } B = (A \text{ AND NOT } B) \text{ OR } (\text{NOT } A \text{ AND } B)$$

这条式子不要只当代数记忆。它对应两条证据路径：第一条证明“只有 A 为 1”，第二条证明“只有 B 为 1”。最后的 OR 合并这两条证据。若两个都为 0，没有证据成立；若两个都为 1，两条“只有一个为 1”的证据也都不成立。XOR 后面会反复出现：两个 bit 相加时，和位就是“两个输入是否不同”；比较两个 bit 时，XOR 可以告诉我们它们是否不同；接一个 NOT，就能得到“两个输入是否相同”。

XOR 也说明了“常用门”和“便宜门”不一定一致。在纸面表达式里，XOR 是一个符号；在门级实现里，它往往比 AND、OR、NOT 更复杂，路径延迟也可能更长。因此，读到加法器、比较器、校验位或地址译码时，不能只数逻辑符号数量。若关键路径里连续经过多个 XOR，速度代价可能比同样数量的简单门更高。经典教材在讲门延迟时强调这一点，是为了让读者把布尔函数和实现代价同时放进脑中。

真值表还可以用“最小项”来读。所谓最小项，就是一行输入组合对应的一条完整证据路径。例如三输入 A、B、C 中，只有 A=1、B=0、C=1 这一行输出为 1，则对应证据路径是 $A \text{ AND } (\text{NOT } B) \text{ AND } C$ 。把所有输出为 1 的行用 OR 合并，就得到一种直接实现。它不一定最简，但它有一个优点：每一项都能追溯到真值表中的具体一行。

A B C	输出 Y	对应证据路径
0 1 1	1	$(\text{NOT } A) \text{ AND } B \text{ AND } C$
1 0 1	1	$A \text{ AND } (\text{NOT } B) \text{ AND } C$
1 1 0	1	$A \text{ AND } B \text{ AND } (\text{NOT } C)$
1 1 1	1	$A \text{ AND } B \text{ AND } C$

若把这些最小项直接相加，就能实现“三个输入至少两个为 1”的判断。但前文给出的表达式 $(A \text{ AND } B) \text{ OR } (A \text{ AND } C) \text{ OR } (B \text{ AND } C)$ 更短，因为它把若干行合并成“任意两项同时成立”的证据。这里体现出两个层次：最小项保证从真值表机械得到正确表达式，化简则减少门数和路径深度。化简以后仍要确认没有改变低有效含义、默认安全策略和毛刺风险。

卡诺图的核心可以用“相邻最小项”的文字规则理解。若两个最小项只在一个输入上不同，且其余输入完全相同，那么这个不同输入对输出为 1 并不是必要条件，可以被消去。例如：

$$(A \text{ AND } B \text{ AND } C) \text{ OR } (A \text{ AND } B \text{ AND } \text{NOT } C) = A \text{ AND } B$$

左边两项分别覆盖 C=1 和 C=0 两行；既然 C 的两种取值都让输出为 1，最终表达式就不必再依赖 C。卡诺图的格子相邻关系，本质上就是帮助设计者系统地寻找这种“只差一个输入”的合并机会。合并得当可以减少门数、缩短路径和降低负载；但合并之后必须重新检查低有效语义、非法状态和过渡行为。

化简还可能改变毛刺形态。某些冗余项对稳定真值表没有贡献，却能在输入翻转

时提供连续路径。后文会看到， $(A \text{ AND } B) \text{ OR } ((\text{NOT } A) \text{ AND } C)$ 在 $B=1$ 、 $C=1$ 且 A 翻转时可能短暂掉到 0；增加共识项 $B \text{ AND } C$ 不改变稳定真值表，却能减少这类静态毛刺风险。因此，安全相关组合逻辑不应把“项数最少”当作唯一目标。形式上最简的表达式，未必是危险输出最稳妥的实现。

有时真值表里会出现“不关心”项。所谓不关心，不是设计者懒得定义，而是某些输入组合在系统合同中不会被使用，或者该组合出现时输出 0/1 都不会影响可观察行为。例如一个 2-bit 故障编码只允许 00、01、10，保留 11 作为非法状态；若后级在 11 时一定进入停机诊断，那么某个普通指示灯在 11 下亮或灭可能都可以接受。化简逻辑时可以利用不关心项减少门数，但必须谨慎：一旦所谓“不可能”的输入来自外部连接器、未初始化状态或故障状态，它就不应轻易被当作不关心。

输入组合类别	可以怎样处理	必须确认的问题
正常组合	严格定义输出	是否覆盖了所有业务行为
保留组合	可定义为诊断、停机或不关心	后级是否真的不会误用该输出
非法组合	通常导向安全默认值	硬件上是否可能短暂出现
外部故障组合	不应随意当作不关心	断线、噪声、上电瞬间如何表现

对于安全启动控制板，保守做法是：任何未确认安全的组合，都不应让 `allow_start` 为 1。即使某个组合在正常操作流程中不会出现，只要它可能由断线、上电初态、输入调理失败或编码错误产生，就应进入“不启动”或“故障”一侧。组合逻辑的化简必须服从系统合同，而不是反过来让系统合同迁就最短表达式。

逻辑化简还要保留可审查性。对教学和安全控制而言，表达式稍长但能清楚对应需求，往往比极度压缩的表达式更容易审查。若某个输出必须由四个安全条件共同允许，那么把表达式保留为四个语义项，有助于后续检查每个条件来自哪里、默认值是什么、是否经过输入调理。化简可以减少门数和延迟，但不能让规格意图变得不可见。

表达方式	优点	风险
逐项语义表达式 最小项展开	容易对应需求和安全审查 可机械追溯到真值表行	门数和层数可能不是最少 表达式可能很长，延迟不一定好
代数化简式	可能减少门数和路径层数	可能隐藏低有效、默认值和故障策略
器件库映射式	接近实际可实现结构	需要重新检查负载、扇入和时序

因此，正式设计常保留多个层次的描述：需求层写“所有安全条件满足才允许启动”；逻辑层写 `allow_start = start_request AND cover_closed AND emergency_ok AND no_fault`；实现层再说明由哪些门、缓冲和输出驱动器组成；验收层记录电平、延迟、毛刺和异常输入检查。四个层次互相对应，才能避免“公式正确但系统含义错误”。

处理器控制逻辑中常见的 PLA，可以提前理解为“可规则化实现的组合逻辑”。PLA 的基本思想是先用一组 AND 项识别输入条件，再用 OR 项合成输出控制信号。例如指令译码可以把操作码、状态位和时序阶段转成若干控制线：选择哪一路进入 ALU、是否写寄存器、是否读内存、下一步进入哪个控制状态。第一章不需要展开 PLA 版图，但读者应看出它和最小项方法的关系：先识别条件，再汇总证据。

PLA 视角	本章对应概念	在处理器中的用途
输入条件 AND 平面	真值表行、最小项、状态位 证据路径	操作码、标志位、时序阶段 某条指令或某类条件成立

OR 平面	证据汇总	产生写寄存器、读内存、选择 ALU 等控制线
输出控制	组合逻辑输出	驱动数据通路选择器和使能信号

8086 这类早期微处理器内部就包含大量译码和控制逻辑。它不是一堆孤立门的随意堆叠，而是把操作码解释、微操作顺序、总线周期和算术逻辑组合成可重复执行的机器动作。后面讲整机时会展开这些结构；在第一章，只需要先建立一个判断：处理器内部那些看似高级的控制信号，本质上也必须由可靠电平、门网络、组合路径和时序边界支撑。

8086 常被放在“完整 CPU”章节讲，但在第一章也能提前借用它的局部结构。它把取指相关的总线接口工作和执行相关的内部运算工作分开，并通过指令预取队列尝试让取指与执行重叠。这个案例说明：低时延并不只来自某个门更快，也来自**把等待路径重叠**。不过预取队列不能消除所有等待；分支改变控制流、总线访问受阻或指令消费速度超过预取速度时，执行仍会遇到空洞。

80386 的案例则说明另一件事：晶体管增加以后，芯片不只是把原有电路做得更快，还会把更多系统功能搬到片内。32-bit 数据通路、保护机制、地址转换和更复杂控制逻辑，都意味着更多组合判断、更多寄存器边界和更复杂的关键路径管理。处理器越复杂，越不能把“时延”只理解成单个门的传播时间；控制路径、数据路径、存储路径和外部接口路径都要分别分析。

还可以把几个经典芯片作为后续整机章节的预告。它们不需要在第一章展开完整微架构，但可以帮助读者把“门网络、组合控制、寄存器边界和片上集成”放到真实产品谱系中理解。

芯片	先观察的结构特征	与本章概念的关系
MOS 6502	早期微处理器，外部总线与内部控制紧密配合	指令执行依赖译码、数据通路选择和控制时序
Zilog Z80	经典 8-bit CPU，寄存器组和总线控制较丰富	组合译码与状态机共同组织内存和 I/O 访问
Intel 8051	单片机把 CPU、存储器、I/O 和定时器放到同一芯片	片上集成减少板级连接，使控制信号更局部
Intel 80486	在处理器内加入更强流水线、片上 cache 和浮点方向的集成	常用路径靠近执行核心，外部等待被部分削减
Pentium	双流水线、分支预测和更复杂执行控制成为重点	低时延不仅靠门快，还靠预测、并行和路径重叠

这些案例覆盖了从“CPU 依赖外部存储器和总线”到“更多功能进入片内”的演进。6502 和 Z80 让读者看到早期微处理器怎样把控制、数据通路和外部总线组织成机器周期；8051 说明 CPU 不一定孤立存在，片上 I/O 与定时器会把整机控制的一部分直接收进芯片；80486 与 Pentium 则预告 cache、流水线和预测将成为降低常见等待的重要工具。后面讲整机时会展开这些芯片；第一章只要求先建立共识：无论芯片多经典，内部仍由可靠电平、门网络、组合路径和时序边界支撑。

四、门网络构成组合逻辑

组合逻辑的特点很直接：输出只由当前输入决定，不保存过去。它像一个硬件函数，但这个函数不是一步一步执行的过程，而是一张由门和连线组成的网络。输入变化后，信号沿多条路径同时传播；等延迟过去，输出稳定到当前输入对应的值。

设计组合逻辑时，可以把前一节的五步具体化为一张工作表。该工作表不要求一开始写出最简表达式，而是先把需求完整展开，再逐步收缩为硬件网络。

设计动作	产物	验收问题
列输入输出	信号表	每个 0/1 含义是否明确
列行为	真值表或条件表	是否覆盖所有输入组合
写证据	输出为 1 或 0 的条件	每条证据是否对应可实现路径
合成网络	基本门、选择器和译码器	是否有明确驱动者和选择者
检查物理限制	延迟、扇出、毛刺、电平余量	后级何时使用这个输出

先做一个三传感器判断器。输入 A、B、C 表示三个传感器，要求至少两个传感器为 1 时输出 1。这个需求不能只凭直觉画线，先列出行为：

A	B	C	Y	原因
0	0	0	0	一个条件都没有
1	0	0	0	只有一个条件
0	1	0	0	只有一个条件
0	0	1	0	只有一个条件
1	1	0	1	A 和 B 同时满足
1	0	1	1	A 和 C 同时满足
0	1	1	1	B 和 C 同时满足
1	1	1	1	三个都满足

从表中可以直接得到一个门网络：

$$Y = (A \text{ AND } B) \text{ OR } (A \text{ AND } C) \text{ OR } (B \text{ AND } C)$$

这条表达式里有三条“证据路径”。第一条路径证明 A、B 同时为 1；第二条路径证明 A、C 同时为 1；第三条路径证明 B、C 同时为 1。最后的 OR 不是任意合并，而是在检查三条证据中是否至少有一条成立。按这种方式阅读，门网络就不只是公式变形，而是把真值表中每一种输出为 1 的原因接成硬件。

两个 bit 相加是第二个基本组合逻辑例子。输出不止一个 bit，因为 1+1 得到二进制 10，需要一个和位 S 和一个进位 C。

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

观察表格可以看到，S 在 A、B 不同时为 1，C 在 A、B 同时为 1：

$$\begin{aligned} S &= A \text{ XOR } B \\ C &= A \text{ AND } B \end{aligned}$$

这就是半加器。它已经完成了一位相加，但它还缺一个输入：来自低位的进位。只要要做多位加法，最低位之外的每一位都不能只看 A 和 B，还要看低一位是否进上来。

全加器输入为 A 、 B 、 C_{in} ，输出为 S 、 C_{out} 。可以先把 A 和 B 用半加器相加，得到临时和 S_1 和进位 C_1 ；再把 S_1 和 C_{in} 用第二个半加器相加，得到最终和 S 和第二个进位 C_2 ；最后把两个进位合并。

```
S1 = A XOR B
C1 = A AND B
S  = S1 XOR Cin
C2 = S1 AND Cin
Cout = C1 OR C2
```

把全加器一位一位串起来，就得到串行进位加法器。它的逻辑很清楚：第 0 位算出进位，传给第 1 位；第 1 位再把进位传给第 2 位。问题也很清楚：若最低位产生的进位一路传到最高位，最高位必须等前面所有进位稳定后才能稳定。这是组合逻辑里第一次真正遇到“逻辑正确”和“速度足够”的差别。真值表保证最后结果正确，传播延迟决定结果多久之后才可靠。

全加器也可以用生成与传播来阅读。若 A 和 B 同时为 1，本位一定产生进位，称为生成；若 A 和 B 恰好一个为 1，那么本位不会自己产生进位，但会把输入进位传到输出，称为传播。

```
generate = A AND B
propagate = A XOR B
Cout = generate OR (propagate AND Cin)
S = propagate XOR Cin
```

这种写法为后面的加法器优化留下接口。串行进位把进位逐位传递，结构简单但最长路径随位数增长；更快的加法器会提前计算若干位的生成和传播关系，减少等待层数。本章只要求读者看清一个事实：组合电路不仅有“算什么”，还有“最慢路径从哪里穿过”。算术电路尤其如此，因为进位路径常常决定 ALU 的速度上限。

把全加器再向前推进一步，就得到 1-bit ALU 切片的雏形。ALU 不是不可分解的黑箱，而是许多位宽相同的切片并排工作：每一位接收本位的 A 、 B 、来自低位的进位，以及操作选择信号；它同时准备若干候选结果，例如 AND、OR、XOR 和 ADD；最后由选择器决定哪一种候选结果成为本位输出。进位输出则继续传给高一位或交给更快的进位逻辑处理。

```
and_result = A AND B
or_result  = A OR B
xor_result = A XOR B

sum_result = A XOR B XOR Cin
Cout = (A AND B) OR ((A XOR B) AND Cin)

Y = mux(op, and_result, or_result, xor_result, sum_result)
```

这段行为式只是说明逻辑关系，不表示硬件按行执行。真实电路中，AND、OR、XOR 和加法候选路径可以同时传播；`op` 控制选择器，让其中一路成为输出。于是，一个 1-bit ALU 切片至少包含三类组合结构：基本逻辑门、全加器、选择器。多个切片并排以后，AND/OR/XOR 这类逐位运算的延迟主要取决于本位门和选择器；ADD 则还受进位路径影响。

减法通常不需要另造一套独立减法器。二进制补码中， $A - B$ 可以写成 $A + (\text{NOT } B) + 1$ 。硬件上常见做法是在 B 输入前放置一组可控反相器或 XOR 门：做加法时让 B 原样进入全加器，做减法时让 B 翻转，同时把最低位进位输入置为 1。这样同一条加法进位链既可服务 ADD，也可服务 SUB。

```
B_eff = B XOR B_invert
sum_result = A XOR B_eff XOR Cin
Cout = (A AND B_eff) OR ((A XOR B_eff) AND Cin)
```

操作	B_invert	最低位 Cin	本位输出含义
ADD	0	0	A + B 的和位
SUB	1	1	A + (NOT B) + 1，即补码减法
AND	不使用或置 0	不使用	输出 A AND B，进位链不作为结果来源
OR	不使用或置 0	不使用	输出 A OR B，进位链不作为结果来源
XOR	不使用或置 0	不使用	输出 A XOR B，进位链不作为结果来源

这张表说明**控制信号本身也是硬件合同**。若 op 选择 SUB，但 B_invert 或最低位 Cin 没有同步改变，结果会变成错误的加法变体；若多位减法要生成借位、进位、零标志、符号标志或溢出标志，还要明确每个标志按哪一种数值解释计算。第一章不展开完整标志逻辑，只强调复用加法器并不意味着控制可以随意；控制位、数据路径和标志解释必须一起验收。

候选操作	本位需要的组合逻辑	关键验收点
AND	A AND B	路径短，但仍受负载和选择器影响
OR	A OR B	适合逐位屏蔽、合并标志位或控制位
XOR	A XOR B	常用于差异检测、加法和翻转控制
ADD 选择输出	全加器与进位链 op 控制的多路选择器	最长路径常由进位传播决定 op 必须稳定，不能让错误候选短暂输出到危险后级

这个切片模型提前解释了 CPU 数据通路里的三个常见事实。第一，位宽增加不只是“多写几个 bit”，而是复制更多切片，并重新处理进位、布线和负载。第二，控制信号不是附属注释；op、进位选择、结果写回选择都会直接改变哪条硬件路径有效。第三，ALU 的延迟不是单个门延迟，而是由候选路径、进位路径、选择器和输出负载共同决定。8086 的 16-bit 数据通路、80386 的 32-bit 数据通路，以及现代 64-bit 执行单元，都可以从这个切片观点继续放大的理解。

多路选择器解决“多个输入选一个输出”。2 选 1 选择器的行为是：

```
if sel = 0, Y = A
if sel = 1, Y = B
```

上述 if 只是描述行为，电路本身没有顺序执行。它的门级表达式是：

```
Y = (NOT sel AND A) OR (sel AND B)
```

选择器的作用很基础。若一条输出线可能来自加法器，也可能来自传感器，也可能来自某个寄存器，那么必须有一个明确的选择信号决定哪一路接到输出。没有选择器，多路来源同时驱动同一条线就会冲突。

选择器的控制信号本身也需要验收。若 sel 悬空，输出可能在 A 和 B 之间随机变化；若选择信号来自毛刺严重的组合网络，输出可能短暂选择错误来源；若 A、B 属于不同电源域或不同稳定时间，选择器输出还会继承这些边界问题。因此，选择器不是“安全地把两根线接在一起”，而是“在一个可靠控制信号约束下，只让一路值成为输出”。

选择器检查项	问题	失败后果
选择信号默认值	上电或复位前选哪一路	输出来源不确定
数据输入稳定性	被选中的输入是否已稳定	选择了正确来源但值仍不可靠
未选输入行为	未选输入是否允许变化	不应通过内部耦合影响输出
输出负载	选择器是否能驱动后级	边沿变慢或电平不足

译码器做相反方向的事：把一个二进制编号展开成 one-hot 信号。2-bit 输入可以选中 4 条输出中的一条。

输入	输出
00	$Y_0=1, Y_1/Y_2/Y_3=0$
01	$Y_1=1$, 其他为 0
10	$Y_2=1$, 其他为 0
11	$Y_3=1$, 其他为 0

选择器把多路收成一路，译码器把编号展开成多路选择。后面无论是寄存器阵列、数据通路，还是存储器地址选择，都会反复看到这两个结构。

选择器还可以直接实现布尔函数。若一个函数有两个输入 A、B，可以用 A 作为选择信号，选择器的两个数据输入分别接“当 $A=0$ 时 Y 应该等于什么”和“当 $A=1$ 时 Y 应该等于什么”。例如 XOR 中，当 $A=0$ 时， $Y=B$ ；当 $A=1$ 时， $Y=\text{NOT } B$ 。因此一个 2 选 1 选择器加一个反相器即可实现 XOR：

```
if A = 0: Y = B
if A = 1: Y = NOT B
Y = mux(A, B, NOT B)
```

这种读法对后面的数据通路很重要。ALU 输入选择、写回选择、下一 PC 选择，本质上都可以看成“控制信号选择哪一路值成为输出”。选择器不是附属小部件，而是把多种候选硬件动作收束成一个当前动作的基本结构。

译码器则常用于“编号变成单独使能”。例如 2-bit 编号选择 4 个寄存器中的一个写入，译码器输出 one-hot 写使能：同一时刻只允许一个目标被写。若译码器错误地产生两个 1，就可能同时写两个寄存器；若所有输出都是 0，本周期写操作会消失。后面寄存器阵列和控制器都会反复依赖这个性质。

结构	典型用途	必须保证
选择器	多个来源选一个输出	同一时刻只有一路被选中成为结果
译码器	编号展开成 one-hot 使能	合法编号只激活一个目标
编码器	多个请求压缩成编号	多请求同时有效时要有优先级或报错
比较器	判断相等、大小或条件成立	输入解释方式必须明确

编码器和比较器也是常见组合电路。编码器把 one-hot 或优先级请求压缩成编号；比较器判断两个值是否相等，或者按某种解释比较大小。安全启动控制板可以用简单编码器把故障来源压缩成故障码：没有故障为 00，温度故障为 01，电流故障为 10，若两者同时故障则输出优先级最高的一项或输出“多故障”码。关键在于规则必须写清楚，不能让两个输入同时为 1 时输出处于未定义状态。

temp_alarm	current_alarm	故障码	说明
0	0	00	无故障
1	0	01	温度故障
0	1	10	电流故障

1	1	11	多故障或最高优先级故障
---	---	----	-------------

若系统选择优先级编码，就要把优先级写进规格。例如温度故障比电流故障优先，则两个报警同时为 1 时输出温度故障码；若系统更重视诊断完整性，则两个报警同时为 1 时输出多故障码。二者没有绝对优劣，但不能在电路里含糊。

编码策略	规则	适合场景
优先级编码	多个请求同时有效时选择最高优先级	中断控制、快速响应最重要的请求
多故障编码	多个请求同时有效时输出专用多故障码	故障诊断和维护记录
非法状态报警	非 one-hot 输入触发错误输出	希望尽早暴露编码器前级错误

比较器也必须说明数值解释。同样的 bit 模式，用无符号数解释和用补码有符号数解释，大小关系可能不同。以 4-bit 为例，1111 作为无符号数是 15；作为补码有符号数是 -1。若比较器输出 less_than，规格必须说明它比较的是无符号大小、有符号大小，还是只比较 bit 模式是否相等。

比较类型	示例	说明
相等比较	A == B	只关心每一位是否相同，通常不涉及数值解释
无符号大小	1111 > 0001	1111 表示 15
有符号大小	1111 < 0001	1111 表示 -1，0001 表示 1
条件比较	报警级别是否超过阈值	必须说明编码范围 and 非法值处理

现在把贯穿案例写成一个完整组合网络。安全启动控制板至少需要两个输出：fault_lamp 和 allow_start。故障灯由报警证据决定；启动允许由启动按钮、安全条件和无故障共同决定。

```
fault_lamp = temp_alarm OR current_alarm
no_fault = NOT fault_lamp
allow_start = start_button AND cover_closed
              AND emergency_ok AND no_fault
```

这组表达式可以继续展开成门网络。第一层 OR 汇总故障证据；第二层 NOT 得到无故障证据；第三层多输入 AND 汇总启动按钮和安全条件。若硬件库里没有四输入 AND，可以用二输入 AND 逐级合成：

```
safe_chain = cover_closed AND emergency_ok
request_ok = start_button AND no_fault
allow_start = safe_chain AND request_ok
```

这种重写在逻辑上等价，但硬件上改变了门级分组。若 cover_closed 和 emergency_ok 来自同一个连接器，先合成 safe_chain 可能便于布线；若 fault_lamp 驱动多个后级，no_fault 前后可能需要缓冲。组合逻辑的表达式只是第一层结果，门级分组、负载和时序仍要继续检查。

若器件库只允许二输入 NAND，还可以把同一逻辑展开为 NAND-only 网络。每个 AND 由“一次 NAND 得到反相信号，再用 NAND 自反相恢复”为正逻辑。中间的反相信号必须命名清楚，否则很容易在后续维护中把 safe_chain_n 当作 safe_chain 使用。

```
n1 = cover_closed NAND emergency_ok
safe_chain = n1 NAND n1
```

```

n2 = start_request NAND no_fault
request_ok = n2 NAND n2

n3 = safe_chain NAND request_ok
allow_start = n3 NAND n3

```

NAND-only 写法证明了功能可实现，但不自动证明它就是最好的实现。线性串接、平衡二输入树和 NAND-only 分解在稳定真值表上可以等价，门级层数、局部负载、中间节点数量和毛刺形态却可能不同。平衡树通常缩短最长逻辑层数，线性结构可能更便于让某个晚到信号放在最后一级，NAND-only 结构可能更符合某些标准门芯片资源。正式规格应保留可审查的安全表达式，再单独说明实际门级映射，避免把实现技巧误写成需求本身。

内部信号	逻辑含义	硬件检查点
<code>fault_lamp</code>	任一报警成立	OR 路径是否能驱动指示灯和后级逻辑
<code>no_fault</code>	没有报警证据	是否由反相器恢复为强 0/1
<code>safe_chain</code>	保护盖和急停都满足	任一安全条件断开时是否默认禁止
<code>request_ok</code>	有启动请求且无故障	按钮抖动是否会传到后级
<code>allow_start</code>	所有条件满足	后级何时采样，是否存在毛刺风险
<code>motor_enable_cmd</code>	发给执行机构的使能命令	是否经过时序边界或专用安全链路

组合逻辑设计到这里仍然没有引入“步骤执行”。所有输入同时作用于网络，所有中间信号同时传播。若 `temp_alarm` 从 0 变 1，`fault_lamp` 会在 OR 路径延迟后变为 1，`no_fault` 会在反相器延迟后变为 0，`allow_start` 会在 AND 路径延迟后关闭。这个传播链条不是程序调用栈，而是多条电气路径的延迟叠加。

`motor_enable_cmd` 需要比 `allow_start` 更谨慎。前者是给外部执行机构的命令，后者只是内部组合判断。直接令 `motor_enable_cmd = allow_start` 在最小示例里看似合理，但正式系统通常会增加时序边界、复位保持、驱动级和独立停机链路。原因很简单：组合判断可以短暂过渡，执行机构不应响应这种过渡。

```

allow_start = start_request AND cover_closed
              AND emergency_ok AND no_fault

motor_enable_cmd = registered_allow_start AND power_stage_ready

```

上式中的 `registered_allow_start` 表示已经在时钟边界保存过的允许结果，`power_stage_ready` 表示功率级自身已准备好并未报告故障。第一章还没有正式引入触发器，所以这里只把它作为边界预告：组合逻辑负责给出当前条件下的判断，执行机构命令通常还需要由时序逻辑和驱动电路接管。这样组织，能把“判断是否允许”和“真正驱动负载”分成两个可验收层次。

可以把安全启动控制板整理成一份组合规格。规格不必一开始就写门级细节，但必须把输入语义、输出语义和异常策略写清楚。这样做的好处是，之后无论用分立门、可编程逻辑，还是把同一逻辑放进更大的控制器，行为边界都保持一致。

规格项目	内容	设计约束
输入前提	输入已完成默认值、电平和消抖处理	原始触点不直接进入安全组合式

允许条件	启动请求、保护盖闭合、急停正常、无故障	任一条件缺失都不得允许启动
故障输出	温度或电流报警均点亮故障灯	同时报警要有明确编码策略
默认安全	未知、断线、非法编码倾向于禁止启动	化简逻辑不得破坏该策略
使用时刻	后级只能在信号稳定后使用	异步使能需要额外毛刺检查

下面给出这类小组合模块的完整书写顺序。它看起来比直接写一个公式更长，但每一步都对应一种常见错误：信号没定义、非法状态没处理、公式和需求不一致、实现后电气条件不满足。

顺序	书写内容	检查目标
1	列出原始输入、内部语义信号和输出	不把物理触点直接当作可靠 bit
2	说明每个信号的有效电平和默认值	避免低有效、断线和上电默认错误
3	写出正常行为和异常行为	不让非法组合默默进入允许状态
4	写逻辑表达式或真值表	让需求可机械检查
5	映射到门、选择器、译码器或编码器	明确驱动来源和选择关系
6	检查延迟、负载、毛刺、电平余量	证明实物能按时产生可靠输出
7	记录测量或仿真证据	让设计从文字规格落到可验证对象

把这七步用于 `allow_start`，可以得到更严格的文字规格：输入必须已经完成调理；`start_request` 为 1 表示一次经过确认的启动请求；`cover_closed` 为 1 表示保护盖闭合且传感器链路有效；`emergency_ok` 为 1 表示急停链路处于允许运行状态；`no_fault` 为 1 表示没有温度或电流报警；只有四者同时为 1，`allow_start` 才能为 1；任何未知、断线、未调理、非法编码或复位保持状态，都不应使 `allow_start` 为 1。

<code>allow_start</code> 条件	必要证据	缺失时的结果
<code>start_request=1</code>	按钮请求已经消抖或同步确认	不启动
<code>cover_closed=1</code>	保护盖传感器明确证明闭合	不启动
<code>emergency_ok=1</code>	急停链路明确证明正常	不启动或停机
<code>no_fault=1</code>	无温度、电流等故障证据	不启动并报警
输出稳定	组合路径已越过最坏延迟	后级暂不采样或不驱动执行机构

该表应按硬件合同阅读。若某个条件缺失却仍能启动，就是需求错误或实现错误；若输出尚未稳定就驱动执行机构，就是时序边界错误。组合逻辑的严肃性正在于此：它没有软件中的异常处理栈，只有电路在每一种输入情况下实际产生的电平。

为了让贯穿案例形成闭环，可以把安全启动控制板从外部物理输入一路写到执行命令。该表不是新增功能，而是把前面分散的原则合成一条可审查链路：原始线缆先进入电气边界，调理后得到内部语义信号，组合网络只处理已经可靠的 bit，危险输出再经过时序和驱动边界。

层次	典型对象	合同要求
原始输入	<code>start_button_raw</code> 、传感器触点、报警线	允许抖动和噪声，但必须有默认路径、保护和极性说明
输入调理	上拉/下拉、滤波、施密特触发、电平转换	把板外现象整理成稳定内部电平，不让悬空和慢边沿直接进入核心
语义信号	<code>start_request</code> 、 <code>cover_closed</code> 、 <code>emergency_ok</code>	每个 0/1 含义清楚，低有效信号先转换为可审查语义
组合判断	<code>fault_lamp</code> 、 <code>no_fault</code> 、 <code>allow_start</code>	真值表覆盖正常、异常、非法和默认状态，化简不破坏安全策略
时序边界	<code>registered_allow_start</code> 、复位保持、采样时刻	只在组合路径稳定后保存或使用结果，避免毛刺进入危险动作
输出驱动	<code>motor_enable_cmd</code> 、指示灯驱动、功率级使能	具备足够驱动能力，上电和复位期间保持禁止，故障时进入安全状态
验收证据	原理图、数据手册、示波器、逻辑分析仪、测试矩阵	证明电平、延迟、负载、毛刺和异常输入处理都满足合同

这张闭环表也说明为什么第一章要同时讲电平、器件、门和组合逻辑。如果只看组合表达式，会把 `start_request` 当作天然可靠的变量；如果只看器件，又难以说明为何这些输入最终必须合成为一个 `allow_start`。正式硬件说明应当让两者互相校验：每个语义信号都能追溯到电气边界，每个组合输出都能追溯到真值表和路径证据，每个执行命令都能追溯到时序和驱动验收。

把同一思路放大到 8086 和 80386，就能看出早期处理器为什么需要大量组合模块。以 Intel 历史速查表所列参数为例，8086 于 1978 年引入，约 29,000 个晶体管，采用约 3 微米制造技术；Intel386 DX 于 1985 年引入，约 275,000 个晶体管，制造技术从约 1.5 微米进入后续 1 微米级别。这些数字本身不是本章重点，重点在于它们对应的结构变化：晶体管数量增加以后，可以容纳更宽的数据通路、更复杂的译码、更丰富的寄存器和更强的总线控制；工艺尺寸缩小以后，门和连线的寄生电容下降，单位距离连接更短，许多路径的延迟随之降低。

芯片	年代与规模	本章可观察的硬件变化	对时延的意义
8086	1978 年，约 29,000 晶体管	16-bit 数据通路、指令译码、总线接口	已经需要大量组合控制与寄存器边界配合
80386	1985 年，约 275,000 晶体管	32-bit 数据通路、更复杂保护和地址机制	更多片上逻辑减少外部协作等待，关键路径需重新组织
现代 CPU	数十亿级晶体管	多级缓存、乱序执行、预测、片上互连	不只让门更快，还减少取数和等待的次数

这里要避免一个误解：现代芯片低时延不是因为“逻辑门不再有延迟”。门仍然有延迟，连线仍然有电容，存储器仍然需要访问时间。现代芯片做的是把延迟**压低**、**隐藏**、**分层**和**局部化**。压低，是通过更小器件、更短路径、更强驱动和更好的门库实现；隐藏，是通过流水线、并行执行和预测让多个动作重叠；分层，是通过寄存器、L1/L2/L3 cache、片上缓冲和预取减少远距离访问；局部化，是把频繁通信的结构放得更近，避免长线和片外总线成为每次操作的必经路径。

五、延迟、负载、毛刺与验收

门电路在纸上像瞬间给出输出的函数，真实硬件却至少有四个限制。第一，输入变化后，输出需要传播延迟才稳定。第二，一个输出能驱动的后级输入数量有限，后级太多会让切换变慢，甚至让电平余量变差。第三，门的输出必须重新形成清楚的 0/1，不能只靠一个偏弱路径勉强改变节点电压。第四，多条路径延迟不同，输入变化过程中可能出现短暂毛刺。

限制	含义	后续影响
传播延迟	输出不会在输入变化的同一瞬间稳定	组合逻辑层数越多，稳定越慢
扇出	一个输出只能可靠驱动有限后级	大网络需要缓冲器和分层布线
电平恢复	输出要重新形成清楚 0/1	不能只追求逻辑表达式正确
毛刺	不同路径到达时间不同	后级不能在毛刺期间采样

考虑一个反例。若把十几个门的输入全接到同一个弱输出上，真值表仍然可以保持正确，但物理电路可能切换缓慢。输出从 0 变 1 时，要给所有后级输入电容充电；如果下一级在它尚未进入可靠高电平区间时读取，就可能看到旧值或不确定值。因此，分析组合逻辑时不能只数门的个数，还要考察最长路径、负载和稳定时间。

扇出问题可以放在安全启动控制板里理解。若 `fault_lamp` 只驱动一个小逻辑门，边沿可能很快；若它同时驱动指示灯缓冲、记录电路、禁止启动网络和外部连接器，等效负载明显增加。正确做法通常不是让一个弱节点直接驱动所有后级，而是分层缓冲：一个内部故障信号先驱动若干缓冲器，再由缓冲器分别驱动不同区域。缓冲器不改变逻辑含义，却改变驱动能力和负载隔离。

连接方式	可能结果	更可靠的处理
一个弱输出驱动多个后级	边沿慢，电平余量下降	增加缓冲或分层驱动
长线直接接到敏感输入	容易耦合噪声和振铃	加强驱动、终端处理或同步采样
逻辑输出直接驱动指示灯负载	负载过重，影响逻辑电平	使用驱动级隔离指示灯负载

短暂毛刺也很常见。假设一个输出由多条逻辑路径合成，输入同时变化时，每条路径稳定的时间可能不同。真值表只告诉我们变化前和变化后的稳定结果，却不保证中间不会短暂出现错误电平。如果后级只是另一个组合门，毛刺可能很快消失；如果后级在毛刺期间被时钟采样，错误就可能被保存下来。后面讲触发器和时钟时，会把这个问题放大讨论。

一个典型毛刺表达式是：

Y = (A AND B) OR ((NOT A) AND C)

假设 B=1、C=1。稳定状态下，不论 A=1 还是 A=0，Y 都应为 1：A=1 时第一项成立，A=0 时第二项成立。问题出现在 A 翻转的瞬间。若 A 从 1 变 0，第一条路径可能先关断，而 `NOT A` 经过反相器后才让第二条路径打开，中间可能出现一个短暂间隙，使 Y 从 1 短暂掉到 0。真值表看不见这个瞬间，因为真值表只描述稳定输入和稳定输出。

时刻	路径状态	Y 的风险
A=1 稳定	A AND B 成立	Y=1

A 正在翻转	第一条路径可能已关， Y 可能短暂为 0
	第二条路径尚未开
A=0 稳定	NOT A AND C 成立 Y=1

若这个 Y 只是驱动另一个组合网络，并且后级只在更晚的时钟边界采样，毛刺可能不会造成状态错误；若 Y 直接作为写使能、复位、片选或异步控制信号，短暂毛刺就可能触发真实动作。安全启动控制板里的 `allow_start` 尤其需要谨慎：即使最终会回到正确值，也不能让一个窄脉冲误开电机使能。

上面的毛刺可以用增加共识项来消除。表达式 $Y = (A \text{ AND } B) \text{ OR } ((\text{NOT } A) \text{ AND } C)$ 在 $B=1$ 、 $C=1$ 且 A 翻转时有静态 1 毛刺风险。加入第三项 $B \text{ AND } C$ 后，A 翻转期间仍有一条不依赖 A 的路径保持 Y 为 1：

```
Y_safe = (A AND B) OR ((NOT A) AND C) OR (B AND C)
```

这不是为了改变稳定真值表。因为当 $B \text{ AND } C$ 为 1 时，原表达式在 $A=0$ 或 $A=1$ 下本来也为 1；新增项只是在过渡期间提供连续路径。代价是多一个门和更多负载。是否值得加入，取决于这个输出是否会直接驱动危险控制线，或者是否会在毛刺窗口内被采样。

危险信号需要分级处理。并非所有组合输出都必须做成完全无毛刺；但直接驱动写使能、片选、复位、时钟门控、功率开关或电机使能的信号，不能只用“最终会正确”作为验收标准。对这些信号，常见策略包括：把组合结果先送入触发器，在时钟边界后再使用；避免用毛刺风险高的组合式直接产生异步控制；必要时加入共识项或专用使能门；对外部执行机构再增加独立保护链路。

输出类别	毛刺容忍度	处理原则
普通数据位 状态指示灯	通常可容忍短暂过渡 一般可容忍短暂不可见闪动	后级在稳定时钟边界采样 关注驱动能力和人眼可见行为
写使能/片选	容忍度低	避免异步毛刺，必要时寄存后使用
复位/停机/电机使能	容忍度极低	需要安全默认、路径冗余和严格时序验收

组合路径还需要时间账本。假设某个输出要在 20ns 内稳定，而路径包含输入缓冲、两级门、一级选择器和输出缓冲，就要把最坏延迟相加。下面的数字只是说明账本方法，不代表某个工艺或芯片规格。

路径段	最坏延迟	说明
输入缓冲	2ns	外部信号进入内部逻辑
第一层门	3ns	例如报警 OR 或安全条件 AND
第二层门	4ns	例如 no_fault 与请求合并
选择器或缓冲	5ns	输出选择或驱动增强
布线和负载	3ns	走线、电容、扇出影响
合计	17ns	若要求 20ns 内稳定，则余量 3ns

负载也应进入同一张账本。假设一个输出驱动 8 个 CMOS 输入，每个输入电容按 5pF 估算，走线和封装再贡献约 20pF，则总负载约为 60pF。若输出级等效电阻按 100Ω 粗估，时间常数约为 6ns；若后级要求在 10ns 内越过阈值，这条连接已经没有什么余量。若通过缓冲把 8 个后级分成两组，每个缓冲只承担较小负载，边沿和电平余量通常更容易满足。这个例子不替代仿真和数据手册，但它说明扇出不是“能接几个门”的静态数字，而是电流、电容、边沿和采样时刻共同形成的约束。

估算项	数值	结论
输入电容	$8 \times 5pF$	后级越多，总电容越大
走线和封装	约 20pF	板级和封装不是零负载
总负载	约 60pF	边沿速度需要重新估算
等效 RC	$100\Omega \times 60pF \approx 6ns$	采样窗口紧时需要缓冲或分层驱动

若后续系统在 15ns 时就使用这个输出，稳定真值表仍然不够；输出可能还在传播或毛刺阶段。第二章要引入的触发器和时钟边界，正是为了规定“什么时候保存”。组合逻辑在边界之间准备结果，时钟边界只应采样已经稳定、满足建立时间要求的信号。

时间账本要使用最坏情况，而不是典型情况。典型延迟说明某些样品在某些条件下通常有多快；最坏延迟才说明在温度、电压、工艺和负载不利时是否仍能工作。若一条路径在实验室常温下 12ns 稳定，并不能证明它在低电压、高温、最大负载下也能在 15ns 内稳定。正式规格通常同时给出最小、典型、最大值；做时序验收时应以满足系统要求的最坏组合为准。

延迟读法	含义	使用方式
最小延迟	某路径最快可能多久变化	检查保持时间、窄脉冲和过早到达
典型延迟	常见条件下大致延迟	便于估算，不作为可靠验收边界
最大延迟	不利条件下最晚多久稳定	检查时钟周期和采样时刻是否足够
偏斜	不同路径或不同信号到达时间差	解释毛刺、竞争和采样风险

为了衔接下一章，还需要先建立几个时序词汇。它们都围绕同一个问题：某个组合结果什么时候可以被触发器可靠保存。

术语	含义	本章先采用的读法
建立时间	数据在采样时钟边沿到来前，必须提前稳定的最短时间	结果不能刚到边沿才变化
保持时间	数据在采样时钟边沿之后，仍必须继续稳定的最短时间	结果不能过早被下一条路径改写
时钟到输出	触发器被时钟采样后，输出变化所需时间	新数据进入下一段组合逻辑的起点
时钟偏斜	不同触发器看到同一时钟边沿的时间差	会压缩某些路径的有效时序余量

完整同步时序检查将在第二章展开。本章只使用最基本的判断：组合路径的最大延迟不能侵占建立时间，组合路径的最小延迟不能破坏保持时间，时钟偏斜不能被假定为零。换言之，组合逻辑不是“算完就行”，而是必须在规定的时钟边界之前算完，并且在边界附近保持稳定。

现在可以更系统地回答“现代芯片为什么时延低”。第一层原因来自器件和工艺。更小的晶体管通常意味着更小的栅电容、更短的沟道、更短的局部连接和更低的单个门负载；同样的逻辑函数，在更小、更近的器件中传播，很多局部路径的绝对时间会下降。但这不是无条件成立。长连线、全芯片时钟、供电网络和散热会逐渐成为新的限制，所以现代芯片必须同时优化**晶体管**和**连线**。

第二层原因来自片上集成。8086 时代，处理器与内存、外设和许多支撑逻辑之间存在大量片外通信；片外总线距离长、电容大、引脚数量有限，等待代价高。8086 已经用总线接口单元和执行单元的分工，以及指令预取队列，尝试把取指和执行重

叠起来。到 80386，更多地址转换、保护和控制逻辑进入处理器内部，32-bit 数据通路和更丰富的片上控制减少了对外部协作的依赖。再往后，cache、浮点单元、内存控制器、图形或 I/O 控制器逐步进入同一颗芯片或同一封装，许多原本必须跨板级总线的路径被缩短为片上路径。

阶段	降低等待的做法	与本章概念的关系
8086	取指与执行尝试重叠，内部控制信号组织总线周期	组合控制和寄存器边界共同工作
80386	更宽数据通路、片上地址转换和保护机制	更多功能靠片上网络完成，减少外部协作
80486 以后	cache 和更多执行单元进入处理器	常用数据靠近核心，外部访问次数下降
现代 CPU/SoC	多级 cache、预测、预取、乱序、片上互连	把慢路径分层、隐藏或局部化

第三层原因来自存储层次。主存容量大，但距离核心远、访问路径长；寄存器和 L1 cache 容量小，却离执行单元近。现代芯片通过多级 cache 把最常用的数据和指令放在更近的位置。一次 L1 命中不是因为 DRAM 变得同样快，而是因为本次访问根本没有走到 DRAM。时延降低来自“常见情况走短路径”，不是“所有路径都同样短”。

位置	硬件特点	对时延的影响
寄存器	位于执行核心内部，数量少	最靠近 ALU，供数据通路快速使用
L1 cache	小而近，面向当前核心	常用指令和数据低时延命中
L2/L3 cache	更大但更远，可能被多个核心共享	减少访问主存的频率
DRAM	容量大，位于芯片外或封装外路径更远	未命中时延高，需要缓存、预取和并行隐藏
存储设备	比主存更慢，通常通过 I/O 层访问	不能直接参与普通指令级低时延路径

第四层原因来自流水线和并行。把一条很长的组合路径拆成多个较短阶段，每个阶段之间放入寄存器，就能提高时钟频率。这样做降低了每个时钟周期需要容纳的组合延迟，但并不等于每条指令的总周期数一定减少。现代处理器还会用分支预测、乱序执行、多个执行单元和内存预取，把将来可能需要的工作提前准备，把等待主存或分支结果的空洞尽量填满。它们降低的是常见执行路径上的可见等待。

机制	降低哪类等待	代价或限制
流水线	单个周期内的组合路径过长	分支错误会冲刷流水线
分支预测	等待条件跳转结果	预测错误带来回滚成本
乱序执行	等待某个慢操作时执行其他就绪操作	控制逻辑复杂，功耗和验证成本高
预取	等待未来内存访问	预取错误会浪费带宽和 cache 空间
多级 cache	等待远距离主存	cache 未命中仍然昂贵
片上互连与近数据布局	等待长线和片外总线	面积、布线和一致性协议更复杂

因此，现代芯片的低时延是一组工程选择的结果。器件缩小降低局部门延迟；门级库、缓冲和布局缩短关键路径；寄存器边界把长组合逻辑切成阶段；cache 把常用数据放近；预测和乱序把等待隐藏；片上集成减少跨芯片通信。若某次访问落到

DRAM、分支预测失败、cache 未命中或跨核心通信，时延仍会显著上升。严肃的硬件分析必须同时说明**最快常见路径**和**最坏慢路径**。

现代 CPU 的一个典型低时延路径是：操作数已经在寄存器或 L1 cache 中，分支预测正确，所需执行单元空闲，结果能在相邻流水线阶段之间传递。此时，芯片用局部电路、短路径和寄存器边界把等待压到很低。相反，若数据不在 cache 中、分支预测错误或需要跨核心同步，同一条指令流会进入慢路径。现代芯片的工程目标不是让所有路径同样快，而是让高频路径短、让慢路径少发生，并在慢路径发生时尽量隐藏等待。

可以把现代处理器的时延理解成一张快慢路径账本。快路径通常发生在数据已经靠近执行单元、控制流预测正确、依赖关系已经满足时；慢路径通常发生在数据远离核心、预测失误、资源冲突或跨边界通信时。下表不提供具体周期数，因为不同微架构差异很大；它强调的是路径结构。

路径类别	低时延条件	慢路径来源
寄存器旁路	上一条指令结果可直接转发给下一条依赖指令	依赖链过长、执行单元忙或旁路网络无法覆盖
L1 cache 命中	地址已知，数据位于本核心近处 cache	L1 未命中，需要访问 L2/L3 或更远层次
分支预测正确	取指方向提前猜中，流水线持续供给指令	预测错误导致冲刷和重新取指
逐位逻辑运算	操作数在寄存器，AND/OR/XOR 路径短	结果写回、端口冲突或调度等待限制吞吐
加法与地址计算	进位路径被优化，常见位宽有专用快速实现	长依赖链、复杂地址模式或频繁 cache miss
跨核心通信	数据已在本核心或共享 cache 中可用	cache 一致性、互连拥塞和同步原语带来等待
主存访问	访问被预取或被其他工作隐藏	DRAM 行未命中、队列拥塞、页表遍历或缺页异常

这张表也解释了为什么“时延低”不能只看晶体管速度。寄存器旁路、cache 命中和预测正确，都是把常见路径留在局部；DRAM、跨核心同步和预测失败，则把执行带回远距离、长等待或回滚路径。现代芯片的难点不只是制造更快的门，而是让最常见的工作尽量落在短路径上，并用流水线、并行和调度减少慢路径暴露给程序的次数。

现代核心还会用更细的内部机制压低可见等待。寄存器重命名把程序寄存器映射到更多物理寄存器，减少不必要的名字冲突；旁路网络让上一条指令的结果在写回寄存器前直接送给下一条依赖指令；TLB 缓存地址翻译结果，避免每次访问都完整走页表；store buffer 让写操作先进入缓冲，再按内存顺序逐步对外可见。这些机制看起来已经超出第一章的门电路，但它们仍然服从同一原则：把常见依赖留在局部，把远距离或慢边界从高频路径上移走。

现代机制	降低的等待	仍然存在的边界
寄存器重命名	减少名字相关导致的假等待	提交顺序和异常恢复仍需精确维护
旁路网络	结果不必等完整写回后再被使用	依赖链过长仍会限制时延
TLB store buffer	常见地址翻译走近路径 写操作先进入内部缓冲	TLB 未命中仍需页表遍历 与其他核心和设备的可见顺序必须受控

硬件预取

提前把可能需要的数据放近 预测错误会浪费带宽和
cache 空间

还要区分**时延**和**吞吐率**。流水线可以让每个周期都有不同指令处在不同阶段，从而提高吞吐率；但一条具体指令从进入流水线到完成，仍然要经过多个阶段。多执行单元可以同时处理多条互不依赖的操作，但无法让一条有严格依赖链的操作跳过必要计算。cache 可以显著降低常见访问时延，但不能让未命中的访问变成命中。理解现代芯片时，必须同时问两个问题：单次操作最快多久返回，连续大量操作每单位时间能完成多少。

还要区分反相器和缓冲器。反相器改变逻辑含义，缓冲器通常保持逻辑含义但增强驱动能力或隔离负载。很多时候，插入缓冲器不是为了“多一个门”，而是为了让一个信号能推得动更长的线或更多的后级。软件读者容易觉得保持值不变的缓冲器没有意义，但在硬件里，驱动能力本身就是功能的一部分。

最后还要检查扇入。扇出关心一个输出驱动多少后级，扇入关心一个门接收多少输入。四输入、八输入甚至更多输入的门在逻辑表达式里写起来很自然，但在硬件实现中可能被拆成多级结构；输入越多，门内部路径、电容和延迟也可能越大。把 `allow_start` 写成一个五输入 AND 并不意味着实际芯片里一定存在一个理想五输入 AND。实现可能把它拆成树形结构，也可能先合成若干中间信号。拆分方式会改变最长路径和毛刺形态。

```
flat idea:
    allow_start = A AND B AND C AND D AND E

tree implementation:
    left  = A AND B
    right = C AND D
    mid   = left AND right
    allow_start = mid AND E
```

树形实现通常比线性串接更平衡，但会引入中间节点和不同路径长度。若 E 很晚才稳定，把它放在最后一级可能有利于减少无效切换；若 A、B 来自同一连接器，先合成 `left` 可能便于局部布线。这里没有脱离功能的“最佳写法”，只有在功能、负载、延迟、布局和安全策略之间作出的实现选择。

组合逻辑的最终验收，不应只写“真值表正确”。至少要检查以下项目：

验收项	检查内容	失败后果
功能	稳定输入下输出是否符合真值表	逻辑行为错误
默认状态	悬空、断线、复位前输入如何解释	异常时误启动或误使能
驱动能力	每个输出能否带动实际负载	电平被拖低、边沿过慢
路径延迟	最长组合路径是否能及时稳定	后级采到旧值或过渡值
毛刺风险	多路径汇合是否产生危险窄脉冲	写使能、复位、片选被误触发
低有效信号	信号命名和真值表是否一致	使能/禁止方向接反
物理边界	长线、外部输入、按钮抖动是否处理	干扰和抖动进入逻辑核心

对安全启动控制板，可以把验收写成矩阵。矩阵的价值在于把“正常输入”“边界输入”“异常输入”和“时间条件”放在一起，防止只验证最容易通过的几行真值表。

验收类别	要施加的条件	期望结果
正常允许	请求有效、盖闭合、急停正常、无故障	<code>allow_start=1</code> ，执行命令等待时序边界
正常禁止	任一安全条件为 0	<code>allow_start=0</code>
故障禁止	温度或电流报警为 1	<code>fault_lamp=1</code> ， <code>allow_start=0</code>

断线默认	保护盖、急停或报警链路断开	进入禁止或报警一侧
上电过程	电源未稳或复位保持	<code>motor_enable_cmd=0</code>
按钮抖动	原始按钮快速断续	内部请求不产生多次启动事件
最坏负载	故障灯、后级逻辑和连接器同时连接	电平仍满足后级阈值
最坏时序	输入在不利延迟组合下变化	后级只在稳定后采样或使用

常见失败也应明确记录。许多硬件问题并不是因为设计者不知道 AND、OR、NOT，而是因为把抽象层次接错：把原始输入当内部信号，把典型延迟当最坏延迟，把保留状态当不可能，把内部判断直接接到危险执行机构。

失败类型	表面现象	根本原因
悬空输入	偶尔误启动或误报警	没有默认上拉/下拉或输入调理
低有效误读	复位、片选或急停方向相反	信号合同未先于公式建立
电平不兼容	单独测试正常，接入后失效	前后级阈值和驱动能力不匹配
毛刺误触发	最终值正确但出现短促动作	危险输出直接使用组合信号
扇出过大	边沿慢，高电平不够高	一个输出承担过多负载
时序乐观	常温可用，高温或低压失效	用典型值代替最坏值验收
不关心误用	异常状态下进入允许输出	把可能发生的故障组合当作无关项

若要把本章内容带入后续 CPU 数据通路，读者应保留两种同时成立的视角。第一，抽象视角：逻辑门实现布尔函数，组合网络实现加法、选择、译码和比较。第二，机器证据视角：每个输出都来自具体电流路径，每条路径都有延迟、负载和阈值，每个危险输出都需要明确的使用时刻。缺少前者，无法构造大系统；缺少后者，系统只是在纸上正确。

安全启动控制板的验收也应按执行顺序展开，而不是只勾选结果。第一步在断电和上电爬升阶段确认 `motor_enable_cmd` 被保持为 0；第二步测量每个原始输入在松开、按下、断线和报警状态下的默认电平；第三步用示波器确认按钮抖动、传感器边沿和故障输入不会在阈值附近长期停留；第四步用逻辑分析仪或等效测试记录内部语义信号是否只产生规定事件；第五步施加正常允许、单故障、双故障和断线条件，确认组合输出满足真值表；第六步在最坏负载和最坏时序假设下确认后级只在稳定后使用结果。

步骤	操作	合格证据
1	上电、复位保持、复位释放分别观察关键输出	复位释放前 <code>motor_enable_cmd=0</code> ，禁止链路有效
2	逐个断开或动作按钮、保护盖、急停和报警线	每根线都有安全默认值和明确有效电平
3	用示波器观察按钮抖动、慢边沿和故障输入跳变	电压最终越过阈值并稳定，不长期停留在不确定区
4	记录 <code>start_request</code> 等内部语义信号	一次物理动作只形成规定的逻辑事件
5	遍历正常允许、单故障、双故障、断线和非法组合	<code>allow_start</code> 与 <code>fault_lamp</code> 符合规格
6	增加后级负载、温度/电源不利条件或等效时序裕量检查	电平余量和最坏延迟仍满足后级要求

7 检查危险输出是否经过时序边界或独立保护链路 窄毛刺不能直接驱动执行机构

实验记录应当能让第三方复查。只写“测试通过”不够；至少要记录条件、期望、测量证据和结论。下面的模板适合本章的小组合模块，也适合后续寄存器和总线实验继续扩展。

测试项	施加条件	期望结果	实测电压或波形	结论
上电默认	电源爬升、复位保持	<code>motor_enable_cmd=0</code>	记录关键节点电压与复位释放时间	合格或失败
按钮输入	松开、按下、抖动、断线	内部请求只产生规定事件	记录阈值穿越和消抖后信号	合格或失败
故障禁止	温度或电流报警有效	<code>fault_lamp=1</code> , <code>allow_start=0</code>	记录报警输入与组合输出延迟	合格或失败
最坏负载	连接全部后级和指示灯驱动	电平余量和边沿仍满足规格	记录高低电平、上升/下降时间	合格或失败
毛刺检查	输入按不利时序翻转	危险输出不响应窄脉冲	记录示波器或逻辑分析仪波形	合格或失败

若使用逻辑分析仪，还应记录采样率、触发条件和被测信号名称；若使用示波器，还应记录探头倍率、带宽限制、地线接法和触发边沿。测量工具本身也会影响电路：长地线可能引入额外振铃，高电容探头可能拖慢边沿。因此，实验记录不仅证明电路行为，也证明测量方法没有把问题掩盖或放大。

实际测量时，探头应尽量接在接收端附近，而不只接在驱动端。驱动端波形漂亮，不代表穿过连接器、长线和负载后的接收端仍有足够余量。示波器观察快速边沿时应优先使用短地弹簧或低感抗接地方式，避免探头地线把额外振铃带入测量结果；逻辑分析仪只给出阈值后的数字结果，不能证明边沿是否干净；万用表只能证明低速或静态电压，不能证明毛刺和建立时间。正式记录应注明测点、探头、阈值、触发条件和环境条件。

测量动作	应记录内容	防止的误判
驱动端与接收端都测	两端波形、电平和边沿时间	只看驱动端而漏掉长线衰减和振铃
示波器短接地	探头倍率、接地方式、带宽限制	把探头引入的振铃误当成电路振铃
逻辑分析仪触发	采样率、阈值、触发条件、通道名	把数字采样结果误当成模拟波形证据
温度和电源条件	电源电压、负载、环境温度	只证明常温空载，不证明最坏条件

最后预告一个第二章会正式处理的问题：异步输入进入时钟边界时可能出现亚稳态。亚稳态指触发器在采样边沿附近遇到变化中的输入，内部节点可能暂时停在不能立刻判定为 0 或 1 的状态。第一章只要求记住边界原则：外部按钮、传感器、中断线和跨时钟域信号，不应未经同步就直接控制内部状态或危险输出。组合逻辑可以整理当前事实，但“何时保存”必须由后续时序电路给出合同。

到这里，本章完成了从电平到组合逻辑的闭环：节点要有明确驱动路径；电平要有噪声余量；二极管提供方向性但不能恢复电平；受控开关让信号控制电流路径；路径表和真值表共同定义门；门网络构成加法器、选择器、译码器等组合电路；组合电路虽然没有记忆，却有延迟、负载和毛刺。下一章开始讨论另一件事：怎样让硬件保存状态，并按时钟边界一步一步推进。

章末练习与验收任务

本节练习要求使用文字、真值表、路径表和验收表完成。重点不是记忆门符号，而是证明某个 bit、某条路径、某个组合输出在真实硬件条件下可靠成立。

练习按三层完成。基础层要求掌握电平、路径和真值表；设计层要求把组合逻辑落到门、芯片和实验；扩展层要求把第一章概念映射到经典芯片和现代低时延机制。读者不应只做会写公式的题，也要能留下可复查的机器证据。

层级	重点任务	合格标准
基础必做	电平余量、路径表、低有效信号、故障汇总	能从每根线的 0/1 语义追溯到物理路径
设计提高	ALU、NAND-only、芯片引脚、输入保护、毛刺分析	能把表达式变成可验收实现
工程扩展	测量计划、实验记录、板级边界、经典芯片、快慢路径	能把本章概念放入真实芯片和实验环境

任务	要完成的产物	验收标准
按钮输入	为 <code>start_button_raw</code> 写出上拉或下拉方案、有效电平、断线默认值和消抖策略	松开、按下、抖动、断线四种状态都有明确内部语义
电平合同	给出一组前级 V_{OH}/V_{OL} 与后级 V_{IH}/V_{IL} ，计算高低噪声余量	说明余量为正、为零、为负时分别意味着什么
路径表	任选 NAND 或 NOR，列出四行真值表，并为每一行写出上拉与下拉路径状态	不出现稳定输入下的悬空或强冲突
低有效信号	将 <code>reset_n</code> 、 <code>chip_select_n</code> 或急停链路转换为正逻辑语义信号	说明原始电平、内部语义和默认安全值之间的关系
故障汇总	为 <code>temp_alarm</code> 与 <code>current_alarm</code> 设计故障灯和故障码逻辑	单故障、双故障、无故障和非法输入都有定义
1-bit ALU	写出 AND、OR、XOR、ADD、SUB 的候选结果、 <code>op</code> 、 <code>B_invert</code> 和最低位 <code>Cin</code> 规则	区分逐位逻辑路径、加减法进位路径和标志解释
NAND-only 实现	把 <code>allow_start</code> 的安全表达式改写成二输入 NAND 网络，并命名所有反相中间信号	稳定真值表等价，同时说明门级层数、负载和毛刺风险
芯片引脚映射	任选 74HC00 或 7400 类芯片，把一个逻辑式映射到电源脚、输入脚、输出脚和未用门处理	说明去耦、未用输入默认值、扇出和封装方向
输入保护	为一个板外按钮或传感器写出限流、滤波、ESD/TVS、施密特输入或缓冲方案	说明保护不改变语义，但限制异常电压、电流和噪声
毛刺分析	分析 $Y = (A \text{ AND } B) \text{ OR } ((\text{NOT } A) \text{ AND } C)$ 在 $B=1$ 、 $C=1$ 、 A 翻转时的风险	能说明共识项为什么不变，稳定真值表，却改变过渡行为
安全闭环	按“原始输入、输入调理、语义信号、组合判断、时序边界、输出驱动、验收证据”重写安全启动控制板规格	每一层都能追溯到上一层，危险输出不能直接依赖未验收组合结果

芯片案例	分别用 7400、4000 CMOS、6502、Z80、8051、8086、80386、80486、Pentium 和现代 CPU 解释本章一个概念	每个案例都要指出对应的电平、路径、组合逻辑、片上集成或低时延机制
测量计划	为按钮输入或故障输出写出万用表、示波器、逻辑分析仪各自要证明的内容	不把静态电压测量误认为完整时序和毛刺验收
时序词汇	用一条组合路径解释建立时间、保持时间、时钟到输出和时钟偏斜	能说明最大延迟、最小延迟和采样边界的关系
实验记录	按测试项、条件、期望结果、实测波形和结论整理一次安全启动控制板实验	记录足以让第三方复查，不写“通过”
板级边界	说明参考地、回流路径、去耦、串扰或长线振铃如何影响某个输入	能把布尔错误和物理边界错误区分开
快慢路径	为现代 CPU 写出一个快路径和一个慢路径案例	能说明低时延来自常见路径短，而不是所有路径同样短

完成这些练习后，读者应能把一个组合电路从自然语言需求推进到可验收规格：先定义信号含义，再列真值表和路径表，然后检查电平、负载、延迟、毛刺、默认状态和测量证据。这个顺序将直接用于后续寄存器、数据通路、控制器和整机接口。

参考解答与验收要点

本节给出参考答案。实际工程方案允许存在不同器件和参数选择，但结论必须能用电平、路径、时序和测量证据证明。若答案只给出布尔式而没有默认值、负载、毛刺或测量边界，不能视为完整解答。

任务	参考解答	必须保留的验收点
按钮输入	可采用上拉输入：松开时 <code>start_button_raw=1</code> ，按下接地为 0，再经反相、消抖和同步得到 <code>start_request=1</code> ；也可采用下拉输入，关键是松开、按下、断线都要有定义。	不允许松开或断线时悬空；按钮抖动不能形成多次启动事件。
电平合同	例如 $V_{OH} = 3.0V$ 、 $V_{IH} = 2.1V$ ，高余量 $0.9V$ ； $V_{OL} = 0.25V$ 、 $V_{IL} = 0.7V$ ，低余量 $0.45V$ 。余量为正表示最坏条件仍可识别，余量为零表示没有抗扰空间，余量为负表示电平合同失败。	使用最坏值，不用典型值替代验收。
路径表	以 NAND 为例， $A=B=1$ 时下拉串联路径完整、输出为 0；其余三行至少一个下拉开关断开，上拉网络提供高电平。NOR 则对应并联下拉和串联上拉。	每一行都要说明上拉、下拉、悬空和冲突。
低有效信号	<code>reset_n=0</code> 表示复位有效，可转换为 <code>reset_active = NOT reset_n</code> ； <code>chip_select_n=0</code> 表示选中，可转换为 <code>chip_selected = NOT chip_select_n</code> 。	名称必须反映极性，默认安全状态要明确。

故障汇总	<code>fault_lamp = temp_alarm OR current_alarm;</code> <code>no_fault = NOT fault_lamp;</code> 双故障可输出专用多故障码 11。	任一故障都禁止启动，非法或未知组合不应进入允许状态。
1-bit ALU	<code>AND=A AND B, OR=A OR B, XOR=A XOR B;</code> ADD 使用 <code>B_invert=0, Cin=0;</code> SUB 使用 <code>B_invert=1, Cin=1,</code> 即 <code>A+(NOT B)+1</code> 。	<code>op</code> 、 <code>B_invert</code> 、最低位 <code>Cin</code> 必须一致，标志位要说明无符号或补码解释。
NAND-only 实现	可写为 <code>n1=cover_closed NAND emergency_ok,</code> <code>safe_chain=n1 NAND n1,</code> <code>n2=start_request NAND no_fault,</code> <code>request_ok=n2 NAND n2,</code> <code>n3=safe_chain NAND request_ok,</code> <code>allow_start=n3 NAND n3</code> 。	反相中间信号必须命名清楚，NAND-only 等价不代表延迟和毛刺也相同。
芯片引脚映射	以 74HC00 为例，一路 NAND 接 <code>cover_closed/emergency_ok</code> 得到 <code>safe_chain_n</code> ，第二路 NAND 两输入并接 <code>safe_chain_n</code> 得到 <code>safe_chain</code> ； <code>VCC/GND</code> 接正确电源并就近去耦，未用 CMOS 输入接确定电平。	检查封装方向、引脚编号、未用门、扇出、输出驱动和电源去耦。
输入保护	板外按钮可采用串联电阻、上拉/下拉、RC 滤波、TVS/ESD 保护和施密特输入；高速输入不能使用过大 RC。	保护电路限制异常电压和电流，但不能破坏有效边沿和响应时间。
毛刺分析	对 <code>Y=(A AND B) OR ((NOT A) AND C)</code> ，当 <code>B=C=1</code> 且 <code>A</code> 翻转时，两条路径延迟不同， <code>Y</code> 可能短暂掉到 0；加入共识项 <code>B AND C</code> 可保持静态 1。	稳定真值表不变，但过渡行为改变；危险输出要寄存或专门处理。
安全闭环	规格应写成：原始输入先经保护、默认值和消抖，得到语义信号；组合逻辑形成 <code>fault_lamp/no_fault/allow_start</code> ；危险输出经时序边界和驱动级形成 <code>motor_enable_cmd</code> 。	原始触点不能直接驱动执行机构；复位和断线默认必须安全。
芯片案例	7400 展示门芯片电气合同；4000 CMOS 展示高输入阻抗和低静态功耗；6502/Z80 展示外部总线微处理器；8051 展示片上 I/O；8086 展示预取和复用总线；80386 展示 32-bit 和保护；80486/Pentium 展示 cache、流水线和预测。	每个案例都要绑定到本章概念，不能只列名称。
测量计划	万用表确认静态高低电平；示波器观察抖动、边沿、振铃和毛刺；逻辑分析仪记录内部语义事件和时序关系。	三类工具不能互相替代，测点应靠近接收端。

时序词汇	建立时间是采样沿前必须稳定的时间；保持时间是采样沿后必须继续稳定的时间；时钟到输出是触发器输出延迟；时钟偏斜是不同触发器看到时钟沿的差异。	最大延迟影响建立，最小延迟影响保持。
实验记录	记录测试项、条件、期望结果、实测电压或波形、逻辑分析仪结果和结论；注明探头倍率、触发条件、采样率、电源电压和负载。	“测试通过”不是证据，必须能让第三方复查。
板级边界	地弹会压缩噪声余量；回流路径不连续会增加环路面积；去耦不足会造成供电跌落；串扰和振铃会让接收端误判。	区分布尔函数错误和物理边界错误。
快慢路径	快路径：操作数在寄存器或 L1，分支预测正确，旁路可用；慢路径：cache miss、TLB miss、分支错误、跨核心同步或 DRAM 访问。	低时延来自常见路径短，不代表所有路径都短。

本章的验收标准不是“会背 AND、OR、NOT、XOR 的真值表”，而是能把每个抽象还原成机器证据。

- 电平证据：前一级的最差高/低输出，必须落在后一级输入阈值允许的范围内，并留下噪声余量。
- 路径证据：任何输出节点都要能写成“高电平路径是否导通、低电平路径是否导通、是否存在冲突电流、是否存在悬空”四项。
- 门级证据：任选一个二输入门，列出 4 行真值表，再为每一行写出上拉网络和下拉网络状态。
- 组合证据：半加器的 Sum 是 XOR，Carry 是 AND；全加器是在同一张真值表中纳入进位输入后的组合电路。
- 延迟证据：同一个逻辑函数可以有不同门级网络，最长路径不同，稳定时间也不同。
- 负载证据：一个门的输出不是无限共享变量，后级数量、线长和缓冲策略会改变电气行为。
- 边界证据：外部输入、上电复位、开漏共享线、三态总线和电源域转换都必须先通过边界合同，才能进入普通组合逻辑。
- 安全证据：内部允许判断不等同于执行机构命令，危险输出必须说明默认状态、使用时刻和毛刺处理策略。
- 芯片案例证据：7400/4000 系列展示标准门芯片的电气合同；8086/80386 展示组合控制和数据通路如何扩展成处理器；现代 CPU 展示 cache、流水线、预测和片上集成如何降低常见路径的可见等待。
- 检查题：若组合网络输出短暂从 0 跳到 1 又回到 0，而最终值正确，它是否一定构成设计错误？答案取决于后级是否在毛刺期间采样。

经典系统教材常把抽象位函数和实际机器证据放在同一页上看。只看位函数会漏掉电平、驱动和时序；只看器件又会失去逻辑行为。两者合在一起，才是硬件设计对象。

状态、时钟与同步边界

第一章讲的是组合逻辑：输入稳定后，输出由当前输入唯一决定。它能计算，却不能保存过去。真正的机器必须能把某个结果留下来，等下一个步骤继续使用；也必须能规定“什么时候更新状态”，否则反馈路径会让硬件在一个周期内连续变化，机器无法分步骤推进。

本章将反馈、锁存器、触发器、时钟、复位、寄存器、计数器和状态机合并讨论。读完后，应当能把“状态”理解成真实硬件边界：一些 bit 在时钟边界被提交，边界之间由组合逻辑准备下一值。后续 CPU 的 PC、指令寄存器、控制状态、流水线寄存器和中断入口，都将反复使用这一本章模型。

核心思想

组合逻辑负责准备下一值，状态元件负责在边界保存下一值。同步硬件就是把这两件事反复组织起来。

第一章已经把建立时间、保持时间、时钟到输出和时钟偏斜作为词汇预告。本章从这里正式接上：组合逻辑的输出并不是“最终正确即可”，它必须在目标触发器的采样窗口之前稳定；状态元件也不是理想变量，它采样后需要时间把新值送到 Q 端。同步设计的基本任务，就是把这些时间合同写成可检查的账本。

第一章词汇	本章正式含义	典型失败
时钟到输出	触发器被时钟触发后，Q 端多久开始并完成变化	下一段组合逻辑起点被估计得过早
组合最大延迟	Q 端变化经过门和连线到达 D 端的最晚时间	下一个时钟沿到来时结果未稳定
建立时间	D 端在采样沿之前必须提前稳定的时间	目标触发器采到过渡值
保持时间	D 端在采样沿之后必须继续稳定的时间	新值过早冲进采样窗口
时钟偏斜	源触发器和目标触发器看到时钟沿的时间差	有效周期被压缩或保持窗口被破坏

本章的版面组织遵循同一顺序：先说明反馈为什么能保存一个 bit，再说明锁存器和触发器如何定义写入边界，随后把多个触发器扩展成寄存器、计数器、移位寄存器和状态机，最后把复位、跨边界输入、实验板接线和数据手册验收合成完整工程闭环。读者不应把这些小节看成独立名词表，而应把它们看成“状态如何被创建、提交、传播和验证”的连续链条。

一、反馈、锁存器与保存一个 bit

保存一个 bit 的起点是反馈。两个反相器首尾相接，会形成两个稳定状态。若左边节点为 0，右边经过反相后为 1；右边的 1 再反相回来，正好维持左边为 0。反过来，左边为 1、右边为 0 也能稳定。只要没有外部强制改变，这个状态会保持。

该结构说明，“保存一个 bit”对应电路中某些节点在反馈作用下停留于稳定物理状态。一个稳定状态解释为 0，另一个稳定状态解释为 1。状态的本质，是电路有能力在输入不再变化时仍然维持某个内部结果。

从电路角度看，反馈不是抽象箭头，而是输出重新影响输入。两个反相器互相连接时，每一侧都在“支持”另一侧的当前电平。若某个扰动让左侧电压略有上升，右

侧反相器会把右侧电压压低，右侧的低电平又通过另一个反相器继续支持左侧高电平。这个正反馈过程让电路迅速落入两个稳定点之一。数字电路把这两个稳定点命名为 0 和 1，但底层仍然是晶体管、电容、电阻和电源共同决定的物理平衡。

真实锁存结构通常不会直接暴露为两个反相器，而是用交叉耦合的 NAND 门或 NOR 门构成 SR 锁存器。SR 的含义是 set 与 reset: set 请求把状态置为 1, reset 请求把状态置为 0。它已经能表达“外部命令改变内部状态”，但也引入一个重要约束：不能同时给出相互冲突的命令。若 set 和 reset 同时有效，输出可能进入不符合设计语义的状态；当冲突解除时，最后落到 0 还是 1 取决于门延迟和释放顺序。这就是第一类状态设计合同：不仅要说明哪个状态合法，还要说明哪些输入组合禁止出现。

结构	能解决的问题	必须说明的风险
双反相器反馈 SR 锁存器	两个稳定点保存 1 bit set/reset 命令改变状态	没有独立写入控制 set 与 reset 不能给出冲突请求
D 锁存器	用一个数据输入和 enable 表达写入	enable 有效期间输入可穿透到输出
D 触发器	在时钟边沿采样并保存	需要满足建立时间、保持时间和复位要求




两个反相器首尾相接后，任意一个稳定输出都会成为另一侧的输入；反馈线绕到下方，避免穿过门符号和标签。

图示：两个反相器首尾相接形成双稳态：X=0, Y=1 稳定；X=1, Y=0 也稳定。

单纯反馈还不足以形成可用存储单元。若无法可靠地把它从 0 改成 1，或从 1 改成 0，它只是一个稳定反馈环。因此需要写入控制。锁存器可以理解为带写使能的 1-bit 存储单元：写使能有效时，输入 D 可以影响输出 Q；写使能无效时，反馈通路维持原来的 Q。

写使能	数据输入	输出行为
有效	0 或 1	输出跟随输入变化
无效	任意	输出保持原值



图示：D 锁存器方框符号：LE=1 时 Q 跟随 D（透明），LE=0 时反馈保持原值。

例如一个“按住才能设置”的电路中，enable 为 1 时，D=1 会把锁存器写成 1；enable 回到 0 后，即使 D 变回 0，Q 仍保持 1。这样，过去某一时刻的输入就被硬


件保存下来了。

把 SR 锁存器变成 D 锁存器的意义，在于把两个可能冲突的命令合并为一个数据输入 D 和一个写使能 enable。enable 有效且 D=1 时，相当于请求 set；enable 有效且 D=0 时，相当于请求 reset；enable 无效时，set 和 reset 都不被触发，反馈保持旧值。这样，外部控制逻辑不再同时生成 set/reset 两条危险命令，而是生成“是否写入”和“写入什么值”两个更清晰的问题。

真实器件中的锁存器还会暴露输出使能、低有效清零、三态输出等控制脚。以 74HC373/74HC573 这类透明锁存器为例，锁存使能决定内部是否继续跟随输入，输出使能只决定引脚是否驱动外部总线；二者不能混淆。关闭输出并不等于内部状态消失，打开输出也不等于重新采样输入。后面讨论总线、寄存器堆和 I/O 芯片时，这个区分会反复出现：内部状态、外部驱动、写入边界是三件不同的事。

8086 是理解锁存器用途的经典案例。8086 的部分地址线与数据线复用，地址阶段先在总线上给出地址，随后同一组引脚又可能转为数据传输。外部存储器不能在数据阶段继续把这些引脚当作地址，因此系统板需要由 ALE 这类地址锁存允许信号驱动外部锁存器，把地址阶段的值保存下来。8086 时代常见的板级器件包括 8282/8283 或 74LS373；今天做低速教学实验时也常用 74HC373/74HC573 复现同一思想。这里的锁存器不是“多余缓冲器”，而是把一个总线相位中的地址变成后续相位仍然可用的状态。

总线阶段	锁存器动作	设计含义
地址有效	锁存窗口打开，地址进入锁存器	允许复用总线先表达地址
窗口关闭	内部反馈保持地址	外部存储器继续看到稳定地址
数据传输	总线引脚改作数据或状态用途	地址不会随复用引脚变化而丢失
输出使能控制	决定是否驱动外部总线或后级	不改变锁存器内部保存的值



交叉反馈只连接到另一只 NAND 的第二输入，输入线、输出线和反馈线各走独立通道。


图示：由两个交叉耦合的 NAND 门构成的 SR 锁存器。 $\bar{S}$ 与 $\bar{R}$ 低有效；当两者都为高时，反馈维持原状态。

从这个案例可以看出，锁存器适合用在协议已经提供清晰电平窗口的地方，例如地址锁存、外部总线相位分离、显示输出暂存等。若协议没有给出可靠窗口，或者多个状态级之间存在组合反馈，透明锁存器反而会让调试变难。教材后面讲最小 CPU 时，PC、指令寄存器和控制状态一般优先使用边沿触发器；讲总线和 I/O 时，再把锁存器作为相位保持和输出隔离工具使用。

锁存器的问题在于透明窗口。只要 enable 有效，输入变化就可能一路穿透到输出。若多个锁存器共用同一个 enable，并且它们之间还接着组合逻辑，状态可能在一个打开窗口内穿过多级，边界变得模糊。对小电路来说，锁存器易于分析；对大规模同步机器来说，更清晰的做法是把写入压到离散时钟边界。

透明窗口不是“锁存器不能用”的理由，而是要求设计者明确时间边界。两相锁存器、流水线透明锁存、片内时钟门控单元都可能利用锁存器，但它们依赖严格的相位、非重叠时钟和时序分析。初学同步机器时，先使用边沿触发器更稳妥，因为每

一级状态只在时钟沿提交，调试时可以把每个周期看成一页账本：上一页 Q 经过组合逻辑形成本页 D ，本页边界再把 D 提交为下一页 Q 。



图示：建立/保持时间窗口。D 必须在时钟沿前后保持稳定。

二、触发器、时钟周期与采样窗口

触发器解决的是“什么时候写入”的问题。它不像锁存器那样在一段时间内透明，而是在时钟沿附近采样输入，把采样值保存到输出。

```
on clock edge:
    Q = D
between clock edges:
    Q holds
```

这让大电路有了清楚节奏。一个时钟沿之后，上一批触发器输出新状态；这些状态经过组合逻辑传播，形成下一批输入；到下一个时钟沿，目标触发器再统一采样。于是“计算”和“保存”被分开了。

以 74HC74 这类双 D 触发器为例， D 是待采样数据， CP 或 CLK 是采样边界， Q 是保存后的输出，异步置位和异步清零用于把状态强制带到已知值。它的引脚命名迫使设计者区分三件事：数据是否已经准备好，时钟边沿是否合格，异步控制脚是否处于安全状态。若 D 在边沿附近变化，触发器不保证采样结果；若清零脚悬空，触发器可能在电源噪声中被误复位；若时钟来自未消抖按钮，单次按压可能被解释成多个边沿。


把 74HC74 接成最小实验电路时，应把异步置位和异步清零接到确定无效电平或受控复位， D 端由开关、组合逻辑或前级触发器驱动， CP 端只能接经过整形的时钟。若用按钮作为单步时钟，按钮必须先经过上拉/下拉、消抖和施密特整形；否则一次机械按压可能产生多个有效边沿，使 Q 连续翻转或连续采样。这个案例说明，**时钟边沿质量**与逻辑功能同等重要。

触发器对象

正确理解

常见误解

D 输入	下一个边界要保存的候选值	只要最终正确，何时稳定都无所谓
CLK/CP	状态提交的边界	任意跳变都可以当时钟
Q 输出	已提交的当前状态	和 D 必须随时相等
异步复位/置位	不等时钟即可强制状态	可悬空或随意接按钮
数据手册时序	建立、保持、脉宽、传播延迟合同	只在高频设计才需要阅读



图示：D 触发器方框符号：只在时钟上升沿采样 D 并保存到 Q。

最常见的同步路径可以写成：

```
source register -> combinational logic -> destination register
```

时钟沿到来后，源寄存器输出旧状态对应的新值。这个值进入组合逻辑，经过门延迟和布线延迟，最终到达目标寄存器输入。下一个时钟沿到来时，目标寄存器采样这个结果。因此频率不是越高越好。频率提高意味着周期缩短，留给组合逻辑稳定的时间变少。若周期短到最慢路径来不及稳定，目标寄存器就可能采到旧值、过渡值或错误值。

同步设计的关键，是区分**当前状态**和**下一状态**。当前状态存在于源寄存器 Q 端，下一状态存在于目标寄存器 D 端。组合逻辑可以在整个周期内反复变化，直到输入稳定、路径传播完成、D 端满足建立时间；但只有时钟沿到来，D 才会成为新的 Q。用软件赋值类比硬件时，最容易犯的错误是把 D 端的临时变化当成已经写入。硬件没有“变量立即更新”的全局瞬间，只有被状态元件定义出来的提交边界。

阅读触发器数据手册时，至少要把四类时间参数分开。第一，时钟到输出延迟说明源状态何时对后级可见。第二，建立时间和保持时间说明目标触发器允许 D 端怎样靠近采样沿。第三，时钟高电平、低电平和脉冲宽度说明怎样的波形才算合格时钟。第四，异步复位或置位的脉宽、恢复时间和释放时间说明复位不能随意撤销。即使低速面包板实验看起来“肉眼很慢”，按钮抖动、慢边沿和悬空输入仍然可能违反这些合同。

数据手册项目	应回答的问题	板上故障表现
时钟到输出延迟	Q 何时能作为后级输入使用	后级过早采样旧值或过渡值
建立/保持时间	D 在边沿前后要稳定多久	偶发采错、亚稳态或重复触发
最小时钟脉宽	CP 高低电平是否足够长	窄脉冲被忽略或产生异常采样
复位恢复时间	复位释放离时钟沿是否过近	复位后状态机随机进入非入口状态

触发器采样也不是数学瞬间。输入 D 必须在时钟沿到来前稳定一小段时间，这称为建立时间；时钟沿之后还要继续稳定一小段时间，这称为保持时间。

约束	含义	违反后果
建立时间	采样前输入要提前稳定	采到错误值或不稳定值
保持时间	采样后输入要继续稳定	新旧值混入采样窗口
传播延迟	上一级输出和组合逻辑需要时间	周期太短会来不及



图示：时钟周期预算：各段时间之和决定最小周期。

一条路径的周期账本可以写成：


```
clock period >= source clock-to-Q
               + combinational delay
               + wire delay
               + destination setup time
```

更严谨地写，还要把时钟偏斜和余量纳入公式。若目标触发器的时钟沿比源触发器更早到达，有效可用时间会变少；若目标时钟更晚到达，建立时间压力可能减轻，但保持时间压力可能增加。为了保持第一轮理解清晰，可以先把建立约束写成：

```
Tclk >= tCQ_max + tcomb_max + twire_max + tsetup + tskew + margin
```

其中 tCQ_max 是源触发器时钟到输出的最大时间， $tcomb_max$ 是组合逻辑最大延迟， $twire_max$ 是布线最大延迟， $tsetup$ 是目标触发器建立时间， $tskew$ 表示不利时钟偏斜， $margin$ 是留给电压、温度、工艺、建模误差和老化的余量。建立约束回答“最慢结果能否赶上下一个采样沿”。

项目	示例数值	读法
tCQ_max	1.2ns	源寄存器输出最晚 1.2ns 后有效
$tcomb_max$	5.8ns	组合逻辑最坏传播时间
$twire_max$	0.9ns	远距离连线和负载引入延迟
$tsetup$	0.6ns	目标寄存器采样前要求
$tskew+margin$	0.5ns	偏斜和工程余量
合计	9.0ns	时钟周期必须不小于 9.0ns



图示：异步拉入、同步释放的复位电路。

若目标频率要求周期为 8ns，上表路径就不合格。修复方式不是在公式里删除余量，而是缩短组合逻辑、增加寄存器边界、改善布局布线、换用更快单元、降低频率，或重新安排微操作。同步设计的严肃性在于：功能真值表通过，仅能说明最终会算对；时序账本通过，才说明能在规定边界前算对。


保持时间看起来更小，却同样危险。若源寄存器输出太快、路径太短，目标寄存器可能在同一个时钟沿之后立刻看到新值，从而破坏它本应采旧值的窗口。长路径会限制最高频率，短路径也可能破坏保持约束。

保持约束可以按最小延迟理解：

$$tCQ_{min} + tcomb_{min} + twire_{min} \geq thold + unfavorable_skew$$

这条式子回答“新值是否来得太早”。例如源触发器最快 0.1ns 就改变 Q，路径中几乎没有组合逻辑，布线也很短，而目标触发器要求保持 0.3ns；若时钟偏斜又让目标采样沿相对更晚，那么新值可能在目标仍需要旧值稳定时抵达。修复保持问题的常见手段是插入小延迟、调整布线、改变时钟树或重新放置寄存器。它和建立问题方向相反：建立嫌路径太慢，保持嫌路径太快。

约束类型	失败方向	常见修复
建立约束	最慢路径太慢，赶不上采样沿	缩短组合逻辑、流水线化、降频、优化布局
保持约束	最快路径太快，冲入采样窗口	增加最小延迟、调整时钟偏斜、改变布线
复位释放	状态元件退出复位不一致	异步拉入、同步释放、限定复位域
跨时钟输入	采样沿附近输入不受控	两级同步、握手、异步 FIFO 或协议化采样



图示：tCQ + 组合逻辑延迟 + tSU = 最小时钟周期。

三、关键路径、复位与跨边界输入

一块同步电路里会有很多寄存器到寄存器路径。最长、最慢、最限制周期的那条叫关键路径。它可能是一串加法器，也可能是多级选择器，也可能是远距离布线加上复杂译码。

例如一个 32-bit 串行进位加法器接在两个寄存器之间。最低位进位要一位一位传到最高位，最高位结果最后才稳定。如果把这个加法器放在一个周期里完成，那么周期至少要等最坏进位链走完。若把运算拆成更短的几段，中间插入寄存器，单个周期可以变短，但完成一次完整运算需要更多周期。

关键路径不只来自“算术看起来复杂”的地方。一个很宽的 mux、远距离控制线、解码后再进入选择器的路径、寄存器堆读口到 ALU 再到写回选择器的路径，都可能成为限制频率的对象。真实 CPU 中，很多优化不是改变逻辑功能，而是重新安排边界：把一次长动作拆成取指、译码、执行、访存、写回；把全局信号改成本地译码；把长总线切成更短的局部通路。时序账本让这些选择可以比较，而不是靠直觉判断“这条线应该很快”。

在整机视角下，8086、80386 和现代处理器都在反复处理同一个问题：哪些动作放在一个边界之间完成，哪些动作必须切成多个边界。8086 的外部总线周期把地址、控制 and 数据分成若干相位；80386 的 32-bit 数据通路、分页地址转换和总线接口让路径更宽、更复杂，因此必须更严格地区分内部状态、外部总线状态和等待状态；现代 CPU 则进一步把取指、译码、重命名、执行、访存和提交拆成流水阶段。它们规模不同，但工程判断相同：若一条路径太长，就要缩短组合逻辑、增加状态边界或改变协议等待方式。

案例	可能形成长路径的位置	常用处理
8-bit/16-bit 板级 CPU	外部总线、地址锁存、存储器访问	用总线相位和等待状态分步完成
80386 类 32-bit 处理器	宽数据通路、地址转换、总线控制	增加内部阶段和更明确的控制状态
现代乱序 CPU	预测、调度、执行、cache 访问、提交	流水线、局部化、cache 层次和旁路网络
FPGA/ASIC 数据通路	宽 mux、长连线、加法器链、译码扇出	插入寄存器、重定时、局部译码和布局优化

结构选择	好处	代价
一周期完成长运算	控制简单，单条动作周期数少	关键路径长，频率低
拆段插入寄存器	单周期路径短，频率可能高	完成一次动作需要更多边界




图示：两级触发器同步器结构。

触发器通电后的值不一定符合设计预期。若一组状态寄存器随机落在不同值，后面的组合逻辑可能立刻进入非法状态。复位信号的作用，是把关键状态单元带到已知点，例如计数器清零、状态机回到 idle、控制寄存器进入安全默认值。

并不是所有触发器都必须复位。控制状态、外部使能、写存储器信号、片选、错误标志和协议状态通常需要复位，因为它们会决定机器是否对外产生动作；纯数据缓冲如果有可靠写使能保护，未必需要每一位都在复位时清零。过度复位会增加布线、负载和时序压力，尤其在大规模芯片中会让复位网络本身变成困难对象。因此，复位设计不是“全清零”，而是列出哪些状态必须已知、哪些输出必须安全、哪些数据可以等第一次有效写入后再使用。

状态对象	通常是否复位	判断依据
控制状态机	是	必须有唯一入口和安全输出

外部写使能/片选	是	上电和复位期间不能误写外设或存储器
计数器/定时器	通常是	初始计数影响协议等待和超时判断
流水数据寄存器	视情况而定	若有 valid 位保护，数据位可等首次有效写入
同步器与 pending 位	是	复位释放不能制造伪事件



图示：写使能寄存器：数据路径决定写入或保持。

复位本身也要讲边界。

若复位释放时，有的触发器先退出复位，有的后退出复位，状态机可能看到一半新状态、一半旧状态。常见处理是异步拉入复位以便快速进入安全状态，再同步释放，让所有相关触发器在清楚的时钟边界恢复工作。复位不能简化为“清零所有东西”。哪些状态需要复位，哪些数据寄存器可以不复位，哪些输出在复位期间必须安全，都要由硬件需求决定。


跨时钟或来自外部世界的输入还会带来亚稳态。若输入 D 正好在时钟沿附近变化，触发器内部节点可能短时间落在不稳定区域，既不像明确 0，也不像明确 1。多数情况下，它会在一小段时间后落回 0 或 1，但落回哪边、需要多久，不能按普通组合逻辑精确保证。因此来自另一个时钟节奏或外部世界的信号，不能直接拿来控制大面积电路，通常要先经过同步结构，降低亚稳态扩散概率。

最常见的单 bit 同步结构是两级触发器串联。第一级直接采样异步输入，可能进入亚稳态；第二级在下一个时钟沿再采样第一级输出，给第一级更多时间恢复到明确 0 或 1。两级同步不能从数学上消灭亚稳态，但能显著降低亚稳态传播到后级控制逻辑的概率。多 bit 数据不能简单地每一位各接两级同步后直接使用，因为各位可能在不同周期被采到，形成混合值；多 bit 跨边界通常要使用握手、有效位、灰码计数器或异步 FIFO。

工程上常用 **平均无故障时间** (MTBF, Mean Time Between Failures) 描述亚稳态风险是否可接受。它不是功能真值表，而是可靠性口径：异步输入变化越频繁、目标时钟越快，触发器遇到采样窗口的机会越多；留给第一级同步器恢复的时间越长，亚稳态传播到第二级之后的概率越低。因此，提高同步级数、降低异步事件频率、给同步器留出完整周期、避免在同步器后面接复杂组合逻辑，都能改善可靠性。严肃设计不会声称“两级同步一定安全”，而是说明在目标频率、输入事件频率和器件参数下，失效率是否满足系统要求。


MTBF 影响因素	对可靠性的影响	设计含义
目标时钟频率	采样次数越多，遇到危险窗口机会越多	高频域更需要规范同步结构
异步事件频率	输入变化越频繁，触发亚稳态机会越多	高频事件应使用握手或 FIFO

恢复时间	两级触发器之间时间越充足，传播概率越低	同步器后不应接长组合路径再采样
器件特性	触发器恢复参数决定概率下降速度	应使用目标工艺或芯片数据手册口径



图示：4-bit 同步计数器。

跨边界对象	推荐处理	不当处理的风险
单 bit 按钮/中断	两级同步后再进入状态机	亚稳态扩散或一次事件被识别多次
多 bit 数据总线	使用握手、valid/ready 或 FIFO	各 bit 来自不同采样时刻，形成错误编码
复位释放脉冲信号	异步拉入、同步释放 转换为电平握手或拉宽后同步	状态机部分触发器先运行 窄脉冲被漏采或重复采样



图示：74HC595：移位寄存器与输出锁存器分开。

安全启动控制板中的 `start_request` 可以作为例子。按钮原始触点先经过默认电平、保护和消抖，得到板内稳定请求；若后级控制器是同步状态机，这个请求还要在控制器时钟域内同步，状态机只能使用同步后的 `start_request_sync`。这样第一章的“可靠 bit”与本章的“可靠采样边界”才真正接上：前者解决电平和路径，后者解决保存时刻。

用 74HC14 和 74HC74 可以搭出一个完整的单 bit 跨边界入口。74HC14 负责把按钮或慢边沿信号整形成确定翻转的逻辑电平，74HC74 的两级触发器负责把该电平带入目标时钟域。若后级是计数器或状态机，只允许使用第二级 Q；第一级 Q 是给亚稳态恢复留时间的内部边界，不应直接参与控制。这个小电路比“按钮直接接计数器 CP”更接近真实机器的输入入口。

专题：从外部事件到同步状态机

许多同步电路的故障并不发生在核心状态机内部，而是发生在外部事件进入状态机之前。按钮、传感器、限位开关、中断线、另一片芯片的 ready 信号，都可能

在本时钟域的任意时刻变化。若把这些信号直接接到状态机输入，设计等于默认外部世界服从本时钟的建立时间和保持时间；这个默认在真实硬件中通常不成立。

可以把外部事件进入同步状态机的链路写成六段：

```
raw pin
-> electrical default and protection
-> filtering or debounce
-> level normalization
-> clock-domain synchronization
-> event detection or handshake
-> FSM consumption
```

第一段处理电气边界。原始引脚不能悬空，不能让过压、静电或长线干扰直接进入芯片内部；上拉、下拉、限流、钳位、RC 滤波和施密特输入都属于这一层。第二段处理物理抖动或噪声。按钮按下不是一个理想阶跃，可能在数毫秒内多次跳变；传感器线缆也可能受到干扰。第三段把电平极性转成内部语义，例如把低有效的 `start_n` 转成高有效的 `start_pressed`。

第四段才进入本章的核心：同步。一个单 bit 电平在消抖后仍然是异步输入，因为它的变化时刻不由目标时钟决定。两级同步器给第一级触发器留下恢复时间，降低亚稳态传播概率。同步后的信号仍然只是“本时钟域看到的电平”，若状态机需要的是在一次事件，还必须再做边沿检测、事件保持或握手确认。

链路阶段	解决的问题	不能替代的内容
默认电平与保护	悬空、过压、静电和异常电流	不能保证采样时刻安全
滤波与消抖	机械抖动、窄噪声、线缆干扰	不能消除跨时钟亚稳态
语义归一化	低有效、高有效和断线默认含义	不能证明事件只发生一次
两级同步	单 bit 异步电平进入目标时钟域	不能直接处理多 bit 一致性
边沿检测	把同步电平转换成单周期事件	不能保证目标状态机一定接受
握手或事件保持	事件持续到被消费并确认	不能替代前面的电气保护

以安全启动按钮为例，较完整的命名应当区分每一层信号：

```
start_button_raw      // 引脚上的原始电平
start_button_filtered // 经过默认电平、保护和消抖
start_pressed         // 归一化后的语义电平
start_pressed_meta    // 第一级同步器输出
start_pressed_sync    // 第二级同步器输出
start_event           // 本时钟域检测到的一次请求
start_pending         // 等待状态机消费的保持事件
```

这些名字不是形式主义，而是调试边界。若示波器看到 `start_button_raw` 抖动，问题属于电气或消抖；若 `start_pressed_sync` 偶发异常，重点检查同步器、时钟域和亚稳态扩散；若 `start_event` 出现两次，重点检查边沿检测和消抖窗口；若 `start_event` 只有一次但状态机没有启动，重点检查 `start_pending`、状态转移条件和消费确认。

事件保持尤其重要。假设同步后的 `start_event` 只有一个时钟周期，而状态机当前处在 `RESET_WAIT` 或 `FAULT`，这个事件可能被漏掉。更稳妥的做法是让事件进入 `start_pending` 寄存器，直到状态机在允许启动的状态下消费它，再由 `start_ack` 清除。

```
on clock edge:
  if reset:
    start_pending = 0
```



```
else if start_event:
    start_pending = 1
else if start_ack:
    start_pending = 0
```


这段逻辑说明，外部事件不是直接驱动危险输出，而是先转化为本时钟域内的状态。状态机可以在 IDLE 中消费 start_pending，在 FAULT 中忽略或保留它，在复位期间清除它。这样，事件、状态和安全策略都落在时钟边界上，而不是落在一根不受控的外部线上。

两级同步器只适合单 bit 控制电平或事件标志。若外部输入是 8-bit 数据、地址、计数值或编码状态，逐位接两级同步器不能保证各位来自同一个源时刻。多 bit 跨域必须使用握手、有效信号加稳定保持、格雷码计数器或异步 FIFO 等协议。

对一个外部事件链路进行验收，可以要求留下四类证据。第一，电气证据：默认电平、保护、电压范围和抖动处理。第二，同步证据：进入哪个时钟域、几级同步、复位后同步器处于什么默认状态。第三，事件证据：电平如何变成一次事件，事件是否保持到被消费。第四，状态机证据：哪些状态接受事件，哪些状态拒绝事件，拒绝时事件清除还是保留。

验收证据	应写入设计说明的内容	典型失败模式
电气证据	上拉/下拉、保护、消抖时间、有效电平范围	悬空、抖动、多次触发
同步证据	目标时钟域、同步级数、复位默认值	亚稳态扩散、复位后伪事件
事件证据	边沿检测、事件保持、确认清除	窄脉冲漏采或重复消费
状态机证据	接受状态、拒绝状态、安全输出和错误处理	故障状态误启动或请求丢失

这个专题把第一章的电气可靠性、本章的同步边界和后续控制器的状态消费连接在一起。对硬件工程而言，“外部输入已经变成 0/1”不是终点；只有当它被目标时钟域可靠采样、被事件协议保持、被状态机按安全条件消费之后，它才成为可用于控制机器动作的内部事实。



图示：两级同步器波形：第一级可能亚稳态，第二级输出稳定。

四、寄存器、计数器与移位结构

一个触发器保存 1 bit。把多个触发器并排，并让它们共享同一个时钟边界，就得到多 bit 寄存器。寄存器可以理解为一组共享时钟和写使能的触发器。若写使能有效，在时钟沿采样输入；若写使能无效，保持原值。

```
on clock edge:
    if write_enable:
        Q = D
    else:
        Q holds
```

寄存器的意义不只是“能存数”。它把连续传播的组合逻辑切成离散步骤。上一个周期的结果在寄存器输出端稳定存在，成为本周期组合逻辑的输入；本周期算出的结果，要到下一个时钟沿才成为新的状态。共享同一提交边界是关键：寄存器保存的是同一个边界上的一组 bit，不是一位一位随意变化。

多 bit 寄存器还承担“原子提交”的角色。若一个 8-bit 状态表示 01111111 到 10000000 的变化，多个 bit 会同时改变；后级逻辑应在同一个时钟边界之后看到新状态，而不是看到一部分旧 bit、一部分新 bit。若这些 bit 来自同一组触发器，时钟边界和传播延迟可以被统一分析；若它们来自不同异步来源，后级就可能看到不存在于设计语义中的混合值。因此，寄存器不只是若干触发器的并排复制，而是一个“这些 bit 同属一个提交时刻”的合同。

写使能寄存器通常有两种实现方式。第一种是在触发器前放数据选择器：使能为 1 时选择新数据，使能为 0 时选择旧 Q 反馈；第二种是使用器件或标准单元内部提供的 enable 触发器。两者的目标都是让时钟边界仍然存在，只是决定这个边界保存新值还是旧值。把 enable 直接拿去切时钟看起来也能保持状态，但会把 enable 的毛刺和传播延迟带进时钟树，风险远高于在数据路径上做选择。

寄存器动作

下一值表达

硬件含义

保持	<code>next = current</code>	写回旧 Q 或关闭写使能
装载	<code>next = input</code>	在边界保存外部或组合结果
清零	<code>next = 0</code>	同步清零或受控复位路径
置位	<code>next = all_ones</code>	标志位、掩码或诊断状态写入
条件更新	<code>next = cond ? input : current</code>	由控制线决定是否提交

计数器的下一值来自当前值加一：

```
next = current + 1
on clock edge:
    current = next
```

该结构里有反馈，但反馈不是直接绕回去，而是经过加法器，并且被时钟边界切开。若 `current` 为 3，本周期组合逻辑算出 `next` 为 4；只有下一个时钟沿到来，寄存器才保存 4。随后组合逻辑再从 4 算出 5。如果没有寄存器边界，`current+1` 的结果会立刻回到输入，再加一，再回到输入，电路无法表达“每个周期只增加一次”。

74HC161/74HC163 这类 4-bit 计数器把这种结构做成了可直接使用的芯片。它们通常有时钟、计数使能、并行装载、清零、进位输出和 4 个 Q 输出。计数使能决定是否执行 `current+1`，并行装载允许在边界写入外部给定值，进位输出用于把多个计数器级联成更宽的计数器。读这类芯片的数据手册时，不能只看“它会加一”，还要查清楚清零是同步还是异步、装载优先级如何、使能脚无效时是否保持、进位输出何时有效。

计数器引脚/功能	对应的状态问题	典型用途
CP/CLK	哪个边界提交新计数值	单步时钟、系统时钟、分频后时钟
ENP/ENT 等使能	本周期是否执行加一	PC 加一、循环计数、定时等待
并行装载	是否用外部值覆盖加一结果	跳转地址、预置计数、状态恢复
清零/复位	初始状态如何确定	上电入口、错误恢复、实验复位
进位输出	更宽计数器何时进位	级联 8-bit、16-bit 或更宽计数器

把两个 4-bit 计数器级联成 8-bit 计数器时，低 4 位的进位不能被理解为普通数据输出。它是高 4 位是否在同一边界加一的控制条件，必须满足高位计数器的使能时序。若把低位 Q 经过随意组合逻辑再驱动高位时钟，就把同步计数器退化成脉动计数器，时序边界会变得难以验收。同步级联的要点是：所有位共享同一个时钟，进位只作为下一状态选择条件。

移位寄存器把一组 bit 向左或向右移动。它可以用于串行输入、串行输出、简单延迟线和位级变换。

```
next[3] = current[2]
next[2] = current[1]
next[1] = current[0]
next[0] = serial_in
```

假设 `current` 为 1010，`serial_in` 为 1。下一个时钟沿后，寄存器变成 0101。注意，四个位不是按顺序一个一个搬。组合逻辑同时准备好四个 `next` 输入，时钟

沿到来时一起写入。该例说明状态更新不一定是加法，也可以是重新排列、选择、清零、保持或装载外部输入。

移位结构在整机里非常常见。串行外设把一个引脚上的 bit 流变成内部并行字节，显示驱动把内部字节逐位送到外部，流水线把阶段之间的状态向前推进，调试链把片内状态一位一位移出。74HC595 的移位寄存器与输出锁存器分开，正好说明两级状态边界：移位时钟改变内部移位状态，锁存时钟才改变外部可见输出。这个结构避免了外部 LED 或后级芯片在移位过程中看到中间状态乱跳。

74HC595 边界	发生的状态动作	读者应观察到的现象
SHCP 边沿	串行 bit 进入内部移位寄存器	外部输出可保持不变
连续 8 次移位	内部移位状态逐步形成一个字节	中间状态不应直接驱动负载语义
STCP 边沿 OE_n/MR_n	内部字节提交到输出锁存器 控制输出驱动和清零默认状态	Q0 到 Q7 一起更新 低有效脚必须处于确定电平

这一类器件提前引出后续流水线寄存器的思想。流水线寄存器保存的不是单个数，而是一组需要一起前进的状态：数据、控制位、valid 位、异常标志和目的寄存器编号。若只有数据向前移动而控制位没有同步移动，后级就会把一个周期的数据解释成另一个周期的操作。移位寄存器是最简单的“状态随边界推进”模型；CPU 流水线是同一思想在更宽状态集合上的应用。

结构	典型用途	验收问题
普通寄存器	保存 ALU 结果、地址、控制字	写使能是否只在目标周期打开
计数器	PC 加一、循环计数、超时计数	使能、清零、装载优先级是否明确
移位寄存器	串并转换、延迟线、输出扩展	移位边界和输出锁存边界是否分开
标志寄存器	保存 zero/carry/error 等条件	哪些指令或事件会覆盖标志件

五、状态机把硬件动作切成阶段

有限状态机由三部分组成：当前状态、输入条件、下一状态逻辑。当前状态保存在寄存器里，组合逻辑根据当前状态和输入条件决定下一状态。

设计状态机时，第一步不是写状态名字，而是列出机器必须区分的阶段。若一个控制器要等待请求、装载数据、运行运算、等待外设完成、提交结果，那么这些阶段是否能合并，取决于它们是否需要不同的控制输出和不同的等待条件。第二步才是给阶段编码，并写出每个状态在每种关键输入下的下一状态。第三步是列出输出：哪些输出只由状态决定，哪些输出还依赖输入，哪些输出必须寄存后再送往外部。

一个完整状态机说明至少包含五张账。第一张是状态含义表，说明每个状态代表哪个硬件阶段。第二张是转移表，说明当前状态遇到关键输入后进入哪里。第三张是输出表，说明每个状态打开哪些控制线。第四张是复位和非法状态表，说明上电、复位释放和异常编码如何处理。第五张是波形验收表，说明哪些信号必须在同一周期出现。缺少任何一张，状态机都容易退化成“名字看起来对，但边界不清楚”的草率描述。

状态机账本	主要内容	缺失后的风险
状态含义表	每个状态对应的硬件阶段	状态命名漂亮但动作不明确

转移表	输入条件和下一状态	等待、错误和默认分支遗漏
输出表	写使能、片选、ALU 选择、驱动使能	控制线在错误周期打开
复位/非法表	入口状态、默认安全输出、恢复路径	上电或扰动后进入危险动作
波形验收表	时钟边界上应同时观察的信号	最终结果正确但中间周期错误

以一个三阶段硬件控制器为例：

当前状态	条件	下一状态
IDLE	start=1	LOAD
LOAD	ready=1	RUN
RUN	count_done=1	DONE
DONE	clear=1	IDLE

若当前状态是 IDLE 且 start=0，状态保持 IDLE；若 start=1，下一状态逻辑准备 LOAD，等时钟沿到来后状态寄存器才真正变成 LOAD。状态机因此不会在一个周期里连续越过 IDLE、LOAD、RUN、DONE，它每次只跨过一个明确边界。

上表还不够完整，因为它只写了“去哪里”，没有写“做什么”。若 LOAD 状态要把外部数据装入寄存器，就必须说明 load_reg_we 在哪个周期为 1；若 RUN 状态要让计数器递减，就必须说明计数使能、ALU 选择和完成条件；若 DONE 状态要向外部报告结果，就必须说明输出是否寄存、ready 信号保持多久、clear 到来前是否允许覆盖结果。状态机设计的核心不是列出状态名称，而是让状态名称、控制输出和被控制的状态元件逐周期对应。

状态	本周动作	关键输出	离开条件
IDLE	等待同步后的启动请求	关闭写使能与外部驱动	start_pending=1
LOAD	装载输入寄存器或初始计数	load_we=1	输入 ready 或装载完成
RUN	执行运算、计数或移位	run_en=1	count_done=1
DONE	保持结果并等待清除	done=1，输出稳定	clear=1

状态机输出可以只由当前状态决定，也可以同时依赖输入。前者输出更稳定，后者反应更快但更容易受输入毛刺影响。基本原则是：状态机不是若干状态名称的集合，而是“状态寄存器 + 下一状态组合逻辑 + 输出组合逻辑”的硬件结构。

Moore 型输出只由当前状态决定，常用于写使能、片选、锁存时钟、功率使能等需要稳定边界的控制线。Mealy 型输出同时依赖状态和输入，响应可能少等一个周期，但输入毛刺也可能被带到控制线。工程上并不是简单规定只能用哪一种，而是按后果分类：危险输出、外部驱动和写存储器信号倾向于寄存或由稳定状态产生；纯内部、已同步且后级还会采样的条件信号，可以在明确时序账本后使用组合依赖。

一个状态表必须覆盖默认情况。若状态是 IDLE、LOAD、RUN、DONE，而编码使用两个 bit，则四个编码刚好用完；若状态更多或编码留有空洞，未使用编码不能留给综合器或门延迟“自己决定”。安全写法是给下一状态逻辑设置默认恢复路径，例如进入 FAULT、RESET_WAIT 或 IDLE，同时让写使能、外部驱动、片选和功率使能默认为关闭。这样，即使上电扰动、复位释放问题或外部干扰让状态寄存器进入非法编码，电路也不会非法状态下驱动危险动作。

状态机对象	正文设计问题	验收证据
状态集合	机器必须区分哪些阶段	状态表覆盖所有阶段和等待条件
状态编码	二进制、one-hot 或显式安全编码	未使用编码有恢复路径
下一状态逻辑	每个状态遇到关键输入后去哪里	缺省分支不产生危险动作
输出逻辑	哪些控制线在哪些周期有效	波形中写使能、片选、驱动使能位置正确
复位入口	上电后从哪个状态开始运行	复位期间输出安全，释放后边界清晰

把状态机连接到后续 CPU 时，可以把每条控制线都问成一个状态问题：PC 什么时候写入，指令寄存器什么时候装载，寄存器堆写使能在哪个周期打开，ALU 选择哪种运算，存储器读写请求何时有效，外设未 ready 时机器停在哪个状态。若这些问题只用“连线会变成正确值”回答，就没有真正形成控制器；只有把它们落到状态、条件、下一状态和输出时序上，CPU 才能按周期推进。

以最小多周期 CPU 为例，状态机通常至少要区分取指、译码、执行、访存和写回。取指状态打开存储器读请求，并在合适边界装载指令寄存器；译码状态读取寄存器堆并准备立即数；执行状态选择 ALU 运算或计算地址；访存状态等待数据存储器 ready；写回状态打开寄存器堆写使能。若存储器没有 ready，状态机不能假设数据已经存在，而应保持在等待状态并关闭不该打开的写使能。这样，CPU 的每个周期都能落回本章模型：当前状态和寄存器输出经过组合控制，形成下一状态和下一批写入。

CPU 状态	主要控制输出	必须保护的边界
取指	mem_read、pc_to_addr、ir_we	指令只在存储器 ready 后装载
译码	寄存器堆读选择、立即数扩展	不应写回任何目的寄存器
执行	alu_op、操作数选择、条件判断	分支条件和 ALU 结果在采样前稳定
访存	mem_read/write、地址保持	外设未 ready 时保持状态和控制线
写回	rf_we、写回数据选择	只在目标指令的目标寄存器上打开写使能

这种写法也能解释为什么现代芯片会引入更复杂的控制状态和流水阶段。它们不是为了把教材概念复杂化，而是为了缩短关键路径、隐藏等待、保持高吞吐，并让异常、中断、cache miss、分支错误等事件有可恢复边界。无论是 8086 的总线等待状态、80386 的系统控制状态，还是现代 CPU 的提交队列和异常入口，本质上都要回答同一个问题：某个动作在哪个状态被允许，结果在哪个边界对外可见，失败时回到哪个安全状态。

现在硬件已经能够保存一组 bit、按周期加一、按周期移动、按条件切换阶段。下一步要把这些能力用于更大的动作组织：哪些寄存器在这个周期写入，ALU 做哪种运算，哪一路数据被选择，下一阶段去哪里。这就是控制器的基础。

专题：时钟、复位、状态编码与验证闭环

前面已经把同步边界讲成寄存器到寄存器的路径，但真实工程中还必须处理四个经常被低估的问题：时钟如何送达，复位如何跨越边界，状态编码如何影响安全性，验证如何证明边界确实成立。这四件事不改变“组合逻辑准备下一值、状态元件保存下一值”的基本模型，却决定一个设计能否从纸面状态表进入可靠机器。

首先区分**写使能**和**门控时钟**。写使能的做法是让时钟继续到达触发器，但在时钟沿到来时决定是否接收新 D 值；若写使能为 0，寄存器保持原值。门控时钟则是让某段时钟停止翻转，以降低功耗或隔离无用活动。两者在功能描述上都可能表现为“保持不变”，但硬件风险完全不同。普通数据通路优先使用写使能；真正需要门控时钟时，应使用专用 clock gating 单元，并保证 enable 在安全窗口内被锁存。不能随意用一个 AND 门把 clk 和 enable 相与后送给触发器，因为 enable 的毛刺或变化时刻可能制造短脉冲、窄时钟或额外时钟沿。

做法	硬件含义	验收重点
写使能	时钟照常到达，触发器按使能选择写入或保持	使能信号必须满足目标触发器时序
数据 mux 保持	$D = \text{mux}(\text{we}, \text{new}, Q)$ ，写入旧值实现保持	mux 延迟进入数据关键路径
专用时钟门控	使用门控单元生成局部时钟	enable 锁存、无毛刺、时钟树约束
组合门控时钟	普通门电路直接切时钟	容易产生短脉冲和不可控偏斜，通常禁止

其次，复位也有“域”。

一个时钟域内部可以规定复位异步拉入、同步释放；两个时钟域之间则不能假设复位释放同时发生。若控制状态机已经退出复位，而它依赖的外设状态机、同步器或计数器仍在复位中，就可能读到无效状态。复位域验收应回答三个问题：哪些状态元件属于同一复位域，哪些跨域信号在复位期间必须保持安全，复位释放后第一个有效事件如何产生。

复位问题	正确写法	典型失败
控制状态复位	状态机进入 RESET_WAIT 或 IDLE	上电落入未定义状态
数据寄存器复位	仅复位影响控制或外部可见安全的寄存器	大面积无意义复位增加布线和时序压力
跨域复位释放	每个时钟域内部同步释放，并等待依赖域 ready	一个域先运行，另一个域仍无效
复位后事件	同步器和 pending 位进入不会伪触发的默认值	复位释放产生假启动或假中断

第三，状态机编码不是纯粹的排版选择。二进制编码使用较少触发器，但下一状态译码可能较复杂；one-hot 编码为每个状态使用一个触发器，译码直接、常适合较高速度或 FPGA 结构，但触发器数量更多；格雷编码让相邻状态尽量只改变一位，常用于跨域计数指针或减少多位同时变化带来的采样风险。无论使用哪种编码，都要定义未使用编码的下一状态和输出默认值。

编码方式	适合场景	风险与验收
二进制编码	状态数较多、触发器资源敏感	译码复杂，未使用编码必须安全恢复
one-hot 编码	状态数适中、希望译码简单快速	触发器多，多个 bit 同时为 1 时要进入安全处理
格雷编码	计数指针、跨域观察、相邻状态变化	只适合有相邻关系的状态序列，不能随意套用
显式安全编码	安全相关控制器、故障诊断状态机	需要定义非法编码、错误记录和恢复路径

第四，验证必须看波形上的边界。只看最终寄存器值，可能错过“某个周期写使

能提前打开”“复位释放产生伪事件”“同步器第一级短暂不稳定”“pending 位被错误清除”等问题。一个同步小系统的波形检查至少要同时观察 `clk`、`reset`、源寄存器 Q、目标寄存器 D、目标写使能、状态编码、同步器两级输出、事件 pending 位和 `ack` 信号。

波形对象	应检查的问题	失败迹象
<code>reset</code>	释放是否在本时钟域边界生效	状态机半周期启动或产生伪事件
<code>Q -> D 路径</code> <code>write_enable</code>	D 是否在采样沿前稳定 是否只在允许写入的周期有效	目标寄存器采到过渡值 寄存器被提前覆盖或漏写
同步器两级输出	第二级是否作为唯一后级输入	后级直接使用异步 <code>raw</code> 或 <code>meta</code> 信号
<code>pending/ack</code>	事件是否保持到被消费	窄事件丢失、重复消费或错误清除
状态编码	非法编码是否关闭危险输出并恢复	未使用状态驱动写使能或外部输出

这些检查会直接连接到后续 CPU 章节。PC 是寄存器，指令寄存器是状态，流水线寄存器是阶段边界，控制器是状态机，异常和中断入口依赖同步事件，写回使能必须在正确周期打开。若第二章的边界概念不清楚，后面的数据通路和最小 CPU 就会退化成“线连起来就能跑”的误解。真正的 CPU 不是一张组合逻辑图，而是一组由时钟、复位、状态编码、控制使能和验证证据共同约束的同步系统。

六、从时序账本到验收方法

同步设计不能仅以“这个状态机功能正确”作为结论。功能正确说明下一状态逻辑在稳定输入下给出正确答案；时序正确说明这些答案能在规定边界前到达，并且不会过早冲入保持窗口。二者缺一不可。一个严肃的验收记录应当把每条关键路径写成四个对象：源状态元件、数据路径、目标状态元件、时钟关系。

验收对象	必须说明	常见遗漏
源状态元件	哪个触发器在发射沿后改变 Q	只写信号名，不写状态边界
数据路径	经过哪些门、mux、加法器、译码和连线	只看逻辑级数，忽略布线和负载
目标状态元件	哪个触发器在捕获沿采样 D	没有说明采样窗口
时钟关系	周期、偏斜、抖动和工程余量	用理想同相时钟代替真实时钟树

建立约束和保持约束检查的是同一条路径的两个方向。**建立约束**关心最慢数据是否赶得上下一个采样沿；**保持约束**关心最快数据是否过早进入同一个采样沿后的保持窗口。工程上常见的错误，是只盯着最高频率而忽略保持时间。事实上，降低频率可以缓解建立问题，却不一定修复保持问题；保持问题往往需要改变最小延迟、时钟偏斜或布局。

可以用一个寄存器到寄存器路径作为验收模板。若源寄存器 `Rsrc` 的 `tCQ_max`=0.8ns，组合逻辑最大延迟为 3.6ns，连线最大延迟为 0.7ns，目标寄存器建立时间为 0.4ns，不利偏斜和余量合计 0.5ns，则周期至少为 6.0ns。若系统要求 200MHz，即周期 5.0ns，该路径就不能通过验收。正确处理方式是把组合逻辑拆段、优化 mux 和加法路径、调整布局或降低频率，而不是把余量从账本中删除。

```
required period = 0.8ns + 3.6ns + 0.7ns + 0.4ns + 0.5ns
                = 6.0ns
target period   = 5.0ns
```

```
result = setup violation
```

保持检查则使用最小延迟。若 $t_{CQ_min}=0.08ns$ ，组合逻辑最小延迟为 $0.02ns$ ，连线最小延迟为 $0.03ns$ ，目标保持时间为 $0.20ns$ ，再叠加不利偏斜 $0.08ns$ ，则数据最早 $0.13ns$ 到达，而目标要求至少 $0.28ns$ 后才允许变化。这条路径存在保持违例。修复方法通常是在数据路径上增加受控延迟、调整寄存器相对位置、修改时钟树或让工具插入保持缓冲。它不是“频率太高”的问题。

现象	优先检查	不应直接假设
高频下偶发错误	建立约束、关键路径、温度和电压角落	逻辑表达式一定写错
任何频率都偶发错误	保持约束、异步输入、复位释放、亚稳态	降低频率一定有效
复位后偶发跑飞	复位释放同步、非法状态恢复、安全默认输出	只要复位电平正确就足够
外部按钮偶发多次触发	消抖、同步、脉冲宽度、状态机边界	按钮已经是数字信号

复位验收也要写成合同。首先列出哪些寄存器必须复位：控制状态、计数器、使能输出、错误状态、协议状态通常需要复位；纯数据缓冲如果写使能受控，未必每一位都需要复位。其次说明复位期间输出是否安全，例如电机使能、写存储器使能、片选信号和外部驱动必须进入禁止态。最后说明复位如何释放：异步拉入可以快速进入安全状态，同步释放可以避免同一状态机内不同触发器在不同边界开始运行。

复位对象	合理默认	验收问题
控制状态机写使能	IDLE 或 RESET_WAIT 0	是否只有一个合法入口状态 复位期间是否可能写寄存器或存储器
外部驱动错误状态	禁止输出或高阻安全态 清除或进入诊断态	是否会误启动执行机构 是否能区分复位清除和真实故障
跨域同步器	进入不会触发事件的状态	释放后是否产生伪脉冲

跨时钟边界要按对象分类。单 bit 电平可以使用两级同步；窄脉冲应先转换为持续足够长的电平事件，或使用握手协议；多 bit 数据不能逐位同步后直接合并，因为各位可能来自不同采样边界；计数器跨域常用格雷码，异步 FIFO 则用读写指针、同步后的指针和空满判断来建立合同。这里的关键不是背某一种结构，而是承认两个时钟域之间没有共同的“同时”概念，必须让协议定义何时有效、何时可采样、何时完成。

74HC74 这类双 D 触发器可以作为本章的门槛案例：它把 D、CLK、Q、复位和置位引脚明确暴露出来，迫使读者区分数据输入、采样边界和异步控制。74HC161 这类同步计数器则展示“当前状态经加法路径反馈到下一状态”的标准结构。74HC164、74HC595 等移位寄存器进一步说明，多 bit 状态可以按固定连线和时钟边界逐步移动。使用这些芯片时，必须检查电源去耦、输入默认电平、时钟边沿质量、复位极性和输出负载；否则纸面上的状态表无法保证板上行为。

专题：把本章搭成一块低速逻辑实验板

本章概念可以用常见 74HC/74HCT 逻辑芯片搭成低速实验板。实验板的目的是追求高频，而是让状态边界、复位、同步、写使能和输出锁存变成可观察对象。所有实验都应限制在低压直流逻辑范围内，例如 3.3V 或 5V 数字电路；不得把这些

小信号电路直接接到市电、电机、继电器线圈或其他大功率负载。LED 必须串联限流电阻，CMOS 输入不能悬空，每片芯片的 VCC 与 GND 之间应靠近芯片放置约 $0.1\mu\text{F}$ 去耦电容，实验板和信号源必须共地。

数据手册是搭电路时的合同。正文用信号名说明连接关系，而不依赖某一种封装的脚号；实际搭建时必须以手中芯片和封装的数据手册为准。低有效输入常写作 `reset_n`、`MR_n`、`OE_n` 或 `RD_n`，含义是拉低有效、拉高无效。若把低有效复位误当成高有效复位，电路会长期处于复位或完全失去复位保护。

器件	本章对应概念	搭建时的重点
74HC14	施密特输入、慢边沿整形、按钮消抖前后边界	输出反相；若内部语义需要同相，可串联两级反相器
74HC74	正沿 D 触发器、两级同步器、事件保持位	异步置位/复位脚必须接到确定无效电平或受控复位
74HC161/74HC163	4-bit 同步计数器、当前状态加一、进位级联	区分异步复位和同步复位，计数使能与并行装载不能悬空
74HC157	数据选择器、写使能保持、 <code>D=mux(we,new,Q)</code>	让时钟连续运行，用数据路径决定写入或保持
74HC595	串入并出移位寄存器、输出锁存、三态输出	区分移位时钟和锁存时钟，输出负载要受限
NE555 或晶振模块	低速实验时钟	时钟边沿应再经过施密特整形，按钮时钟必须消抖

一块最小实验板不需要复杂设备，但需要把基础物料配齐。建议先准备三类对象：稳定的低压数字电源与面包板；若干 74HC/74HCT 逻辑芯片、按钮、LED 和限流电阻；用于默认电平、去耦、滤波和测量的电阻、电容、杜邦线与万用表。

具体到本章实验，常用芯片包括 74HC14、74HC74、74HC161 或 74HC163、74HC157、74HC595；常用阻容范围包括 330 Ω 到 1k 的 LED 限流电阻、4.7k 到 10k 的上拉或下拉电阻、100nF 去耦电容，以及 100nF 到 1 μF 的按钮滤波电容。逻辑分析仪或示波器不是第一步必需品，但一旦要判断“按一次为什么计了两次”“复位释放为什么产生假事件”“锁存时钟为什么没有更新输出”，它们就比肉眼观察 LED 更可靠。

物料	用途	验收口径
稳定直流电源	给所有逻辑芯片提供同一电源域	电压在芯片允许范围内，实验板各处共地
$0.1\mu\text{F}$ 去耦电容	抑制芯片开关瞬间的局部电源扰动	每片芯片靠近 VCC/GND 放置一颗
上拉/下拉电阻	给按钮、复位和未驱动输入确定默认值	松开按钮或开关断开时节点不悬空
LED 与限流电阻	低速观察 Q、同步级和计数输出	LED 电流不超过芯片输出能力
按钮与 RC 滤波	产生人工事件和复位请求	按钮边沿进入 74HC14 前已有默认电平
逻辑分析仪或示波器	观察边沿、抖动、短脉冲和时序关系	能同时看到 <code>raw/pressed/sync/clock/reset_n</code>

上电前应先按连接检查表逐项确认。许多低速实验失败不是因为状态机概念错误，而是因为 VCC/GND 接反、低有效输入悬空、输出直接短接、不同电压域硬连或 LED 没有限流。对 CMOS 逻辑而言，“未使用输入不接”不是中性状态，而是让输入节点暴露给噪声和漏电流；它可能让芯片耗电增大、输出随机变化，甚至把后级状态机带入错误状态。

检查项	必须确认	常见后果
-----	------	------

电源脚	每片芯片的 VCC、GND 与数据手册一致	芯片发热、无输出或永久损坏
去耦	每片芯片电源脚旁有 0.1uF 电容	时钟沿或输出翻转时产生偶发错误
低有效脚	reset_n/MR_n/OE_n 等处于确定有效或无效电平	电路长期复位、输出高阻或随机启动
未用输入	接到确定 0 或 1，不能悬空	LED 随机闪烁，计数器误跳变
输出负载	LED 串电阻，不能多个推挽输出硬短接	输出电流过大或总线冲突
电压域	3.3V 与 5V 芯片互连满足输入阈值和绝对最大额定值	高电平不被识别，或 5V 损伤 3.3V 输入

搭建顺序也应分层进行。第一步只接电源、去耦、一个 LED 和限流电阻，确认电源轨、极性和 LED 方向。第二步只接 74HC14 与按钮，验证按钮松开和按下时输出有确定变化。第三步接 74HC74 两级同步器，用低速时钟观察 `button_meta` 和 `button_sync` 的周期差。第四步再接 74HC161/74HC163 或 74HC595。若一次把所有芯片都插上，故障会混在一起，读者很难判断问题属于电源、按钮、时钟、复位还是状态逻辑。

第一个可搭电路是“按钮进入同步状态机”的前半段。按钮一端接 GND，另一端通过约 10k 电阻上拉到 VCC，形成低有效原始输入 `button_raw_n`。在按钮节点到 GND 之间可并联 100nF 左右电容作为低速消抖起点；随后进入 74HC14。由于 74HC14 是反相施密特触发器，经过一级后得到边沿更陡但极性反转的信号，经过第二级后可得到与内部语义一致的 `button_pressed`。这个电路对应外部事件链路中的“默认电平、滤波、语义归一化”。

然后用 74HC74 搭两级同步器。第一触发器的 D 接 `button_pressed`，CP 接系统时钟，异步置位保持无效，异步复位接受控的 `reset_n`；第一触发器的 Q 记为 `button_meta`。第二触发器的 D 接 `button_meta`，CP 接同一个系统时钟，Q 记为 `button_sync`。状态机、计数器或后级逻辑只能使用 `button_sync`，不能直接使用 `button_raw_n` 或 `button_meta`。若要观察现象，可把 `button_pressed`、`button_meta`、`button_sync` 分别通过较大限流电阻接到 LED；在 1Hz 到 5Hz 的慢时钟下，读者能看到同步输出只在时钟边界变化。

```
button_raw_n -> 74HC14 -> 74HC14 -> button_pressed
```

```
74HC74 stage 1:
```

```
  D = button_pressed
```

```
  CP = clk
```

```
  Q = button_meta
```

```
74HC74 stage 2:
```

```
  D = button_meta
```

```
  CP = clk
```

```
  Q = button_sync
```

该实验的验收不是“按键能点亮 LED”这么简单，而是要记录四个事实。第一，按钮松开时原始节点有确定默认电平。第二，施密特输入之后的边沿不再长时间停留在中间电压。第三，`button_meta` 可能比 `button_sync` 早一个周期变化，后级不得使用它。第四，复位拉低后两个触发器进入不会伪触发的默认值，复位释放后输出只能在时钟沿重新进入有效状态。

第二个可搭电路是 74HC161 或 74HC163 计数器。把 CP 接低速时钟，计数使能接有效电平，并行装载保持无效，复位接到受控 `reset_n`，Q0 到 Q3 分别通过限流电阻接 LED。此时四个 LED 显示的是同一个时钟边界保存的 4-bit 状态，而不是四个彼此独立的灯。每来一个有效时钟沿，内部寄存器一起更新，组合加一逻辑准

备下一个值。若使用 74HC161，应特别注意其复位口是异步复位；若教材实验要强调“同步释放”，可以让外部复位先进入本时钟域同步器，再驱动后级控制逻辑，或选用同步复位口径更清楚的计数器。

这个计数器实验可以验证三件事。第一，把时钟停住后，Q0 到 Q3 保持不变，说明状态由触发器保存。第二，把计数使能关掉后，时钟仍然可以继续进入芯片，但状态保持，说明写使能和门控时钟不是一回事。第三，若把并行装载打开并在 D0 到 D3 上给出固定值，计数器会在规定边界装载该值，说明状态元件可以执行“保持、加一、装载、清零”等不同下一状态选择。

第三个可搭电路是 74HC595 输出链路。它内部有移位寄存器和输出锁存器，通常使用 DS 作为串行数据，SHCP 作为移位时钟，STCP 作为输出锁存时钟，MR_n 作为低有效清零，OE_n 作为低有效输出使能。每给 SHCP 一个有效边沿，串行 bit 进入移位寄存器；连续移入 8 bit 后，再给 STCP 一个边沿，八个输出 Q0 到 Q7 才一起更新。这个器件非常适合说明“内部状态移动”和“外部可见输出提交”是两个边界。

```
for each bit:
    set DS stable
    pulse SHCP

after 8 bits:
    pulse STCP
    Q0..Q7 update together
```

若用按钮手动提供 DS、SHCP 或 STCP，这些按钮信号仍然要先经过上拉/下拉、消抖和施密特整形。未经消抖的手动时钟可能一次按压产生多个边沿，使移位寄存器多移几位。若用微控制器驱动 74HC595，要保证电压域兼容；5V 逻辑输出不能随意接到只允许 3.3V 的输入。Q0 到 Q7 可以驱动小电流 LED 作为观察负载，若要控制继电器、电机或更大负载，必须增加合适的驱动器件、续流保护和隔离策略，不能把 74HC595 输出脚当作功率开关。


第四个可搭电路用 74HC157 和 74HC74 说明写使能。把 74HC74 的 Q 反馈到 74HC157 的一个输入，把新数据 new_bit 接到另一个输入，用 write_enable 选择哪一路送到 74HC74 的 D。时钟始终送到 74HC74；当 write_enable=0 时，D 得到旧 Q，下一个边界写回旧值，表现为保持；当 write_enable=1 时，D 得到 new_bit，下一个边界写入新值。这个实验应当与“用 74HC08 把时钟和 enable 相与”明确区分。后者即使在低速实验中似乎能工作，也会把 enable 的毛刺、传播延迟和不对称边沿带进时钟路径；它适合用逻辑分析仪作为反例观察，不适合作为后级状态机的正常时钟。

实验	观察信号	合格现象
按钮同步器	raw/pressed/meta/sync/reset_n/clock	后级只在时钟边界看到同步后的事件
4-bit 计数器	clock/reset_n/enable/Q0..Q3	关使能时状态保持，开使能时每周期加一
74HC595 输出链路	DS/SHCP/STCP/MR_n/OE_n/Q0..Q7	移位期间输出不乱跳，锁存边界后一起更新
写使能寄存器	new_bit/write_enable/D/Q/clock	时钟连续存在，是否更新由数据路径决定

故障定位应从可观察事实开始，而不是先猜逻辑表达式。若计数器按一次按钮跳多格，优先检查按钮抖动、手动时钟是否经过 74HC14、是否把按钮直接当 CP 使用。若 LED 随机闪烁，优先检查 CMOS 输入是否悬空、复位或输出使能是否处于确定电平、面包板电源轨是否断开。若 74HC595 的 Q0 到 Q7 始终不变，应检查 OE_n 是否允许输出、MR_n 是否保持无效、STCP 是否真的收到锁存边沿，而不是只检查

SHCP。若复位后出现一次假启动，应检查同步器和 pending 位的复位默认值，以及复位释放是否在本时钟域边界发生。

失败现象	优先检查	修复方向
按一次计多次	按钮抖动、手动时钟、74HC14 整形	增加 RC 消抖，整形后再进时钟域
LED 随机闪烁	悬空输入、复位脚、输出使能脚、电源轨	给所有输入确定默认电平并检查共地
复位后假事件	同步器复位值、pending 位默认值、释放边界	异步拉入、同步释放，事件位复位为 0
74HC595 输出不变	OE_n/MR_n/STCP/SHCP 与数据稳定时间	区分移位时钟和锁存时钟，固定控制脚电平
写使能保持失败	mux 选择脚、Q 反馈路径、D 采样边界	观察 <code>write_enable/D/Q/clock</code> 的周期关系
芯片明显发热	电源极性、输出短路、总线冲突、负载电流	立即断电，按数据手册逐脚复查



状态寄存器只在时钟边界提交；下一状态逻辑和输出逻辑是组合网络。图中把反馈放在上方直线，避免弯箭头穿过节点。

图示：有限状态机结构：状态寄存器 + 下一状态逻辑 + 输出逻辑。

专题：从数据手册到可靠接线

真实芯片不能只按逻辑符号连接，还要按数据手册给出的电气边界连接。数据手册通常有两类容易混淆的表。绝对最大额定值（absolute maximum ratings）是器件不应超过的损伤边界，不是推荐工作点；长期按这个边界运行并不可靠。推荐工作条件（recommended operating conditions）才是设计应采用的电源、电压、温度、输入上升下降时间和时钟条件范围。实验报告应记录使用的是哪一种条件，而不能把“没有立刻烧毁”当成合格。

数据手册项目	读法	设计用途
绝对最大额定值	超过可能损伤器件	用来划红线，不用来定正常工作点
推荐工作条件	厂商承诺正常工作的范围	决定 VCC、电压域、温度和输入边沿要求
VIH/VIL	输入被承认为 1 或 0 的电压门限	判断 3.3V 输出能否驱动 5V 输入
VOH/VOL	在给定输出电流下仍能保证的输出电平	判断下一级是否能可靠识别高低电平
输出电流	单脚和整片芯片的源/灌电流限制	决定 LED 电阻、负载数量和是否需要驱动器
传播延迟	输入变化到输出有效的最坏时间	进入时序账本，不能只看典型值

最小时钟脉宽	CP、SHCP、STCP 等高/低电平至少持续多久	判断按钮、NE555 或逻辑脉冲是否太窄
最高工作频率	在规定电压、负载和温度下的频率上限	面包板实验应留出明显余量


电压兼容要用最坏条件判断。若一个 3.3V 微控制器输出接到 5V 供电的 74HC 输入，不能只看示波器上有 3.3V 高电平，还要查 5V 条件下该输入要求的 V_{IH_min} 。如果 V_{IH_min} 高于 3.3V 输出在负载下能保证的 V_{OH_min} ，这个连接就没有静态高电平余量，即使短时间看似能工作，也可能随温度、电源和芯片批次变化而失败。74HCT 系列常用于 5V 系统接收 TTL 口径输入，是因为它的输入门限更适合较低高电平；但 74HCT 输出仍由自身 VCC 决定，不能把 5V 输出直接送入不耐 5V 的 3.3V 输入。

```
static high-level margin:
    driver VOH_min >= receiver VIH_min + margin

static low-level margin:
    driver VOL_max <= receiver VIL_max - margin
```

扇出与负载也要按电流和电平一起看。扇出（fan-out）指一个输出能可靠驱动多少个输入。CMOS 输入静态电流很小，所以低速实验中一个 74HC 输出常能驱动多个 CMOS 输入；但这不等于它能随意驱动多个 LED、长线或电容负载。LED 会消耗直流输出电流，电流过大时 V_{OH} 会下降或 V_{OL} 会升高，后级输入余量随之变小。长杜邦线和多个输入会增加电容负载，使边沿变慢；边沿太慢又可能让普通 CMOS 输入在门限附近停留过久，造成多次翻转或额外功耗。因此，观察 LED 应使用较大限流电阻，真实负载应使用专门驱动器或晶体管/MOSFET 级。

负载类型	风险	正确处理
多个 CMOS 输入	电容变大，边沿变慢	降低频率、缩短连线，必要时加缓冲器
LED 观察负载	输出电流过大拉低高电平或抬高电平	串较大限流电阻，优先低电流观察
长杜邦线	串扰、反射、接触不良和地线回路	低速实验、短线、共地、必要时示波器确认
继电器或电机	电流和反灌电压远超逻辑芯片能力	使用驱动管、续流二极管、独立供电和隔离策略
多个推挽输出相连	一个拉高、一个拉低会形成短路	只用三态总线或开漏/开集加上拉结构



图示：四状态硬件控制器状态图：IDLE 到 LOAD 到 RUN 到 DONE 再回到 IDLE。

时钟质量决定状态边界是否真实存在。一个合法时钟不仅要有频率，还要满足最小高电平时间、最小低电平时间、上升/下降时间和边沿单调性。NE555 可以产生低速时钟，但输出边沿、占空比和电源扰动仍需检查；按钮可以产生人工事件，但未

经消抖不应直接作为计数器 CP；晶振模块边沿质量较好，但频率可能高到面包板布线、LED 观察和手工调试都跟不上。手工实验建议先用 1Hz 到 5Hz 的可观察时钟验证状态，再逐步提高频率，并在提高频率前去掉重负载 LED 或改用缓冲观察点。

时钟来源	适合用途	额外检查
按钮单步	教学观察、单周期推进	必须消抖并经施密特整形，不直接驱动 CP
NE555	低速自动运行	检查占空比、电源去耦、边沿和最小脉宽
晶振模块	稳定周期时钟	频率、电压域、输出负载和面包板布线余量
微控制器 GPIO	可编程时钟或测试脉冲	电压兼容、脉宽、地线和软件抖动

面包板适合低速验证概念，不等同于可量产硬件。面包板触点有接触电阻和寄生电容，长杜邦线会带来额外电感和串扰，电源轨可能在中间断开，地线回路会让几个芯片看到不同的瞬时参考电位。这些问题在 1Hz LED 实验里可能不明显，在更快边沿和更多芯片同时翻转时就会变成偶发故障。将来进入 CPU 数据通路、总线和存储器章节时，读者应记住：面包板证明“逻辑关系能被观察”，不能证明“任意频率和任意规模都可靠”。

安全边界也要明确。本章实验只验证低压逻辑信号，不验证功率驱动。若要让逻辑电路控制继电器、电机、灯带或其它外部负载，必须增加驱动晶体管或 MOSFET、栅极/基极电阻、续流二极管或 TVS、独立电源退耦、共地或隔离策略，并重新验收电流、热、反灌电压和失效状态。把 74HC595、74HC74 或 74HC161 的输出脚直接当作功率开关，是把逻辑输出误用为能量输出。

下面是一份完整故障报告样例。现象：用按钮给 74HC161 提供单步时钟，按一次按钮时计数器从 3 跳到 5。定位步骤一，逻辑分析仪同时观察按钮原始节点 `button_raw_n`、74HC14 输出 `button_pressed` 和计数器 CP；发现一次按压期间 CP 出现两个上升沿。定位步骤二，断开计数器，只观察按钮链路；发现 RC 时间常数过小且按钮释放也产生窄脉冲。修复动作：增大消抖电容，保证按钮先进入 74HC14，再由整形后的信号产生单步请求；若该请求进入状态机，则继续经过 74HC74 同步。复测结果：一次按压期间 CP 只有一个有效边沿，计数器从 3 变为 4。结论：故障不是 74HC161 的加一逻辑错误，而是手动时钟没有形成唯一边界。

实验报告应像小型工程验收记录，而不是只写“现象正确”。每个实验至少记录芯片型号和系列、电源电压、时钟来源、复位极性、每个低有效控制脚的默认电平、异步输入如何进入同步器、观察到的信号、失败现象和修复动作。若使用 74HCT 与 74HC 混合，还要记录电平兼容依据。一般而言，5V 输出不应直接接入只允许 3.3V 的输入；3.3V 输出能否可靠驱动 5V 供电的 74HC 输入，也不能凭“看起来能亮”判断，而应查数据手册中的输入高电平阈值。74HCT 的输入阈值更接近 TTL 口径，常用于 5V 系统中接收较低高电平，但输出仍受自身供电影响。

报告项	应记录的内容	合格标准
物料与版本	芯片完整型号、逻辑系列、电源电压	可回到数据手册复查电气条件
连接合同	VCC/GND、复位、置位、输出使能、未用输入	没有悬空控制脚和危险负载
时钟与复位	时钟来源、频率范围、复位拉入和释放方式	状态只在边界变化，复位后无伪事件
异步输入	原始引脚、消抖、施密特整形、同步级数	后级只使用同步后的信号
观测证据	LED、逻辑分析仪或示波器看到的关键节点	现象能解释到具体边界和信号名

故障处理

失败现象、定位步骤、修复
前后对比修复不是偶然重插线，而有
明确原因

这些实验把“状态、时钟与同步边界”落到真实芯片上。完成实验后，读者应能为每个小电路写出一页验收记录：使用了哪些芯片，电源和默认电平如何保证，哪些输入是异步的，进入了几级同步器，复位默认状态是什么，哪些输出只是观察 LED，哪些信号绝不能直接驱动危险负载。这样的记录比单纯画出逻辑关系更接近真实工程。


因此，本章的最终目标不是让读者背出触发器、寄存器、计数器和状态机的定义，而是能为一个同步小系统留下可复查证据：状态表、复位表、时序账本、跨边界处理方式和异常恢复策略。后续 CPU 的 PC、寄存器堆、控制器、异常入口和设备中断，都将重复使用这套证据格式。

章末练习与验收任务

本节练习要求把状态边界写清楚。答案必须说明哪个值在组合路径上传播，哪个值在时钟沿保存；若涉及外部输入、复位或跨时钟边界，还必须说明同步和默认安全状态。

任务	要完成的产物	验收标准
触发器路径账本	为一条寄存器到寄存器路径列出 t_{CQ} 、组合延迟、连线延迟、建立时间、偏斜和余量	能判断目标周期是否通过建立约束
保持违例	构造一条最小延迟过短的路径，并写出修复方法	能区分建立问题和保持问题
锁存器透明窗口	说明两个锁存器共用 enable 时可能出现的穿透风险	能解释为什么大系统更偏好清晰时钟边界
复位释放	为一个三状态控制器写复位表和释放策略	复位期间危险输出关闭，释放在同步边界发生
两级同步	说明外部按钮或中断线进入时钟域的处理流程	原始异步信号不能直接驱动状态机
MTBF 口径	说明为什么同步器只能降低亚稳态风险，并列影响 MTBF 的因素	能把时钟频率、事件频率、恢复时间和器件特性联系起来
外部事件链路	为一个按钮或传感器写出从原始引脚到状态机消费的完整信号链	能区分电气处理、同步、边沿检测和事件保持
事件保持	设计 pending/ack 结构，说明何时置位、何时清除	窄事件不能因状态机暂时不可接收而丢失
多 bit 跨域	说明为什么 8-bit 总线不能逐位两级同步后直接使用	给出握手、FIFO 或格雷码方案
脉冲同步	设计一个不会漏采窄脉冲的跨域事件方案	能说明事件保持到被确认
时钟门控	比较写使能、数据 mux 保持、专用时钟门控和普通门控时钟	能说明为什么普通门电路不应直接切时钟
复位域	为两个相关时钟域写复位释放和 ready 等待策略	能说明复位跨域也需要同步和安全默认值
状态编码	比较二进制、one-hot 和格雷编码的用途与风险	能为未使用编码写安全恢复规则

波形验证	列出验证一个同步小系统必须观察的信号	能从波形判断写使能、复位、pending/ack 是否正确
CPU 连接	说明 PC、流水线寄存器、控制器和中断入口分别对应本章哪个概念	能把第二章边界模型映射到后续 CPU
按钮同步器实作	用 74HC14 和 74HC74 写出按钮到同步电平的连接方案	能区分原始引脚、消抖整形、第一级同步和第二级同步
计数器实作	用 74HC161 或 74HC163 设计 4-bit LED 计数器	能说明时钟、复位、计数使能、并行装载和输出负载
移位输出实作	用 74HC595 说明串行输入、移位时钟、锁存时钟和输出使能	能解释为什么八个输出在锁存边界一起更新
写使能实作	用 74HC157 和 74HC74 搭一个可保持的 1-bit 寄存器	能说明为什么数据 mux 保持优于普通门控时钟
实验板物料	为本章低速逻辑实验列出最小 BOM 和用途	能覆盖电源、去耦、默认电平、观察负载和测量工具
接线检查	写出上电前检查表，覆盖低有效脚、未用输入、电压域和输出负载	能防止悬空、误复位、输出短路和电平不兼容
故障定位报告	针对一个失败现象写出定位步骤和修复证据	能从现象追到具体信号边界，而不是只重插线
数据手册读取	给出 74HC 实验前必须查的参数表和用途	能区分绝对最大额定值、推荐工作条件、输入输出电平和时序参数
电压与扇出	判断一个输出能否可靠驱动后级输入、LED 或多路负载	能用 $V_{OH}/V_{OL}/V_{IH}/V_{IL}$ 和输出电流说明余量
时钟与面包板限制	说明按钮、NE555、晶振模块和面包板布线的边界	能解释最小脉宽、边沿质量、寄生效应和低速验证范围
非法状态恢复	为状态机未使用编码指定下一状态和输出	非法状态不产生危险使能
状态机输出	比较只依赖状态的输出和依赖输入的输出	能说明稳定性与响应速度的取舍
芯片案例	用 74HC74、74HC161 或移位寄存器说明一个本章概念	绑定到真实引脚、复位、时钟和输出负载



图示：写使能 vs 门控时钟：写使能在数据路径上选择；门控时钟可能把 EN 的毛刺变成额外时钟沿。

参考解答与验收要点

任务	参考解答	必须保留的验收点
触发器路径账本	示例： $T_{clk} \geq 0.8ns + 3.6ns + 0.7ns + 0.4ns + 0.5ns = 6.0ns$ 。若目标周期为 $5.0ns$ ，则建立约束失败。	使用最大延迟和不利偏斜，不得只用典型门延迟。
保持违例	示例：最快路径 $0.13ns$ 到达，而目标保持窗口要求 $0.28ns$ 后才允许变化，存在保持违例。修复可插入保持缓冲、调整布局或修正时钟树。	降频不能可靠修复保持违例。
锁存器透明窗口	enable 有效期间，前一级输入变化可能穿过第一级锁存器、组合逻辑和第二级锁存器，使一次更新跨越多个预期阶段。	必须指出透明期间没有清晰提交边界。
复位释放	控制状态复位到 IDLE 或 RESET_WAIT，写使能和危险输出为 0；复位可异步拉入，但在本时钟域用触发器同步释放。	复位值、安全输出、释放边界三者都要写明。
两级同步	外部按钮先经过电气默认值和消抖，再进入两级触发器，状态机只使用 button_sync。	两级同步降低亚稳态扩散概率，但不替代消抖。
MTBF 口径	MTBF 表示亚稳态导致可见失败的平均时间尺度。目标时钟越快、异步事件越频繁，风险越高；第一级到第二级之间恢复时间越长，风险越低；器件恢复参数也会影响结果。	同步器是可靠性设计，不是绝对功能保证。
外部事件链路	示例链路：raw -> filtered -> pressed -> meta -> sync -> event -> pending -> FSM。其中 raw/filtered 属于电气与消抖，meta/sync 属于时钟域同步，event/pending 属于目标时钟域事件协议。	每一层信号名应对应一个可测或可验收边界。
事件保持	start_event 置位 start_pending，状态机在 IDLE 且安全条件满足时产生 start_ack 清除 pending；复位或故障可按安全策略清除或拒绝事件。	单周期事件不应直接作为危险动作使能。

多 bit 跨域	8-bit 总线逐位同步会采到混合时刻的 bit。若是数据传输，应使用 valid/ready 握手或异步 FIFO；若是计数指针，可用格雷码减少一次变化的 bit 数。	多 bit 数据必须有整体有效性合同。
脉冲同步	可把源域窄脉冲转换为保持电平或翻转事件位，目标域同步后检测变化，再用确认信号让源域清除事件。	事件必须持续到目标域可见，不应仅依赖单周期脉冲宽度。
时钟门控	写使能让时钟继续到达触发器，只控制是否保存新值；专用时钟门控用于功耗控制并要求 enable 无毛刺和安全锁存；普通 AND 门切时钟会产生短脉冲、额外边沿和不可控偏斜。	普通数据通路优先用写使能，不应随意组合门控时钟。
复位域	每个时钟域内部同步释放复位；跨域依赖通过 ready、同步器或状态握手确认。同步器、pending 位和危险输出在复位期间应进入不会伪触发的默认值。	复位释放顺序属于设计合同，不能假设所有域同时恢复。
状态编码	二进制编码节省触发器但译码较复杂；one-hot 译码直接但触发器多；格雷编码适合相邻状态或跨域指针。无论哪种编码，未使用编码都应导向安全状态并关闭危险输出。	状态编码选择要绑定资源、速度、跨域和安全要求。
波形验证	至少观察 <code>clk/reset/source_q/dest_d/write_enable/state/sync1/sync2/pending/ack</code> ，检查 D 是否在采样沿前稳定、写使能是否只在目标周期有效、复位释放是否产生伪事件。	只看最终寄存器值不足以证明同步边界正确。
CPU 连接	PC 是寄存器，流水线寄存器是阶段边界，控制器是状态机，写回使能是状态控制线，中断入口来自同步后的外部或内部事件。	后续 CPU 仍遵守“组合准备、边界提交”的模型。
按钮同步器实作	按钮节点用上拉或下拉给出默认电平，经过 RC 和 74HC14 得到整形后的 <code>button_pressed</code> ；再接入 74HC74 两级触发器，后级只使用第二级 Q。复位脚进入不会伪触发的默认状态。	必须写清楚每一级信号名，不能把 raw 引脚直接送入状态机。
计数器实作	74HC161/74HC163 的 CP 接低速时钟，计数使能接受控有效电平，并行装载保持无效或由实验开关控制，Q0 到 Q3 通过限流电阻接 LED。复位极性按数据手册连接。	计数器体现同一时钟边界上的 4-bit 状态更新。
移位输出实作	74HC595 的 DS 在 SHCP 边沿前稳定，8 次移位后再给 STCP 边沿，Q0 到 Q7 一起更新；MR_n 和 OE_n 保持在确定电平。	必须区分移位寄存器内部状态和输出锁存边界。
写使能实作	74HC157 在旧 Q 和 <code>new_bit</code> 之间选择，输出送入 74HC74 的 D；时钟持续送入触发器， <code>write_enable=0</code> 时写回旧 Q， <code>write_enable=1</code> 时写入新值。	不应使用普通与门直接门控时钟作为正式方案。

实验板物料	最小 BOM 应包含稳定 3.3V 或 5V 电源、面包板、目标 74HC/74HCT 芯片、0.1uF 去耦电容、上拉/下拉电阻、LED 与限流电阻、按钮、RC 滤波电容、杜邦线和万用表；逻辑分析仪或示波器用于观察边沿和短脉冲。	物料清单必须对应实验中的电源、输入、状态输出和测量证据。
接线检查	上电前检查 VCC/GND、低有效复位和输出使能、未用输入默认值、LED 限流、输出是否短接、电压域是否兼容。发现芯片发热或输出异常时应立即断电复查。	检查表应能解释常见硬件失败，而不是只列器件名称。
故障定位报告	示例：按一次计数器跳多格时，先观察按钮 raw，再看 74HC14 输出，最后看计数器 CP；若 raw 抖动而整形后仍有多个边沿，应增加消抖或避免按钮直接作为时钟。报告要写出修复前后观测差异。	失败分析必须绑定可观察信号和修复证据。
数据手册读取	必须先查推荐工作条件确认 VCC、电压和输入边沿，再查 <code>VIH/VIL/VOH/VOL</code> 判断电平兼容，查输出电流判断 LED 和负载，查传播延迟、最高频率与最小脉宽判断时钟是否合格；绝对最大额定值只用于损伤边界。	不得把绝对最大额定值当作正常工作条件。
电压与扇出	若驱动器 <code>VOH_min</code> 小于接收器 <code>VIH_min</code> 加余量，高电平不可靠；若 LED 电流过大，输出电平会被拉坏；一个输出驱动多个 CMOS 输入时还要考虑电容负载和边沿变慢。	判断必须同时看电压余量、电流限制和负载电容。
时钟与面包板限制	按钮单步必须消抖和施密特整形，NE555 要检查占空比和脉宽，晶振模块要检查频率和电压域；面包板只适合低速概念验证，不能证明高频 CPU 级可靠性。	状态边界必须来自合格边沿，不来自慢爬升或多次抖动。
非法状态恢复	未使用编码的下一状态导向 <code>IDLE</code> 、 <code>FAULT</code> 或复位等待态，输出逻辑默认关闭写使能、驱动使能和片选。	非法状态的输出也要安全，不应只写下一状态。
状态机输出	Moore 输出只依赖状态，通常更稳定；Mealy 输出还依赖输入，响应更快但可能把输入毛刺传到控制线。危险输出宜寄存或只由稳定状态产生。	取舍必须结合后级是否采样或驱动危险对象。
芯片案例	以 74HC74 为例，D 是待保存数据，CLK 是采样边界，Q 是保存结果，异步复位/置位必须按数据手册极性连接；未用输入不能悬空。	真实芯片要检查引脚、电源、复位极性、时钟边沿和负载。

本章的标注对象是“边界”和“状态转移表”。仅说明某个值会变化并不充分，必须说明哪个时钟边界提交，提交前后的组合路径是什么。

- 纸上实验：画出一个 D 触发器前后各接一段组合逻辑，标出当前周期的

旧 Q、组合路径上的 D、下一个时钟沿后的新 Q。

- 时序证据：为一条路径写出 $T_{clk} \geq t_{CQ} + t_{comb} + t_{setup} + t_{skew}$ ，再解释每一项对应哪个硬件现象。
- 复位证据：复位要让控制状态进入已知安全点，但释放复位也要有同步边界，不能让状态机半边先跑。
- 状态证据：寄存器是一组并排触发器；计数器是寄存器输出经过加法器反馈到输入；移位寄存器是固定连线选择了相邻 bit。
- 控制证据：状态机输出可以只依赖状态，也可以依赖状态和输入；后者反应快，但更容易把输入毛刺传给控制线。
- 检查题：若状态编码里出现未使用编码，电路上电或受干扰进入它时，下一状态逻辑应该怎样让机器回到安全状态？参考答案：未使用编码不应保持未定义，也不应产生危险输出；下一状态逻辑应把它导向复位、IDLE、FAULT 或其他安全诊断状态，同时关闭写使能、功率使能等危险控制线。若安全要求更高，还应记录错误或触发复位流程。

经典系统教材通常会把组合逻辑和状态逻辑分开建模：组合逻辑计算下一值，状态元件在边界保存下一值。后面 CPU 的 PC、寄存器、状态机和控制器都遵守这个模型。


第 3 章

数值、ALU、数据通路与控制 器

前两章已经建立了两条基础事实：bit 不是抽象符号，而是带噪声余量的电平；状态不是文字变量，而是在时钟边界被触发器保存下来的电荷和电压。本章把第一部分的第三块内容压成一个厚章，集中回答 CPU 出现之前必须解决的连续问题：固定宽度 bit 如何解释成数，算术逻辑单元如何产生结果和标志，寄存器、选择器、总线和写回路径如何组成数据通路，控制器又如何在每个周期输出一组一致的控制信号。

本章的写法遵循一个具体任务：让硬件完成 $R3 = R1 + R2$ ，再根据结果是否为 0 决定是否改变下一步动作。这个任务看似简单，却已经包含了计算机硬件的核心合同。首先， $R1$ 和 $R2$ 里保存的只是固定宽度 bit，必须说明它们按无符号、补码、定点还是其他格式解释；其次，ALU 要选择加法路径并产生结果、进位、零标志和溢出证据；再次，数据通路要把两个旧寄存器值送入 ALU，再把新结果写回目标寄存器；最后，控制器要保证读、算、写和下一状态选择发生在正确周期，不能把尚未稳定的组合输出提前提交。

经典体系结构教材讲 ALU 和数据通路时，很少把它们当作孤立名词处理，而是反复追问三件事：输入 bit 的解释是什么，组合路径的证据是什么，状态在什么边界提交。本章也按这个顺序阅读。若能为一条动作写出“源寄存器、选择器、ALU 操作、标志位、写回来源、写使能、下一状态”的 trace，就已经具备走读最小 CPU 的基本能力。



本章不是先讲“加法公式”，而是把 bit 解释、组合计算、标志证据和时钟提交连成同一条可验收路径。

图示：ALU 章节的总图。箭头表示证据流：固定 bit 先被解释，再进入组合计算，最后由控制器决定是否提交。

一、固定宽度 bit 的数值解释

硬件只保存 bit。所谓整数、正负号、小数点、十进制数字、溢出、大小比较，都是对同一组 bit 模式的解释规则。若不先讲清楚表示，后面的加法器、减法器、比较器和 ALU 就会像在做抽象数学；实际上它们处理的始终是固定宽度的一组电线。位宽一旦确定，硬件能保存的模式数量也就确定：4-bit 有 16 种模式，8-bit 有 256 种模式，32-bit 有 2^{32} 种模式。显示成十进制、十六进制还是二进制只是记法，不能改变硬件位宽。

4-bit 无符号数 $b3\ b2\ b1\ b0$ 的值是：

$$\text{value} = b3 \times 8 + b2 \times 4 + b1 \times 2 + b0$$

因此 1011 表示 11，因为它等于 $8+0+2+1$ 。无符号数没有负数概念，所有 bit 都贡献非负权重。4-bit 能表达的范围是 0 到 15，8-bit 能表达的范围是 0 到 255。一个 4-bit 加法器只能输出 4 个结果 bit，再加上可能的最高位外进位。若

15 加 1，低 4 位回到 0000，最高位外产生进位。这个进位不是“可有可无的第 5 位”，而是无符号运算超出 4-bit 范围的硬件证据。

位宽	模式数量	无符号范围	典型硬件含义
4-bit	16	0 到 15	一片 4-bit 加法器、一个十六进制数字
8-bit	256	0 到 255	早期微处理器常见数据宽度、一个字节
16-bit	65536	0 到 65535	8086 通用寄存器和 ALU 的核心宽度
32-bit	2^{32}	0 到 $2^{32} - 1$	80386 扩展后的通用寄存器与地址计算宽度

补码表示让负数也能走同一个加法器。以 4-bit 为例，最高位不再只是 8，而是解释成负权重 -8：

$$\text{value} = b_3 * (-8) + b_2 * 4 + b_1 * 2 + b_0$$

于是 1111 的值是 $-8+4+2+1=-1$ ，1110 的值是 -2，1000 的值是 -8。4-bit 补码范围是 -8 到 7。补码范围不对称，因为 0000 已经表示 0，负数一侧多出一个最小值。这个细节很重要：在固定宽度内，最小负数没有对应的正数。例如 4-bit 的 -8 取相反数仍会得到 1000，这不是数学规则失效，而是硬件位宽不足。

求一个补码数的相反数，可以按“取反加一”理解：

```
x      = 0011 // 3
~x     = 1100
~x + 1 = 1101 // -3 in 4-bit two's complement
```

这个规则适合硬件，因为取反可以用一排 NOT 或 XOR 门完成，加一可以交给加法器。于是减法可以变成加法：

$$a - b = a + (\text{NOT } b) + 1$$

这条公式是 ALU 设计的关键。硬件不必为加法和减法各放一套完全独立的算术电路，只要让控制信号同时决定 B 操作数是否反相，以及最低位进位输入是否为 1，就能在同一条进位链上完成 ADD 和 SUB。第一章已经讲过受控电流路径，本章把这个思想推进到算术层面：**控制信号改变的是电路连接和输入选择，不是纸面公式。**

同一组 bit 可以按无符号解释，也可以按补码解释。因此溢出判断也不同。

解释方式	关注点	例子
无符号	是否产生最高位外的进位	15 + 1 超出 4-bit 无符号范围
补码有符号	正正得负或负负得正	7 + 1 得到 1000，被解释为 -8

以下 4-bit 加法给出同一结果在两种解释下的差异：

$$0111 + 0001 = 1000$$

若按无符号解释，这是 $7+1=8$ ，仍在表示范围内。若按补码解释，0111 是 7，0001 是 1，结果 1000 是 -8，正数加正数却得到负数，所以发生有符号溢出。硬件不会替使用者决定哪种解释成立；它只提供结果 bit、最高位外进位、符号位变化、溢

出标志等证据。程序、指令语义和控制器必须约定当前采用哪一种解释。

位宽变化也要有明确规则。把 4-bit 值送入 8-bit 数据通路时，若它是无符号数，应做零扩展；若它是补码有符号数，应做符号扩展。把 8-bit 值截断成 4-bit 时，高位被丢弃，剩余低 4 位不一定仍表示原值。

动作	输入解释	输出规则	示例
零扩展	无符号	高位补 0	1011 -> 00001011
符号扩展	补码有符号	高位复制符号位	1011 -> 11111011
截断	固定低位	只保留低位	10011011 -> 1011
饱和	特定 DSP/多媒体语义	超出范围钳到最大/最小	需要额外比较和选择

符号扩展不是显示格式，而是真实硬件路径。若 4-bit 的 1011 按补码解释为 -5，扩展到 8-bit 后必须成为 11111011，仍然表示 -5；若错误地零扩展为 00001011，它就变成 11。这个错误在地址偏移、短立即数、分支位移和加载有符号字节时都可能出现。8086、80386 这类处理器的指令语义中会明确区分零扩展、符号扩展和普通截断，因为这些规则直接决定 ALU 输入。

小数不是新电路，而是新的位权解释 整数位的权重是 1, 2, 4, 8, ...，小数位只是把二进制小数点右侧的权重继续向下分成 $1/2, 1/4, 1/8, \dots$ 。例如：

$$\begin{aligned}
 10.101_2 &= 1 \times 2 + 0 \times 1 + 1 \times (1/2) \\
 &\quad + 0 \times (1/4) + 1 \times (1/8) \\
 &= 2.625
 \end{aligned}$$

这里的“小数点”不是一根额外电线。若寄存器里只保存 10101，硬件本身看见的仍然是五个 bit；把它解释成 21_2 、 10.101_2 ，还是某种编码字段，取决于电路和指令约定。这个事实会直接影响硬件设计：二进制小数的加法仍可以复用整数加法器，但必须保证两个操作数的小数点位置相同；若小数点位置不同，必须先对齐。

二进制小数和十进制小数并不总能互相有限表示。0.5 可以写成 0.1_2 ，因为它正好是 $1/2$ ；0.25 可以写成 0.01_2 ，因为它正好是 $1/4$ 。十进制的 0.1 则不能用有限个二进制小数位精确表示，只能形成无限循环展开。计算器、编译器和 FPU 不是“不认真”，而是受位宽限制：寄存器只有固定数量的 bit，必须在某个位置舍入。

十进制值	二进制表示	是否有限	硬件含义
0.5	0.1_2	有限	一位小数即可精确保存
0.25	0.01_2	有限	权重为 $1/4$ 的 bit 置 1
0.625	0.101_2	有限	$1/2 + 1/8$
0.1	无限循环	不能有限表示	固定位宽内必须近似和舍入

定点数把小数点位置变成硬件合同 定点数把“小数点在第几位”固定下来。常见写法是 Q 格式：Q4.4 表示 8-bit 总宽度中有 4 个整数相关位和 4 个小数位，实际值等于原始整数除以 2^4 。例如 00011000 的无符号整数值是 24；若按 Q4.4 解释，它的实际值是 $24/16 = 1.5$ 。同一串 bit 并没有改变，改变的是缩放合同。

原始 bit	原始整数	定点解释	说明
00011000	24	Q4.4 中为 1.5	小数位数为 4，除以 16

00000110	6	Q1.7 中为 0.046875	小数位数为 7，除以 128
11110000	-16	有符号 Q4.4 中为 -1.0	先按补码得 -16，再除 以 16
01111111	127	有符号 Q1.7 中接 近 0.9921875	最大正值小于 1

定点加减最适合用现有整数 ALU。只要两个数采用相同 Q 格式，硬件可以直接把原始 bit 送入加法器；结果仍按同一个缩放因子解释。例如 Q4.4 中的 $1.5 + 0.25$ 可以看成原始整数 $24 + 4 = 28$ ，结果 00011100 解释为 $28/16 = 1.75$ 。因此许多音频、控制、电机、传感器和早期图形场景会优先使用定点数：整数加法器、移位器和乘法器即可承担主要工作。

定点乘法需要多一步处理。若两个 Q4.4 数相乘，原始整数相乘后缩放因子变成 2^8 ，因为两个 2^4 相乘得到 2^8 。要把结果放回 Q4.4，通常要右移 4 位，并决定被丢弃的低位是截断、四舍五入还是参与饱和判断。

```
Q4.4 value 1.5  -> raw 24
Q4.4 value 0.5  -> raw 8
raw product      -> 24 * 8 = 192
rescale to Q4.4 -> 192 >> 4 = 12
Q4.4 result      -> 12 / 16 = 0.75
```

这个例子说明定点不是“比浮点低级”的临时方案，而是一种明确的硬件选择。它牺牲动态范围，换来较低延迟、较小面积和更容易预测的执行时间。若电路要实时控制电机电流、滤波音频采样或处理传感器数据，固定缩放因子往往比复杂浮点更合适。

许多微控制器并不一定带硬件 FPU，或者即使带 FPU，也会在中断、功耗和实时性严格的路径上使用整数和定点运算。DSP 芯片则常见乘加单元，也就是 MAC 路径，用于反复执行“乘法、对齐、累加、饱和”。这些芯片的手册通常会明确给出 Q 格式、饱和模式、舍入模式和累加器宽度，因为它们决定滤波器、控制环和音频处理是否稳定。

十进制与 BCD 解决的是输入输出和精确十进制合同 二进制适合硬件算术，但人类账面常用十进制。BCD，即 binary-coded decimal，用 4 个 bit 保存一个十进制数字。最常见的 8421 BCD 中，0000 到 1001 表示 0 到 9，1010 到 1111 不是合法十进制数字。两位十进制 59 可以保存为 0101 1001，而不是普通二进制整数 59 的 00111011。

表示	示例	适用问题
普通二进制	59 为 00111011	ALU 运算紧凑，位宽利用率高
8421 BCD	59 为 0101 1001	每个十进制位可直接显示和校正
非法 BCD	1010 到 1111	需要检测，不能当作十进制数字

BCD 加法的关键在于十进制校正。若一个半字节相加结果超过 9，或者低半字节产生了十进制意义上的进位，需要加 0110 把结果调整回合法 BCD。例如 $8 + 7 = 15$ ，普通二进制低 4 位是 1111，这不是合法 BCD 数字；加 0110 后得到 1 0101，表示十进制进位 1 和低位数字 5。早期处理器保留辅助进位、十进制调整等机制，往往就是为了兼容十进制输入输出、计算器和商业数据处理。

8086 继承了面向 BCD 的十进制调整指令和辅助进位标志，原因不在于 BCD 比二进制 ALU 更快，而在于早期商业计算、显示和键盘输入大量使用十进制数字。现代通用 CPU 的主路径通常不会为 BCD 牺牲整数流水线，但十进制浮点、金融数据库和显示驱动仍会在特定边界上关心十进制精确性。

浮点数把范围和精度分开 定点数的小数点位置固定，动态范围有限。浮点数采用另一种合同：用一个符号位表示正负，用指数字段表示尺度，用有效数字字段表示精度。可以把它理解成硬件版科学计数法。一个常见规格化二进制浮点数可写成：

value = (-1)^sign * 1.fraction * 2^(exponent - bias)

其中 **bias** 是阶码偏置，用来让指数字段以无符号 bit 保存正负指数。有效数字前面的 **1** 通常不显式保存，这叫隐藏位。浮点格式还要为特殊值保留编码：正负零、非规格化数、正负无穷大和 NaN。非规格化数用于靠近 0 的渐进下溢；无穷大用于表示超出范围或除以 0 一类结果；NaN 表示“不是一个数”的异常传播，例如 0/0 或无效运算。

字段/情况	含义	硬件动作	风险
符号位	正负	进入符号处理和比较路径	不能直接等同整数最高位
指数字段	数值尺度	加减前要对阶，乘除时参与指数加减	范围溢出或下溢
有效数字	精度来源	尾数加法、乘法和规格化	位数有限导致舍入
特殊值	零、非规格化、Inf、NaN	需要旁路和异常规则	比较、传播和转换要查清语义

浮点加法比整数加法复杂得多。两个整数相加，只需对齐同名 bit 并沿进位链传播；两个浮点数相加，通常要先比较指数，把较小数的有效数字右移对齐，再做加减，随后规格化结果、舍入，并检查异常标志。若一个很大的数和一个很小的数相加，小数可能在对阶右移时被移出保留位宽之外，结果看起来像“小数被吃掉”。这不是软件显示问题，而是 FPU 内部位宽和舍入规则的结果。

large = 1.0 * 2^30
small = 1.0
large + small may round back to large
when the significand has too few bits.

由此也能理解浮点加法通常不满足严格结合律。 $(a + b) + c$ 和 $a + (b + c)$ 可能在不同中间步骤舍入，最终得到不同的最低几位。工程上不能把浮点数当成实数域的无限精确元素；必须知道格式位宽、舍入模式、异常处理和比较策略。

8087 x87 协处理器把浮点执行从 8086 主整数路径旁边分离出来，说明浮点硬件从一开始就有明显的复杂度边界。后来 x86 通过 SSE、AVX 等 SIMD 浮点/向量扩展，把多个浮点操作组织成并行数据通路；现代高性能 CPU 还会用流水线、转发、乱序调度和宽向量单元降低吞吐延迟。相反，许多小型 MCU 为了面积、功耗和确定性，仍然选择没有 FPU 或只提供较窄 FPU，由软件库、整数或定点路径承担一部分数值任务。

数值格式决定硬件代价和时延 同样是“加法”，整数、定点、BCD 和浮点的硬件

路径并不相同。整数加法的核心是位对齐后的进位链；定点加法在格式一致时复用整数加法器；BCD 加法需要半字节合法性检测和十进制校正；浮点加法则增加对阶、尾数运算、规格化、舍入和特殊值处理。格式越灵活，硬件要承担的解释工作越多。

格式	主要硬件路径	优点	代价
无符号/补码 整数 定点	加法器、移位器、比较标志 整数 ALU 加缩放、舍入、饱和	简洁、快速、面积低 实时性好，适合 DSP/控制	范围固定，无小数合同 需要人工管理尺度
BCD	二进制加法加十进制校正	十进制输入输出直接	位宽利用率低，校正逻辑额外增加
浮点	对阶、尾数、规格化、舍入、异常	动态范围大，通用科学计算方便	面积、功耗、验证和延迟都更高

现代芯片能把很多数值运算做得很快，不是因为物理定律允许“没有延迟”，而是因为工程上同时用了多种手段。第一，常见路径被专门做成短关键路径，例如整数加法器采用超前进位或前缀结构，避免所有进位逐位等待。第二，复杂运算被流水线化，单次结果仍有若干周期延迟，但每个周期都能接收新操作，提高吞吐。第三，SIMD/向量单元把多个相同格式的数据并排处理，摊薄取指、译码和控制成本。第四，缓存、寄存器重命名、旁路转发和调度逻辑尽量让数据在核心附近流动，减少等待内存和长线传输的时间。

因此，“低时延”必须分清两种说法：**单次操作延迟**指一个结果从输入到可用需要多久，**吞吐率**指稳定状态下每个周期能完成多少个操作。现代浮点乘加单元可能有多个周期的单次延迟，但由于流水线很深，可以在每个周期发射新的乘加；整数 ALU 可能单次延迟更短，但若数据依赖形成长链，仍会受到前一条结果可用时间限制。读芯片资料时，应同时看 latency、throughput、数据格式、向量宽度、异常模式和是否支持饱和/舍入。

移位器也是算术部件。左移一位通常相当于乘以 2，但前提是移出去的 bit 没有携带需要保留的信息。右移更容易出差别。逻辑右移在高位补 0；算术右移保留符号位，用于补码有符号数。

```
logical right shift: 1000 >> 1 = 0100
arithmetic right shift: 1000 >> 1 = 1100
```

若 1000 按 4-bit 补码解释为 -8，算术右移得到 1100，也就是 -4；逻辑右移得到 0100，也就是 4。两个结果差异巨大。原因不是移位器“出错”，而是控制信号选择了不同硬件规则。循环移位又是第三种规则：移出的 bit 从另一端回填，并且常常与进位标志一起参与多字长位操作。

8086 的 FLAGS 寄存器把 Carry、Zero、Sign、Overflow 等证据暴露给分支、条件转移和多字长运算。80386 把通用寄存器和地址计算扩展到 32-bit 后，仍保留同类标志语义。这个延续说明：位宽可以扩大，执行单元可以复杂化，但 CPU 仍需要一组可复查的**结果证据**，把 ALU 的组合输出交给控制流和后续指令使用。

若想把本节落到面包板，可以先做一个 4-bit 数值解释实验：用 4 个拨码开关给出 b3..b0，用 4 个 LED 显示原始 bit，再用纸面表格分别写出无符号值和补码值。此时不需要任何复杂芯片，关键是训练一个习惯：LED 只显示 bit，数值来自解释规则。后面接入 74HC283 加法器、74HC86 反相控制和 74HC157 选择器时，仍

然要保留这张解释表，否则很容易把结果 bit 与数学整数混为一谈。

二、从加法器到可复用 ALU

ALU 是算术逻辑单元。它不是孤立出现的大型部件，而是因为加法、减法、按位逻辑、移位和比较反复出现，硬件需要把这些能力集中到一个受控制的组合逻辑块中。ALU 的本质是：多个候选计算电路并排存在，控制信号选择本周期采用的结果，并同时产生可供控制器判断的标志位。

最小 ALU 可以写成接口：

```
ALU(a, b, op) -> result, flags
```

a 和 b 是两个操作数， op 是选择信号， $result$ 是结果， $flags$ 是结果的附带证据。这里的接口不是软件函数，而是一组并行电线：两个操作数总线进入 ALU，控制线进入选择网络，结果总线和标志线从 ALU 输出。

op	运算	硬件来源
ADD	$a + b$	加法器
SUB	$a - b$	加法器、B 反相控制、最低位进位
AND	$a \& b$	按位 AND 门阵列
OR	$a b$	按位 OR 门阵列
XOR	$a \text{ xor } b$	按位 XOR 门阵列
SHIFT	逻辑/算术/循环移位	移位器和补位选择逻辑
CMP	比较	通常复用减法路径和标志位

加法器从半加器开始。半加器接受两个 1-bit 输入，输出和位 sum 与进位 $carry$ ：

```
sum   = a xor b
carry = a and b
```

完整加法器还要接受来自低位的进位 cin ：

```
sum  = a xor b xor cin
cout = (a and b) or (cin and (a xor b))
```

把多个完整加法器串起来，就得到串行进位加法器。最低位先计算，再把进位送到下一位。这个结构规则、容易画出、容易搭电路，也最能说明关键路径：最高位结果必须等待低位进位逐级传播。位宽越宽，最坏延迟越大。

层次	主要逻辑	进入更大系统后的作用
半加器	XOR 与 AND	解释一位相加的和位与进位
完整加法器	半加器加进位合成	构成多位串行进位链
4-bit 加法器	四个完整加法器级联	对应 74HC283/74LS283 一类芯片
ALU 加法路径	加法器加输入选择与标志生成	支持 ADD、SUB、地址计算和比较

ALU 里最值得细看的是 SUB。若单独做减法器，会增加面积和连线。补码让它复用 ADD 的加法器：

```
if op = ADD:
    b_to_adder = b
    carry_in   = 0
```

```

if op = SUB:
    b_to_adder = NOT b
    carry_in   = 1

result = a + b_to_adder + carry_in

```

实际电路里，B 的每一位前面可以接 XOR 门：当 $sub=0$ ， $b \text{ xor } sub = b$ ；当 $sub=1$ ， $b \text{ xor } sub = \text{NOT } b$ 。最低位进位输入也由 sub 控制。这样 ADD 和 SUB 共用同一条进位链。

sub	B 输入处理	Cin0	实际运算
0	B 原样通过	0	$A + B$
1	B 每位取反	1	$A + (\sim B) + 1 = A - B$

这个小结构可以直接搭成可观察实验。实验不需要先做完整 CPU，只要把操作数、反相控制、进位输入和结果 LED 分开验收，就已经包含了 ALU 复用的核心。

连接点	实验做法	应观察的证据
A/B 输入	用拨码开关给出两个 4-bit 操作数	原始 bit 与纸面数值解释一致
B 反相	用 74HC86 的四个 XOR 门处理 B 的四位	$sub=0$ 原样通过， $sub=1$ 逐位取反
进位输入	把同一个 sub 接到最低位 Cin	加法时 $Cin=0$ ，减法时 $Cin=1$
结果输出	74HC283 输出接 LED 或逻辑探针	sub 切换时，加法和减法结果可复现

74HC283/74LS283 是常见 4-bit 二进制全加器，适合观察多位进位链；74HC86 提供四个二输入 XOR 门，适合做 B 输入的可控反相；74HC157 提供四路二选一选择器，可用于在逻辑结果和加法结果之间选择。若再接上 74HC173 或 74HC574 保存操作数和结果，就能组成一个可单步观察的 4-bit ALU 实验台。实验重点不是追求速度，而是把 sub 、 Cin 、结果 LED 和标志 LED 之间的关系看清楚。

ALU 内部可以并行产生多个候选结果，再用多路选择器按 op 选出最终 $result$ 。

```

add_result  = adder(a, b_to_adder, carry_in)
and_result  = a and b
or_result   = a or b
xor_result  = a xor b
shift_result = shifter(a, shift_amount, shift_kind)

result = mux(op, add_result, and_result,
             or_result, xor_result, shift_result)

```

这不表示所有运算按软件顺序“算一遍”。组合逻辑是并行传播的：加法器、按位逻辑、移位器都可能同时产生自己的候选输出。最终哪一路被后级看见，由 mux 决定。代价也随之出现。候选电路越多，ALU 面积越大；mux 输入越多，选择延迟越大；若某个候选结果来自长进位链，它可能成为 ALU 的关键路径。

ALU 常见标志位包括：

标志位	来源	用途
-----	----	----

Zero	结果所有 bit 做 OR 后再取反	相等判断、循环结束、条件选择
Carry	最高位外进位或借位约定	无符号溢出、多字长加减、无符号比较
Overflow	补码有符号运算的符号异常	有符号范围检查、有符号比较
Negative/Sign	结果最高位	补码符号证据、条件分支输入
Parity/辅助标志	特定低位统计或半字节进位	某些 ISA、BCD 或兼容性需求

Zero 可以由所有结果 bit 做 OR 后再取反得到。Negative 通常直接来自结果最高位。Carry 来自加法器最高位外的进位。Overflow 则要看有符号加减法中符号是否出现不可能的变化。对于加法，若两个输入符号相同而结果符号不同，则发生补码溢出；对于减法，若被减数和减数符号不同而结果符号与被减数不同，也发生补码溢出。标志位不是额外装饰，而是后续控制的重要输入。

动作	Carry/Borrow 解释	Overflow 解释	常见用途
ADD	最高位外进位，表示无符号超界	同号相加得到异号	无符号加法、多字长加法、有符号溢出检查
SUB	由 ISA 约定表示无借位或借位	异号相减且结果符号异常	无符号大小比较、有符号大小比较
CMP	通常执行减法但不写回结果	与 SUB 相同，只保存比较证据	条件分支、条件选择、循环判断
INC/DEC	有些 ISA 不更新 Carry，或按专门规则更新	仍按补码边界判断	地址递增、循环计数，必须查清 ISA 约定

这张表强调一个容易被忽略的事实：标志位不是全局数学真理，而是**指令语义与硬件证据的约定**。同样执行 $A-B$ ，相等判断只关心 Zero，无符号小于关心借位或 Carry 约定，有符号小于要结合 Sign 和 Overflow。早期 x86、6502、Z80 等处理器都把这些证据放进状态寄存器，但具体命名、是否更新、条件码如何解释并不完全相同。读芯片手册或写控制器时，必须把“本条动作会更新哪些标志”列为验收项。

判断目标	常用 ALU 动作	应查看的证据
A 是否等于 B	执行 $A-B$	Zero=1 表示结果全 0
无符号 A 是否小于 B	执行 $A-B$	查看借位/Carry 约定，不能只看符号位
补码 A 是否小于 B	执行 $A-B$	查看 Sign 与 Overflow 的组合
A 是否为 0	直接检查 A 或执行传递操作	Zero 标志

多字长运算展示了 Carry 的实用价值。若只有 8-bit ALU，却要做 16-bit 加法，可以先加低 8 位，保存低字节结果和进位；再加高 8 位，并把低字节产生的 Carry 作为高字节加法的 Cin。早期 8-bit 处理器经常依靠这种方式完成更宽整数运算。软件看到的是 16-bit 加法，硬件实际执行的是多个周期内的低字节、高字节和进位链传递。

```
low_sum, carry0 = add8(A_low, B_low, 0)
high_sum, carry1 = add8(A_high, B_high, carry0)
```



```
result = high_sum:low_sum
```

把这个观察放到经典芯片中，可以看到同一问题的不同规模。6502、Z80、8086、80386 都必须解决 ALU 如何支持加法、减法、逻辑运算、移位和标志位。早期 8-bit 处理器更强调用较小数据通路和多周期控制完成动作；8086 把 16-bit 数据通路、段偏移地址形成和标志控制组织在更复杂的执行部件里；80386 扩展到 32-bit 后，位宽、标志、地址计算和控制路径都随之加重。不同芯片的实现细节不同，但抽象不变：候选计算、选择器、进位路径、标志证据和时钟边界共同形成 ALU 行为。

芯片视角	ALU/数据通路观察点	与本章的对应
6502/Z80	8-bit 运算、状态标志和多周期控制紧密结合	小位宽数据通路通过状态机分步完成机器动作
8086	16-bit 运算、段偏移地址形成、取指与执行分工	ALU 不只做算术，也服务地址计算和条件判断
80386	32-bit 寄存器、地址计算和保护相关判断增多	位宽扩大后，进位、布线、译码和时序压力同时上升
现代核心	多执行单元、旁路、重命名和乱序调度	ALU 被复制和调度，但每条执行路径仍要满足时序合同

三、进位、移位、比较与乘法的硬件取舍

加法器是 ALU 的核心路径之一，因为减法、地址计算、数组下标、栈指针更新和分支目标计算都会反复使用它。最直观的结构是串行进位加法器：第 0 位产生的进位送到第 1 位，第 1 位再送到第 2 位，直到最高位。它面积小、结构规则，但最坏延迟随位宽增加而增长。4-bit 时容易接受，32-bit 或 64-bit 时就可能成为关键路径。

可以把每一位的进位逻辑写成两类证据：

```
generate_i = a_i and b_i
propagate_i = a_i xor b_i
carry_out_i = generate_i or (propagate_i and carry_in_i)
```

若本位的 A 和 B 都为 1，本位会**产生**进位；若 A 和 B 有且仅有一个为 1，本位会**传递**低位进位。快速加法器的思想，就是用额外组合逻辑提前计算这些产生和传递关系，减少“等低位一位一位传上来”的时间。这说明速度不是免费获得的：更短的延迟通常换来更多门、更复杂连线 and 更严格布局。

结构	优点	代价
串行进位加法器	面积小，布线规则，容易扩展	进位逐位传播，最坏延迟随位宽增长
超前进位加法器	预先计算产生/传递关系，缩短进位等待	组合逻辑和布线更复杂
分组进位结构	在面积和速度之间折中	需要设计分组边界和跨组进位
前缀加法器	适合高性能宽位加法	布线密集，功耗和布局压力较大

现代芯片为什么能降低时延，不能简单归结为“晶体管更快”。在真实处理器里，低时延来自一组共同措施：把常用路径做短，把宽路径拆分成前缀或分组结构，把长组合逻辑放进流水线，把结果通过旁路网络尽快送给后续执行单元，把缓存和寄存器堆放在物理上更近的位置，并让版图工具控制连线长度、扇出和时钟偏斜。晶体管速度、门级结构、物理布局、流水线边界和调度策略共同决定最终周期时间。

降低时延的手段	硬件含义	代价或边界
更快标准单元	使用延迟更低的门和触发器	面积、功耗、漏电可能增加
分组/前缀进位	缩短进位等待链	布线更密，布局更难
流水线切分	把长组合路径拆到多个周期	延迟以周期数体现，控制和旁路更复杂
结果旁路	不等写回寄存器就转发给后续单元	选择网络和冲突判断增加
物理邻近	寄存器堆、ALU、旁路网络靠近布局	模块复制和布局约束更强
专用单元	常见运算用定制电路完成	面积增加，利用率要足够高

移位器也有类似取舍。若每次只移动一位，硬件简单，但一次移动 13 位就要多周期完成。桶形移位器允许在一个组合路径中按控制位选择移 1、2、4、8 等距离，多个阶段叠加得到任意移位量。以 8-bit 为例，移位量的低三位可以控制三层 mux：第一层决定是否移 1 位，第二层决定是否再移 2 位，第三层决定是否再移 4 位。这样能在一个周期内完成多位移位，但 mux 层数和连线负载会进入关键路径。

运算	常见硬件方法	关键风险
逻辑移位	高位或低位补 0	控制线选错会改变数值解释
算术右移	高位补符号位	必须区分有符号与无符号解释
桶形移位	多层 mux 按 1/2/4/8 位选择	mux 延迟和长连线成为关键路径
循环移位	移出位从另一端回填	标志位和数据位关系要清楚

比较器通常可以复用减法路径。判断相等时，执行 $A-B$ 后检查 Zero；判断无符号大小时，关注借位或 Carry 的解释；判断补码有符号大小时，不应仅看最高位，还要结合 Overflow。例如 1000 和 0111 在补码中分别是 -8 和 7，在无符号中分别是 8 和 7。同一组 bit 的大小关系随解释变化，因此比较器必须和控制器约定当前比较类型。

```
eq_unsigned_or_signed = (A - B).Zero
lt_unsigned            = borrow_from_subtract
lt_signed              = result.Sign xor result.Overflow
```

这里的公式表达的是常见标志组合，具体处理器对 Carry 与 Borrow 的命名可能不同。重要的是不要把“最高位为 1”误当成所有比较场景里的“小于”。在补码有符号比较中，结果符号需要用 Overflow 修正；在无符号比较中，符号位没有负数含义。

乘法器展示了另一类工程折中。最朴素的二进制乘法可以生成部分积，再把部分积相加。若一次性展开成组合阵列，延迟和面积都较大，但吞吐可以高；若用移位加法多周期完成，面积小，但一次乘法需要多个周期。早期处理器常常用多周期或微码方式处理复杂运算，现代处理器则可能提供专用乘法单元、流水化乘法器或多个执行单元。抽象上看，乘法仍然是“部分积生成、对齐、求和、保存结果”，只是硬件把这些步骤压缩、展开或流水线化。

乘法实现	工作方式	取舍
移位加法	每周检查乘数一位，必要时累加被乘数移位值	面积小，周期数多，适合简单控制器
组合阵列	同时生成多个部分积并通过加法网络求和	面积大，延迟大但可提高吞吐

流水化乘法器	在部分积压缩和求和之间插入寄存器	吞吐高，但单次结果跨多个周期
Booth/压缩树	减少部分积或加快部分积求和	控制和布局复杂度增加

74181 是经典 4-bit ALU 芯片，常被用来观察算术逻辑单元如何把多种函数、进位输入、进位输出和模式控制组合到一个器件中。它不是现代 CPU 的内部实现模板，却非常适合作为教学标本：控制引脚选择函数，数据引脚提供操作数，输出引脚给出结果和进位证据。把 74181 与 8086、80386 对照，可以看到同一问题的放大版本：位宽增加、控制复杂度上升、标志位更多地参与分支、地址和异常判断，ALU 不再只是一个孤立芯片，而是数据通路和控制器中的高频核心。

用 74181 做实验时，不应只把它当作“会算很多函数的黑盒”。更好的读法是把每一类引脚对应到本章的控制账本：A/B 是操作数输入，F 是结果输出，S 选择具体函数，M 选择逻辑模式或算术模式，Cn 是低位进位输入，Cn+4 是高位进位输出，若要扩展到更宽位宽，还要用跨片进位或专门的超前进位芯片处理片间等待。

74181 观察点	接线含义	对应本章概念
A/B 输入	两个 4-bit 操作数进入芯片	ALU 操作数总线
S 控制	选择具体逻辑或算术函数	alu_op 的一部分
M 控制	区分逻辑类函数和算术类函数	ALU 模式选择
Cn	低位进位输入，可接前一级进位或控制信号	加法、减法、多字长运算入口
Cn+4	4-bit 组的高位进位输出	Carry 证据或级联输入
F 输出	4-bit 结果输出	写回候选结果

若用两片 74181 组成 8-bit ALU，低 4 位芯片处理 bit0 到 bit3，高 4 位芯片处理 bit4 到 bit7。最低位 Cn 由本次动作决定：普通加法为 0，带进位加法接 Carry，减法按芯片函数和控制约定接入相应初始进位。低片的 Cn+4 送到高片 Cn，即可得到串行跨片进位。若继续扩展到 16-bit，这种片间进位会增加等待；因此经典板级设计常配合 74182 一类超前进位发生器，减少多片 74181 之间逐片等待的时间。这里再次回到本章第三节的主题：更宽的数据通路不是简单复制芯片，还要重新处理进位、控制和时序。

若用分立芯片搭一个 4-bit ALU 实验台，可以按以下顺序推进。第一步只搭 74HC283 加法；第二步加入 74HC86 实现加/减复用；第三步用 74HC08、74HC32、74HC86 分别产生 AND、OR、XOR 候选结果；第四步用 74HC157 选择加法结果或逻辑结果；第五步用 LED 显示 Zero、Carry、Negative 和 Overflow。每一步都要保留前一步的可观察证据，避免在复杂电路里同时排查过多变量。

实验阶段	新增器件或连线	验收证据
4-bit 加法	74HC283、拨码开关、LED	0011+0101=1000，Carry 正确
加/减复用	74HC86 处理 B，sub 接 Cin	sub=1 时 A-B 正确
逻辑候选	AND/OR/XOR 门阵列	候选结果与真值表一致
结果选择	74HC157 多路选择器	op 改变时只有被选结果进入 LED
标志输出	OR 合成 Zero，最高位和进位生成标志	结果为 0 时 Zero=1，溢出案例可复现

四、数据通路让值从旧状态走到新状态

数据通路回答一个问题：值从哪里来，经过哪里，最后保存到哪里。孤立的寄存器和 ALU 还不能完成连续动作。必须把寄存器阵列、选择器、ALU、内部连线和写回路接成一个可控制的闭环。若 ALU 是“能算什么”，数据通路就是“值能走哪条路”。

一个寄存器只能保存一个值。若硬件需要同时保存多个中间值，就需要寄存器阵列。寄存器阵列可以理解为一组编号寄存器，加上读写选择电路。

端口	作用	类型
读地址 A/B	选择两个源寄存器	输入
读数据 A/B	输出两个源值	输出
写地址	选择目标寄存器	输入
写数据	提供要保存的新值	输入
写使能	决定是否在时钟沿写入	输入

读地址进入译码和选择网络，决定哪两个寄存器的值出现在读数据端口。写地址进入译码器，写使能有效时，只允许被选中的那个寄存器在时钟沿接收写数据。这样，一组寄存器就能被编号访问，而不是每个寄存器单独拉一套控制线。真实处理器中的寄存器堆常常有多个读端口和写端口，原因也很直接：ALU 常常需要同时读两个源操作数，并在周期末写回一个目标。

ALU 的两个输入不一定总来自同一处。一个输入可能来自寄存器阵列，也可能来自 PC、计数器或固定 0；另一个输入可能来自寄存器、常量或扩展后的字段。因此 ALU 输入前通常有 mux。

```
alu_a = mux(a_sel, reg_a, pc, zero, latch_a)
alu_b = mux(b_sel, reg_b, immediate, one, offset)
```

以寄存器 R1 和 R2 相加、结果写入 R3 为例。数据通路需要让读地址 A 选择 R1，读地址 B 选择 R2；a_sel 选择 reg_a，b_sel 选择 reg_b；alu_op 选择 ADD。此时 ALU 输出就是 R1+R2。

写回数据也不一定只来自 ALU。它可能来自 ALU，也可能来自存储器读口、外部输入、PC+4 或专用状态寄存器。写回前也需要 mux。

```
write_data = mux(wb_sel, alu_result,
                 memory_data, input_data, pc_plus_4)
```


在 $R3=R1+R2$ 的动作中，wb_sel 选择 alu_result，写地址选择 R3，reg_write 为 1。等时钟沿到来，R3 才真正保存结果。若 reg_write 为 0，即使 ALU 算出了正确结果，寄存器阵列也不会改变。这个边界来自第二章的同步设计原则：组合逻辑可以在周期内传播和抖动，状态只在受控时钟沿提交。

当多个部件都可能把值送到同一个目的地时，不能让它们同时强行驱动同一条线。要么用 mux 明确选择一路，要么用总线协议规定同一时刻只有一个驱动器。ALU 输出、存储器输出和外部输入如果直接接在一起，一旦两个源同时输出不同电平，就会形成冲突。mux 让这件事变成明确选择：当前周期只允许一路成为 write_data。三态总线也能共享连线，但必须保证同一时刻只有一个输出使能有效；在初学实验和 FPGA 设计中，优先使用 mux 更容易验收。

连接方式	适合场景	风险
mux 选择	芯片内部数据通路、FPGA 逻辑	输入多时选择器延迟和面积增加
三态总线	板级总线、部分分立芯片实验	多个驱动同时打开会冲突
点到点连线	高频、固定方向的数据路径	连线数量增加，灵活性降低

一个最小数据通路闭环可以写成：


```
register file -> mux -> ALU -> mux -> register file
```



图示：最小数据通路闭环。源值从寄存器阵列读出，经过输入选择和 ALU，最后由写回选择器在时钟边界写回。

它能在一个周期内读取旧值、选择输入、完成组合计算，并在时钟沿保存结果。这个闭环已经能表达很多动作，但它还不会自己决定“当前周期做什么”。哪些地址送入寄存器阵列，ALU 做加法还是减法，写回选择哪一路，写使能是否打开，都需要控制器统一产生。

如果把这个闭环搭成分立电路，器件可以按功能分组选择。74HC574 或 74HC173 可以保存寄存器值；74HC138 可以把写地址译码成某个寄存器的写使能；74HC157 可以选择 ALU 输入或写回来源；74HC283/74HC86 组合成加减核心；LED 或逻辑分析仪用于观察寄存器输出、ALU 输出和写使能。这个实验的关键不是一次做完整指令集，而是让 R1、R2、R3 的值在时钟沿前后清晰可见。

4 寄存器堆连接	可用器件与连线	验收重点
R0 到 R3 存储	每个 4-bit 寄存器可用一片 74HC173，或用 74HC574 按 8-bit 成组保存	复位后初值确定，时钟沿前后值可观察
写地址译码	两位 <code>write_addr</code> 进入 74HC138 或门阵列，生成四路写使能候选	同一周期只允许一个目标寄存器写入
全局写使能	<code>reg_write</code> 与译码输出相与后送入各寄存器写使能	<code>reg_write=0</code> 时所有寄存器保持
读端口 A	每个寄存器输出进入一组 4-bit mux， <code>read_addr_a</code> 选择一路	A 端口变化不应改写寄存器内容
读端口 B	第二组 4-bit mux 独立选择 <code>read_addr_b</code>	A/B 可同时读同一寄存器或不同寄存器
写回数据	ALUOut、外部输入或常量经写回 mux 进入所有寄存器 D 端	未选寄存器即使 D 端变化也不能写入

这个 4 寄存器堆有一个重要限制：若用普通 74HC574，没有专门的输出三态控制和写使能逻辑，就要额外设计时钟使能或 D 端保持路径；若用 74HC173 这类带使能和输出控制的寄存器，实验更容易分阶段观察。无论选哪种器件，原则相同：写地址只决定“谁有资格写”，全局 `reg_write` 决定“本周期是否写”，时钟沿决定“何时真正写”。读 mux 是组合选择，写入是时序提交，两者不能混在一起。

数据通路部件	可用分立器件思路	验收问题
寄存器	74HC574 八 D 触发器或 74HC173 4-bit 寄存器	时钟沿后是否只更新被选寄存器

写地址译码	74HC138 三线到八线译码器	未选寄存器写使能是否保持无效
输入选择	74HC157 四路二选一 mux	ALU 输入是否来自预期源
ALU 核心	74HC283 加法器加 74HC86 反相控制	加法、减法和 Carry 是否一致
输出观察	LED、电阻、逻辑探针或逻辑分析仪	组合输出与寄存器提交是否可区分

真实芯片把这些部件压缩进同一颗硅片。8051 把 CPU、片内 RAM、特殊功能寄存器、定时器、串口和 I/O 口组织在一个单片机内部；对程序员来说，某些外设像“寄存器地址”一样被读写；对硬件来说，这是数据通路、地址译码、外设寄存器和控制器共同工作的结果。8086 把总线接口单元和执行单元分工，执行单元内部仍要围绕寄存器、ALU、标志和控制路径组织动作。80386 继续扩大寄存器和地址计算规模，并引入更复杂的保护与寻址硬件。规模不同，问题相同：值必须从旧状态沿受控路径走到新状态。

从 8051 看，单片机不能简化为“小型软件平台”，而是 CPU 数据通路、片内存储器、I/O 口、定时器和中断控制的硬件组合。第一章的输入调理和逻辑门，第二章的状态边界，本章的寄存器与控制线，都在单片机内部或引脚边界重新出现。后面整机章讨论 MMIO、设备和中断时，会继续使用这条线索。

数据通路的时序账本应至少包含四项：源状态何时稳定，组合路径最坏延迟是多少，目标触发器建立/保持时间是否满足，哪些写使能在时钟沿有效。若一个单周期 $R3=R1+R2$ 路径太长，可以把动作拆成多周期：第一周期读 $R1/R2$ 并锁存到 A/B ，第二周期 ALU 计算并锁存到 $ALUOut$ ，第三周期把 $ALUOut$ 写回 $R3$ 。这样周期时间可以变短，但一次动作需要更多周期。速度、面积和控制复杂度再次形成取舍。

方案	一个动作如何完成	取舍
单周期	读寄存器、ALU 计算、写回都在一个周期内完成	控制简单，但周期必须容纳最长路径
多周期	把读、算、写分到多个状态和多个时钟沿	周期可短，控制状态增加
流水线	多条动作在不同阶段重叠推进	吞吐提高，冒险、旁路和冲刷更复杂

五、控制器输出一组一致的控制线

数据通路提供很多可能路径，但同一周期不能所有路径都随意打开。控制器的任务是根据当前状态、指令字段和条件输入，产生一组控制信号，让数据通路执行一个明确动作。控制器不是写在纸上的命令列表，而是一块输出控制电线的硬件。它可以由组合逻辑、状态机、ROM、PLA、微码表或这些方法的混合实现。

控制信号通常是一组 0/1 或多 bit 选择值：

```
alu_op
a_sel
b_sel
wb_sel
read_addr_a
read_addr_b
write_addr
reg_write
flags_write
mem_read
```

```
mem_write
next_state_sel
```

这些信号直接接到 ALU、mux、寄存器阵列、标志寄存器和存储器接口。控制信号给错，数据通路就会走错。例如 `reg_write` 本应为 0 却变成 1，某个寄存器会在时钟沿被意外覆盖；`wb_sel` 本应选择 ALU，却选了外部输入，写回值就会错；`flags_write` 本应关闭却打开，旧标志会被无关结果污染，后续条件分支会误判。

若动作规则简单，可以用组合逻辑直接从输入生成控制信号。例如输入 `mode` 为 0 时做加法，为 1 时做按位 AND：

```
mode = 0 -> alu_op = ADD
mode = 1 -> alu_op = AND
```

硬连线控制速度快，结构也直接。缺点是规则复杂后，组合逻辑会变大，修改一个动作可能影响多条控制线。若一个动作无法在一个周期内完成，就需要状态机。状态机保存“当前走到哪一步”，每个状态输出一组控制信号，并决定下一状态。

控制器可以分成两个层次理解。第一层是**译码**：把 opcode、功能位、条件位和当前状态翻译成控制线。第二层是**时序安排**：决定这些控制线在哪个周期有效，哪些状态元件在该周期写入。若指令简单、动作少，硬连线译码可以直接生成控制信号；若指令复杂、步骤多，控制器可能使用微操作表或微码 ROM，把一条指令拆成多行控制字逐步执行。

控制方式	适合场景	风险
硬连线控制	动作规则固定、追求低延迟的路径	逻辑复杂后修改困难，错误影响多条控制线
状态机控制	多周期动作、明确阶段推进	状态编码、非法状态和输出毛刺需要处理
微码控制	指令复杂、步骤可表格化	微码存储、入口选择和异常中断点更复杂
混合控制	常见简单路径硬连线，复杂路径微操作化	必须统一提交边界和异常恢复规则

一行控制字可以像下面这样理解：

```
state EXEC_ADD:
  read_addr_a = rs1
  read_addr_b = rs2
  a_sel       = REG_A
  b_sel       = REG_B
  alu_op      = ADD
  wb_sel      = ALU_RESULT
  write_addr  = rd
  reg_write   = 1
  flags_write = 1
  next_state  = FETCH
```

这并非软件语句，而是对硬件控制线的命名描述。控制字中的每一位最终都要连接到 mux、ALU、寄存器写使能、标志寄存器、存储器接口或下一状态逻辑。调试控制器时，不应只看“当前指令是什么”，还要看当前状态、控制字、条件输入和本周期会提交哪些状态。

控制器也可以用分立芯片做出教学模型。一个 74HC161 计数器可以充当微步骤计数器，74HC138 可以把微步骤译码成若干状态脉冲，小容量 EEPROM 或 ROM 可以存放控制字。地址线接 opcode、微步骤和标志位，数据线输出 `alu_op`、`a_sel`、`b_sel`、`reg_write` 等控制信号。这种做法的好处是非常直观：修改控制表就能改变机器动作；代价是控制存储器访问延迟、控制字宽度和异常入口都要进入时序设计。

控制 ROM 地址位	来源	作用
<code>opcode[3:0]</code>	指令寄存器中的操作码	选择当前指令类型，如 ADD、SUB、LOAD、BRANCH
<code>step[2:0]</code>	微步骤计数器或状态寄存器	区分取指、译码、执行、写回等阶段
<code>Z/C/V/N</code>	标志寄存器输出	条件分支或条件写回的输入证据
<code>reset/irq</code>	复位或外部请求同步后的状态	强制进入复位入口或异常入口

控制 ROM 的数据输出就是控制字。为了便于搭实验机，可以先把控制字设计成固定宽度字段，而不是零散电线。

控制字段	连接对象	含义
<code>alu_op[2:0]</code>	ALU 函数选择	指定 ADD、SUB、AND、OR、XOR、PASS 等动作
<code>a_sel[1:0]</code>	ALU A 输入 mux	选择寄存器 A、PC、0 或临时寄存器
<code>b_sel[1:0]</code>	ALU B 输入 mux	选择寄存器 B、立即数、1 或偏移
<code>wb_sel[1:0]</code>	写回 mux	选择 ALUOut、存储器数据、PC+1 或外部输入
<code>reg_write</code>	寄存器堆写使能	决定目标寄存器是否在时钟沿写入
<code>flags_write</code>	标志寄存器写使能	决定 ALU 标志是否提交
<code>pc_write</code>	PC 写使能	决定下一 PC 是否提交
<code>ir_write</code>	指令寄存器写使能	决定本周期是否锁存取到的指令
<code>mem_read/write</code>	存储器接口	发起读周期或写周期
<code>next_sel[1:0]</code>	下一状态逻辑	选择顺序微步骤、取指、分支目标或异常入口

这个表可以直接变成 EEPROM 内容表。例如 `opcode=ADD`，`step=EXEC` 的控制字会选择寄存器 A/B 作为 ALU 输入，`alu_op=ADD`，打开 `flags_write`，并把下一状态设为写回；`opcode=BRANCH`，`step=EXEC` 的控制字则可能关闭 `reg_write`，读取 Zero 标志，通过 `next_sel` 选择顺序 PC 或分支目标。控制 ROM 方案的验收点不是“表看起来合理”，而是每一位输出都能追到一个实际器件引脚。

控制器部件	分立实验实现	验收证据
状态寄存器	74HC161 计数器或 D 触发器组	每个时钟沿状态按预期推进
状态译码	74HC138 或门阵列	只有当前状态对应控制线有效
控制存储条件选择	EEPROM/ROM 或拨码开关矩阵	同一地址输出稳定控制字
复位逻辑	Zero/Carry/Overflow 进入下一状态逻辑	条件成立和不成立走向不同状态
	复位按钮加同步释放或明确初始化	上电后进入确定状态

控制错误往往比 ALU 错误更隐蔽，因为 ALU 本身可能算对了，但错误选择线把结果送错地方，或者错误写使能在错误时钟沿提交状态。

控制错误	直接后果	优先排查
<code>alu_op</code> 错	计算函数错误，标志位也可能错误	opcode 译码、功能位、状态选择
<code>a_sel/b_sel</code> 错	ALU 输入不是预期来源	操作数字段、mux 控制、临时寄存器
<code>wb_sel</code> 错	正确结果没有被写回	写回 mux 和控制状态
<code>reg_write</code> 错	目标寄存器未写或被意外覆盖	写使能门控和时钟边界
<code>flags_write</code> 错	条件分支使用了错误标志	标志寄存器写入条件和指令语义
<code>mem_write</code> 错	存储器或设备被误写	地址译码、写周期、保护条件

8086 常被用来说明控制复杂度。它的指令长度不固定，寻址方式丰富，许多动作需要拆成多个内部步骤；因此不能把控制器想象成“opcode 直接连到 ALU op”这么简单。80386 进一步加入 32-bit 模式、保护机制和更复杂的地址转换相关检查，控制路径需要处理更多条件。现代处理器又在硬连线快速路径、微操作、预测、乱序调度和异常恢复之间做更复杂的工程分解。无论规模如何，控制器最终仍要回答同一个问题：本周期哪些电线有效，哪个状态会被提交。

六、用控制 trace 走读一次动作

复杂动作可以拆成微操作：读、选择、计算、保存、更新状态。本节所称微操作，指一个周期内同时打开的一组硬件控制信号。以下先以 `R1` 和 `R2` 相加、结果写入 `R3` 为例。为了让时序更容易观察，采用三周期版本：`S0` 读源寄存器并锁存，`S1` 计算并锁存 ALU 输出，`S2` 写回目标寄存器。

```

S0: read_sel_a=R1, read_sel_b=R2
    A_write=1, B_write=1
    reg_write=0, ALU_out_write=0

S1: a_sel=A, b_sel=B, alu_op=ADD
    ALU_out_write=1
    flags_write=1
    reg_write=0, A_write=0, B_write=0

S2: wb_sel=ALU_out, write_sel=R3
    reg_write=1
    A_write=0, B_write=0, ALU_out_write=0

```

第一步 `S0` 需要落实为具体控制信号。`read_sel_a` 选中 `R1` 后，寄存器阵列的第一个读端口会把 `R1` 当前保存的 bit 组合驱动到读数据线上；`read_sel_b` 选中 `R2` 后，第二个读端口同理输出 `R2`。等这些组合路径稳定后，时钟沿到来，`A_write` 和 `B_write` 让 `A`、`B` 锁存器保存这两个值。这个周期里 `reg_write` 必须为 0，因为此时写回 mux 上的值并不代表最终结果。

第二步 `S1` 负责 ALU 计算。`A`、`B` 锁存器的输出作为 ALU 输入，`alu_op=ADD` 让 ALU 内部选择加法路径。加法电路不是瞬间得到稳定结果，低位进位会影响高位，输出线上可能经历一小段变化过程。控制器在这个周期打开 `ALU_out_write`，让时钟沿把已经稳定的 ALU 输出锁存下来；同时 `reg_write` 仍然保持 0。若本动作需要后续条件判断，`flags_write` 也在这个周期打开，把 Zero、Carry、Overflow 和 Negative 保存到标志寄存器。

第三步 `S2` 负责写回。`wb_sel` 选择 `ALUOut` 锁存器，`write_sel` 选择 `R3`，`reg_write` 在这个周期置 1。到时钟沿时，寄存器阵列把写数据端口上的值保存到 `R3`。至此，`R1` 和 `R2` 没有被改动，`R3` 得到 `R1+R2` 的结果，控制器回到空闲、取指或下一动作状态。

状态	打开的路径	周期末提交	必须关闭
S0	R1/R2 到 A/B 锁存器	A、B	reg_write、 ALU_out_write
S1	A/B 到 ALU，ALU 到 ALUOut	ALUOut、Flags	reg_write
S2	ALUOut 到写回端口，写地 址 R3	R3	A/B 写使能、 ALUOut 写使能

该例也说明控制错误的风险。若 S2 的 `wb_sel` 错选成 B 锁存器，R3 写入的就是 R2，而不是相加结果；若 S1 提前打开 `reg_write`，R3 可能在 ALU 输出尚未稳定时被覆盖；若 S0 忘记关闭 `ALU_out_write`，旧的计算边界会被无关读数污染。微操作表的价值在于：每一步都能检查哪些线打开、哪些线关闭、哪个状态元件会在时钟沿改变。

再看一个条件动作：若 `R1-R2` 的结果为 0，则下一状态跳到 `TARGET`，否则继续 `NEXT`。硬件上这仍然是数据通路和控制器配合：ALU 执行 SUB，Zero 标志保存比较结果，下一状态逻辑读取 Zero 并选择目标。

```

S0: read_sel_a=R1, read_sel_b=R2
    A_write=1, B_write=1

S1: a_sel=A, b_sel=B, alu_op=SUB
    flags_write=1

S2: if Zero then next_state=TARGET
    else next_state=NEXT
    reg_write=0

```

这个 trace 说明比较不是神秘动作。相等比较可以由减法和 Zero 标志实现；条件跳转不是 ALU 输出直接“跳走”，而是控制器根据标志选择下一状态或下一 PC。后面进入最小 CPU 章节时，分支、跳转、访存、I/O 和中断都可以用类似 trace 分解。

七、把第三章接到最小 CPU

到这里，CPU 的几个必要部件已经在概念上齐备。寄存器堆保存通用值，ALU 产生算术逻辑结果和标志位，数据通路用 mux 和总线把源、结果和写回连起来，控制器在每个周期输出一组控制线。最小 CPU 还需要 PC、指令寄存器、指令译码、存储器接口和复位入口，但这些部件并不是凭空出现的：PC 是带加法和选择的寄存器，指令寄存器是保存当前指令 bit 的状态元件，译码器是把 bit 字段翻译成控制线的组合逻辑，存储器接口是另一条受控数据通路。

CPU 部件	本章已有基础	进入下一章后的新问题
PC	寄存器、加法器、写回选择	顺序取指、分支目标、异常入口
指令寄存器	触发器/寄存器保存 bit	字段解释、opcode 译码
寄存器堆	多个寄存器加读写选择	ISA 寄存器编号与写回规则
ALU	加减、逻辑、移位、标志	地址计算、条件分支、执行单元组织
控制器	状态机、控制字、条件输入	取指、译码、执行、访存、写回阶段
存储器接口	地址、数据、读写使能	总线等待、对齐、MMIO 和异常

把这些部件真正拼成最小 CPU 时，接口清单比概念名称更重要。下面这张表可

以作为下一章的硬件检查单：每个部件不只要有名称，还要有输入、输出和写入边界。

部件	关键输入/输出	必要控制线
PC	输出取指地址，输入顺序 PC 或分支目标	<code>pc_write</code> 、 <code>pc_sel</code>
指令寄存器 IR	输入存储器返回的指令 bit，输出 opcode 和寄存器字段	<code>ir_write</code>
寄存器堆	输出两个源操作数，输入写回数据	<code>read_addr_a/b</code> 、 <code>write_addr</code> 、 <code>reg_write</code>
立即数扩展器	输入指令字段，输出零扩展或符号扩展值	<code>imm_kind</code> 或译码规则
ALU	输入两个操作数，输出结果和标志	<code>a_sel</code> 、 <code>b_sel</code> 、 <code>alu_op</code> 、 <code>flags_write</code>
存储器接口	地址、写数据、读数据、等待信号	<code>mem_read</code> 、 <code>mem_write</code> 、 <code>addr_sel</code>
控制器	输入 opcode、状态、标志和等待信号，输出控制字	<code>next_sel</code> 、复位入口、异常入口

若这张接口表无法填写完整，最小 CPU 就还只是部件堆叠，而不是可执行机器。特别要注意两条线：第一，PC、IR、寄存器堆和标志寄存器都是状态元件，必须有明确写使能；第二，存储器接口可能比 CPU 内部组合路径慢，因此控制器必须能等待、重试或保持状态。后面讨论整机硬件时，设备寄存器、总线等待和中断入口都会沿用同一套接口检查法。

本章也给出了调试整机硬件的基本方法。不要先问“CPU 为什么不工作”，而要按 trace 缩小范围：PC 是否在时钟沿更新，指令寄存器是否保存了正确 bit，译码是否输出了预期控制字，ALU 输入是否来自正确源，ALU 输出和标志是否正确，写回 mux 是否选对，写使能是否只在目标周期打开。这个方法从 4-bit 面包板实验到 8086、80386 这样的经典处理器分析，再到现代核心的流水线调试，层次不同，思路一致。

章末练习与验收任务

本节练习要求把 bit 解释、硬件路径和控制信号放在同一张账本中。答案不应仅写算术结果，还要说明该结果来自哪条组合路径，在哪个时钟边界被保存，哪些控制线必须同时成立。

任务	要完成的产物	验收标准
补码解释	分别按无符号和补码解释 <code>1000</code> 、 <code>1111</code> 、 <code>0111+0001</code>	能区分结果 bit 与解释规则
位宽扩展	说明 <code>1011</code> 从 4-bit 扩展到 8-bit 时零扩展和符号扩展的差异	能说明扩展规则属于硬件路径
二进制小数	计算 10.101_2 的十进制值，并说明十进制 0.1 为什么不能有限二进制表示	能把小数位权和固定位宽联系起来
定点 Q 格式	解释 <code>00011000</code> 在 Q4.4 中的值，并说明两个相同 Q 格式数相加为何可复用整数加法器	能说明小数点位置是格式合同
有符号定点	解释 <code>11110000</code> 在有符号 Q4.4 中的值，并指出符号扩展是否仍然必要	能先按补码解释，再应用缩放因子
定点乘法	用 Q4.4 计算 1.5×0.5 的原始整数过程，说明为什么结果要右移 4 位	能说明乘法后缩放因子变化

BCD 表示	写出十进制 59 的 8421 BCD 表示，并说明 1010 为什么不是合法 BCD 数字	能区分普通二进制和十进制编码
BCD 校正	解释 BCD 中 $8+7$ 为什么需要加 0110 校正	能说明辅助进位和十进制调整的硬件意义
浮点字段	说明浮点数的符号位、指数字段、有效数字字段分别解决什么问题	能区分范围、精度和符号处理
浮点特殊值	说明零、非规格化数、Inf、NaN 为什么需要保留编码	能说明浮点不是普通整数拼接
浮点舍入	说明“大数加小数”为什么可能舍入回大数，以及这对结合律有什么影响	能把对阶、位宽和舍入联系起来
格式选型	在 MCU 传感器滤波、金融十进制显示、科学计算三种场景中选择整数/定点/BCD/浮点方案	能根据芯片约束和数值合同选型
减法复用	写出 $A-B$ 如何由加法器、XOR 反相和最低位进位输入完成	控制信号与数据路径一致
标志位	为一次加法和一次减法说明 Carry、Overflow、Zero、Negative 的来源	不把无符号进位和有符号溢出混用
进位路径	比较串行进位、超前进位和前缀加法的速度、面积、布线取舍	能指出关键路径来自哪里
桶形移位	说明 8-bit 桶形移位器怎样用 1/2/4 位阶段完成任意移位	能解释 mux 层数和延迟代价
比较器	用 $A-B$ 说明相等、无符号小于、有符号小于分别看什么证据	比较类型必须绑定解释规则
乘法器	比较组合阵列乘法和移位加法多周期乘法	能说明面积、延迟和周期数取舍
分立 ALU	列出用 74HC283、74HC86、74HC157 搭 4-bit 加/减/选择电路的连接要点	每个控制信号有可观察输出
74181 级联	说明两片 74181 如何组成 8-bit ALU，以及片间进位如何连接	能区分操作数、函数选择、进位输入和进位输出
寄存器堆	说明读地址、写地址、写数据、写使能如何配合完成 $R3=R1+R2$	写回发生在时钟沿
4 寄存器实验	用 74HC173/574、74HC138、mux 设计 4 个 4-bit 寄存器的读写方案	同一周期只写一个目标，A/B 两个读端口可独立选择
总线冲突	解释为什么 ALU 输出和存储器输出不能随意直接并联	能说明 mux 或三态使能的必要性
控制器	比较硬连线控制、状态机控制和微码控制	能说明适用场景和风险
控制 ROM	给出一个控制 ROM 地址格式和控制字段，说明 ADD 与条件分支各看哪些输入	每个控制字位都能追到实际控制线
控制 trace	为三周期 $R3=R1+R2$ 列出 $S0/S1/S2$ 的打开路径和提交状态	能定位每个周期的写使能
最小 CPU 接口	列出 PC、IR、寄存器堆、ALU、存储器接口和控制器之间的关键输入输出	能说明哪些是组合路径，哪些在时钟沿提交
错误定位	给出 alu_op、wb_sel、reg_write 错误各自导致的现象	能按 trace 排查，而不是盲改 ALU

参考解答与验收要点

任务	参考解答	必须保留的验收点
补码解释	1000 无符号为 8, 4-bit 补码为 -8; 1111 无符号为 15, 补码为 -1; 0111+0001=1000 无符号为 8, 补码中是 7+1 得到 -8, 发生有符号溢出。	同一 bit 模式可有不同解释, 硬件只给证据。
位宽扩展	1011 零扩展为 00001011, 按无符号仍为 11; 符号扩展为 11111011, 按 8-bit 补码为 -5。若把补码负数误做零扩展, 数值语义会改变。	扩展规则要由指令语义和控制线决定。
二进制小数	$10.101_2 = 2 + 1/2 + 1/8 = 2.625$ 。十进制 0.1 不能由有限个 $1/2, 1/4, 1/8, \dots$ 权重精确相加得到, 因此固定位宽二进制格式只能保存近似值。	小数点不是新电线, 而是位权解释规则。
定点 Q 格式	00011000 的原始整数为 24; Q4.4 的小数位数为 4, 所以实际值为 $24/16 = 1.5$ 。两个相同 Q 格式数相加时缩放因子一致, 原始整数可直接送入加法器, 结果仍按同一缩放因子解释。	定点加减复用整数 ALU, 但格式必须一致。
有符号定点	11110000 按 8-bit 补码为 -16; 在 Q4.4 中实际值为 $-16/16 = -1.0$ 。扩展到更宽路径时仍需符号扩展, 否则负值会变成正的大数。	先补码解释, 再除以缩放因子。
定点乘法	Q4.4 中 1.5 的原始值为 24, 0.5 的原始值为 8, 乘积原始值为 192。两个 Q4.4 相乘后缩放因子为 2^8 , 要回到 Q4.4 需右移 4 位得到 12, 解释为 $12/16 = 0.75$ 。	乘法后必须重缩放, 并决定截断、舍入或饱和。
BCD 表示	十进制 59 的 8421 BCD 为 0101 1001, 每个半字节表示一个十进制位。1010 到 1111 不对应 0 到 9, 属于非法 BCD 数字。	BCD 是十进制数字编码, 不是紧凑二进制整数。
BCD 校正	$8+7$ 的低半字节二进制和为 1111, 不是合法 BCD。加 0110 后得到 1 0101, 表示十进制进位 1 和低位数字 5。	十进制校正需要额外检测和加法路径。
浮点字段	符号位决定正负; 指数字段决定尺度和动态范围; 有效数字字段决定保留多少精度。规格化数通常解释为 $(-1)^s \times 1.f \times 2^{e-bias}$ 。	浮点把范围和精度分开管理。
浮点特殊值	零需要正负零编码; 非规格化数让接近 0 的下溢更平滑; Inf 表示超出范围或特定除零结果; NaN 表示无效运算并可传播异常证据。	特殊编码必须由 FPU、比较器和转换路径共同遵守。
浮点舍入	浮点加法要先对阶, 小数的有效数字可能在右移时被移出保留位宽之外, 所以大数加小数可能舍入回大数。不同括号顺序会改变中间舍入位置, 因此浮点加法通常不满足严格结合律。	对阶、规格化和舍入是硬件路径, 不是显示问题。

格式选型	MCU 传感器滤波常选整数或定点，便于控制延迟、功耗和饱和；金融十进制显示可在边界使用 BCD 或十进制格式，避免十进制小数展示误差；科学计算通常使用浮点或向量浮点，换取大动态范围和通用数学库支持。	数值格式要跟芯片资源、实时性、精度合同和输入输出形式绑定。
减法复用	$A-B = A + (\text{NOT } B) + 1$ 。每个 B 位前接 XOR，sub=1 时反相；最低位 Cin=sub；sub=0 时执行普通加法。	sub 必须同时控制 B 反相和最低位进位。
标志位	Zero 来自结果各位 OR 后取反；Negative 来自最高位；Carry 来自最高位外进位或借位约定；Overflow 来自补码符号变化规则。	标志位要绑定运算类型和解释方式。
进位路径	串行进位面积小但最坏延迟随位宽增长；超前或前缀结构用更多门和布线提前计算进位，缩短关键路径；前缀结构适合宽位高性能路径但布局压力更大。	速度换来面积、功耗和布局复杂度。
桶形移位	8-bit 移位量三位可控制三层 mux：按需移 1、2、4 位，组合后得到 0 到 7 位移位。逻辑右移补 0，算术右移补符号位。	一周周期多位移位会增加 mux 延迟和连线负载。
比较器	相等看 A-B 的 Zero；无符号小于看借位或 Carry 约定；有符号小于要结合结果符号和 Overflow，例如常见组合为 Sign xor Overflow。	不能用同一标志解释所有比较。
乘法器	阵列乘法展开部分积并求和，速度和吞吐较好但面积大；移位加法每周处理一部分，面积小但周期数多；流水化乘法器提高吞吐但增加控制边界。	乘法仍由部分积、对齐、求和和保存构成。
分立 ALU	A/B 来自拨码开关或寄存器；B 先经 74HC86 与 sub XOR；74HC283 完成加/减；逻辑候选由门阵列产生；74HC157 选择最终输出；LED 显示结果和标志。	控制线、候选结果和最终输出要分开观察。
74181 级联	低 4 位 74181 接 bit0 到 bit3，高 4 位 74181 接 bit4 到 bit7；两片共享函数选择控制；低片 Cn+4 接高片 Cn 可形成串行跨片进位，若追求更短延迟可加入超前进位器。	级联后位宽扩大，但片间进位会进入时序账本。
寄存器堆	read_a=R1, read_b=R2, a_sel=reg_a, b_sel=reg_b, alu_op=ADD, wb_sel=ALU, write_addr=R3, reg_write=1。若采用多周期，还需 A/B 和 ALUOut 写使能。	写回必须等 ALU 输出稳定并在时钟沿提交。
4 寄存器实验	四个寄存器保存 R0 到 R3；写地址经译码产生四路候选写使能，再与 reg_write 相与；读端口 A/B 分别用 mux 按读地址选择一路输出；写回数据并接到所有寄存器 D 端但只有被选寄存器写入。	读是组合选择，写是时钟沿提交。
总线冲突	两个输出若同时驱动同一线且电平不同，会形成冲突和大电流。应使用 mux 明确选择一路，或用三态总线并保证同一时刻只有一个输出使能有效。	共享连线必须有唯一驱动器。

控制器	硬连线控制适合简单高频路径；状态机适合多周期阶段；微码适合复杂指令分解；混合方案让常见路径快、复杂路径可管理。	所有方案最终都要输出具体控制线。
控制 ROM	地址可由 <code>opcode</code> 、微步骤 <code>step</code> 、标志位和复位/中断请求组成；数据输出可包含 <code>alu_op</code> 、 <code>a_sel</code> 、 <code>b_sel</code> 、 <code>wb_sel</code> 、 <code>reg_write</code> 、 <code>flags_write</code> 、 <code>pc_write</code> 、 <code>ir_write</code> 、 <code>mem_read/write</code> 、 <code>next_sel</code> 。ADD 看 <code>opcode</code> 与 <code>step</code> ，条件分支还要看 Zero 等标志。	ROM 每个输出位都必须连接到一个真实控制对象。
控制 trace	S0 打开 R1/R2 到 A/B 的路径并提交 A/B；S1 打开 A/B 到 ALU 的路径并提交 ALUOut/Flags；S2 选择 ALUOut 写回 R3 并打开 <code>reg_write</code> 。	每周期要写清打开路径、提交状态和关闭信号。
最小 CPU 接口	PC 输出取指地址并由 <code>pc_write/pc_sel</code> 更新；IR 锁存指令并输出 <code>opcode</code> /寄存器字段；寄存器堆输出操作数并接收写回；ALU 产生结果和标志；存储器接口处理地址、读写数据和等待；控制器输入 <code>opcode</code> 、状态、标志和等待信号并输出控制字。	PC、IR、寄存器堆和标志是状态元件，必须有写使能。
错误定位	<code>alu_op</code> 错会算错函数； <code>wb_sel</code> 错会写回错误来源； <code>reg_write</code> 错会漏写或误写寄存器。应按控制 trace 检查状态、选择线和写使能。	先区分计算错误、选择错误和提交错误。

本章的经典读法是 trace：从 bit 解释，到 ALU 候选计算，到数据通路值流，再到控制信号时间表。

- 位级证据：补码取负可写成按位取反再加一；减法可复用加法器执行“B 取反、最低位进位为 1”。
- 标志证据：Carry 适合无符号边界，Overflow 适合补码有符号边界；不能把两者混成同一个“溢出”。
- ALU 证据：候选计算并行产生，选择器选出一个结果，标志位保存结果证据。
- 数据通路证据：为 $R3 = R1 + R2$ 写读地址、ALU 输入选择、`alu_op`、写回选择、写地址、写使能。
- 控制证据：每个周期哪些写使能为 1，哪些 mux 选择哪一路，ALU 做什么，都要能列成 trace。
- 检查题：若 ALU 结果已经正确，但写回 mux 选择线接错，寄存器结果会怎样？参考答案：寄存器会保存被错误选择的来源，例如旧寄存器值、内存数据或外部输入，而不是 ALU 结果。若示波器、LED 或仿真已经证明 ALU 输出正确，排查重点应转向 `wb_sel`、写回 mux、写地址、`reg_write` 和控制器状态，而不是继续修改 ALU。

经典教材会把控制器和数据通路并排讲：数据通路说明“能走哪些路”，控制器说明“本周周期允许哪条路”。两者合起来，才是可执行动作。

最小 CPU 与整机硬件

本部分导读

前面已经有了计算、状态、选择和控制。本部分先把这些部件合成一台可走读 trace 的最小 CPU，再把 CPU 接到主存、总线、设备、中断控制器和 DMA，最后通过 8086、80386、80486/Pentium 和现代 SoC 观察真实处理器怎样扩展这些边界。


最小 CPU 与控制 trace

前面已经具备构造处理器的必要部件：组合逻辑、状态元件、时钟边界、ALU、数据通路和控制器。本章只做一件事：把这些部件合成为一台能够取指、译码、执行、写回和更新 PC 的最小 CPU。主存、总线、设备和经典芯片会在后续章节展开，本章先把 CPU 内部的状态边界和控制 trace 写清楚。

CPU 可以视为一组同步硬件闭环：PC 指出下一条编码地址，取指路径取回指令 bit，译码逻辑生成控制信号，数据通路读取和计算，状态元件在时钟边界提交结果。只要能为一条指令写出 PC、IR、寄存器堆、ALU、写回 mux、标志位和控制器的完整 trace，就已经能判断这台最小 CPU 是否真的会执行程序。

核心思想

最小 CPU 不是“ALU 加寄存器”的粗线图，而是一组按周期提交的状态转换。每条指令都必须说明：本周期读哪些旧状态，组合路径经过哪些部件，哪些控制线有效，时钟沿会提交哪些新状态，异常或等待是否会阻止提交。



最小 CPU 的核心验收对象是 trace：PC 取指，IR 保存编码，控制器打开数据通路，寄存器和 PC 在时钟沿提交。

图示：最小 CPU 总图。箭头表示一次指令从取指到写回的证据链，反馈线表示 PC 和寄存器堆在时钟边界更新。

一、从动作编码到最小 CPU

若希望同一套数据通路在不同时间做不同动作，就需要把“这一次做什么”也表示成 bit。动作编码可以先写成最小形式：

```
opcode | dst | src_a | src_b
```

opcode 表示动作类型，例如 ADD、SUB、AND；dst 表示写入哪个寄存器；src_a 和 src_b 表示读取哪两个寄存器。控制器读取这些字段后，把它们译成 ALU op、读地址、写地址、写使能和写回选择。编码本身仍然是硬件输入，不是文字命令。

若有一组动作编码连续放在存储结构中，硬件还需要知道当前取哪一条。这个位置由 PC 保存。PC 本质上也是寄存器，只是它保存的是“下一条动作编码的地址”。

部件	作用
PC	保存下一条编码地址
指令存储器	根据 PC 输出当前编码
控制器	根据编码字段产生控制信号
寄存器阵列	保存通用数据
ALU	做整数和逻辑运算

选择器网络 选择 ALU 输入、写回来源和下一 PC

顺序执行时，下一 PC 可以由加法器产生：

```
pc_next = pc_current + instruction_size
```

如果每条编码占 4 个字节，`instruction_size` 就是 4；如果是可变长度指令，下一 PC 的计算会更复杂。关键事实是：顺序执行不是抽象的“下一行”，而是 PC 这个状态寄存器保存了新的地址。

最小单周期模型可以这样走：

阶段	硬件动作	边界
取指	PC 送入指令存储器，得到编码	组合路径
译码	控制器产生 mux、ALU、写使能信号	组合路径
执行	寄存器阵列读值，ALU 计算	组合路径
写回	结果在时钟沿写入寄存器或 PC	状态边界

用一条普通运算编码走读：当前位置 PC=100，指令存储器在地址 100 处保存的是：

```
ADD dst=R3, src_a=R1, src_b=R2
```

周期开始时，PC 输出稳定为 100。这个地址进入指令存储器，存储器经过地址译码后把这条编码输出。控制器看到 `opcode=ADD`，于是把 `alu_op` 设为 ADD，把寄存器阵列的两个读地址分别设为 R1 和 R2，把写地址设为 R3，把 `wb_sel` 设为 ALU，把 `reg_write` 设为 1，同时让下一 PC 选择 PC 加指令长度。

这些控制信号稳定后，寄存器阵列的两个读端口输出 R1 和 R2 当前的值。它们经过 ALU 输入选择器进入 ALU，加法路径产生结果。结果再经过写回选择器，到达寄存器阵列的写数据端口。另一边，PC 加法器准备下一条指令地址，PC 选择器把它送到 PC 的下一值输入。只有到时钟沿，两个状态变化才同时提交：R3 保存 ALU 结果，PC 保存下一条地址。

分支也可以归结为下一 PC 选择。顺序情况下，下一 PC 是 PC 加指令长度；条件分支则由 ALU 比较结果和选择器决定下一 PC 来源：

```
branch_taken = condition_met AND branch_op
next_pc = mux(branch_taken, pc_sequential, branch_target)
```

分支的硬件本质是改变 PC 这个寄存器的下一值。下一周期取到哪条编码，完全由这个新 PC 决定。

把指令周期写成可验收账本 经典教材讲 CPU 时，常把一条指令拆成取指、译码、执行、访存、写回和下一 PC 更新。这个拆分不是为了背阶段名称，而是为了把每个阶段对应到真实硬件路径。最小单周期 CPU 可以在一个长周期内完成所有路径；多周期 CPU 可以把这些路径分到多个时钟；流水线 CPU 可以让多条指令在不同阶段重叠推进。三者的共同点是：每个阶段都要说明源状态、组合路径、目标状态和异常边界。

阶段	主要硬件动作	关键控制信号	提交边界
IF 取指	PC 送到指令存储器或 I-cache，取回指令 bit	<code>pc_out</code> 、 <code>imem_read</code> 、 <code>ir_write</code>	IR 或取指缓冲
ID 译码	<code>opcode</code> 、寄存器号、立即数字段被解释成控制线	<code>decode</code> 、 <code>imm_kind</code> 、 <code>read_addr</code>	可组合，也可锁存
EX 执行	ALU 做加减、逻辑、比较或地址形成	<code>alu_op</code> 、 <code>a_sel</code> 、 <code>b_sel</code>	输出和标志

MEM 访存	对数据存储器、cache 或 MMIO 发起读写事务	mem_read、mem_write、byte_en	MDR 或外部响应
WB 写回	ALU 结果或读回数据写入寄存器堆	wb_sel、reg_write	目标寄存器
PC 更新	选择顺序 PC、分支目标、跳转目标或异常入口	pc_sel、pc_write	PC

这张表可以直接变成验收清单。若某条 LOAD 指令读到了错误数据，不应只问“内存为什么错”，而要逐项检查：PC 是否取到正确编码，译码是否识别为 LOAD，ALU 是否形成正确地址，MEM 阶段是否访问正确目标，读回数据是否进入 MDR，WB 阶段是否选择了 MDR 而不是 ALUOut。这样的排查方式比凭感觉改控制器可靠得多。

控制字把“会执行指令”落到可接线信号 教学 CPU 最容易写成口号：取指、译码、执行、写回。真正能搭出来的版本必须有控制字。控制字不是高级软件结构，而是一组在某个周期稳定的控制线集合。它决定寄存器是否写入、ALU 选哪个操作、存储器是否读写、PC 从哪里取下一值。若控制字没有定义清楚，CPU 即使图上连通，也无法稳定执行程序。

控制对象	ADD	LOAD	STORE	JZ
ALU 操作	加法或指定算术	基址加偏移	基址加偏移	比较或测试零
寄存器读	两个源寄存器	基址寄存器	基址和数据寄存器	条件源寄存器
存储器读	无	有	无	无
存储器写	无	无	有	无
写回选择	ALU 结果	存储器数据	无	无
PC 选择	顺序 PC	顺序 PC	顺序 PC	条件目标或顺序 PC

若把这些控制对象压成 bit，可以得到类似下面的教学控制字。具体 bit 位不重要，重要的是每一位都能对应到实际连线或选择器输入。

```
control word fields:
pc_sel      // sequential, branch_target, jump_target, exception
reg_write   // enable register-file write port
wb_sel      // ALU, memory, pc_plus_size
alu_op      // add, sub, and, or, compare
alu_b_sel   // register or immediate
mem_read    // request data read
mem_write   // request data write
byte_en     // selected byte lanes
flags_write // update Zero/Carry/Overflow/Sign
```

硬连线控制与微程序控制是两种组织控制字的方法 控制器可以直接由 opcode、状态位和当前周期译码出控制线，这称为硬连线控制。它速度快，结构适合简单指令集和高速流水线，但修改指令行为需要改组合逻辑。另一种方法是把控制字存在控制存储器中，由微程序计数器逐条取出微指令；每条机器指令对应一段微操作序列。这种方法更像“硬件内部的小程序”，适合组织复杂指令、多周期总线访问和异常入口，但控制存储器和微序列会增加延迟。

控制方式	适合场景	验收问题
硬连线控制	指令格式规整、周期少、目标频率高	opcode、状态位和时序状态是否唯一决定控制线

微程序控制	指令复杂、多周期动作多、需要复用数据通路	微地址如何选择、分支微指令如何跳转、异常如何打断
混合方式	常见简单指令走快路径，复杂指令走微序列	快路径和微序列是否共享一致的提交边界

```
microinstruction sketch:
alu_op | src_a | src_b | dst | mem_cmd | pc_cmd | next_micro_pc

LOAD sequence:
u0: IR <- MEM[PC],      next = u1
u1: A <- R[base],       next = u2
u2: ADR <- A + imm,      next = u3
u3: MDR <- MEM[ADR],     next = u4 or wait
u4: R[dst] <- MDR, PC <- PC+4, next = fetch
```

微程序写法有一个重要好处：它迫使作者说明每个周期保存什么中间状态。若某一步需要等待外部存储器，`next_micro_pc` 可以停留在当前微地址；若访问失败，微序列可以跳到异常入口。这样，等待、错误和普通写回不再混在一句“执行 LOAD”里。

多周期 CPU 用微操作缩短最长组合路径 单周期 CPU 概念清楚，但周期必须长到容纳取指、译码、ALU、访存和写回的最坏组合路径。多周期 CPU 把同一条指令拆成若干微操作，让每个周期只完成一小段可验收动作。例如 LOAD 可以拆为：PC 取指、译码读寄存器、ALU 形成地址、存储器读、写回寄存器。每一步之间用 IR、MDR、ALUOut 或临时寄存器保存中间结果。

周期	微操作	打开的硬件路径	提交对象
T0	IR = MEM[PC]	PC 到指令存储器，读响应到 IR	IR
T1	A = R[rs], B = R[rt]	指令字段到寄存器堆读地址	A/B 临时寄存器
T2	ALUOut = A + imm	ALU 做地址形成或比较	ALUOut/Flags
T3	MDR = MEM[ALUOut]	地址到数据存储器，读响应到 MDR	MDR
T4	R[rd] = MDR, PC = PC+4	写回 mux 和 PC 加法器	寄存器、PC

这个 trace 说明，多周期设计不是“慢版单周期”，而是把过长的硬件路径切成可计时、可观察、可插入等待的边界。若数据存储器慢，可以只让 T3 等待；若分支比较已经在 T2 得到结果，可以在 T2 或 T3 改写 PC；若发生异常，可以把 PC 选择器改到异常入口，而不是继续提交错误写回。

先规定一个极小 ISA，程序才能进入 ROM 为了让整机实验真正运行，需要把“指令”压成固定 bit。下面是一种 16-bit 教学编码：高 4 bit 是 opcode，中间字段选择寄存器，低位可解释为寄存器号、立即数或分支偏移。它不是任何真实 ISA 的复制品，但足以把编码、译码、控制字和 ROM 内容连接起来。

指令	编码格式	语义	需要的硬件路径
ADD	0001 d a b ----	R[d]=R[a]+R[b]	双读端口、ALU、写回
LDI	0010 d imm8	R[d]=zero_extend(immm8)	立即数扩展、写回
LOAD	0011 d a off4	R[d]=MEM[R[a]+off4]	地址形成、读存储、写回

STORE	0100 s a off4	MEM[R[a]+off]= R[s]	地址形成、写数据、字 节使能
JZ	0101 r off8	若 R[r]==0 则 PC 加偏移	比较、符号扩展、PC 选择
JMP	0110 off12	PC 加偏移	目标形成、PC 写入

这个编码能直接写入 ROM。若 `GPIO_IN=0xF004`、`GPIO_OUT=0xF000`，程序可以先用 `LDI` 装入高地址基址，再循环读取按键、条件跳转、写 LED。教学实现中可把 `R0` 固定为 0，也可用一个寄存器保存 I/O 基址。关键不是汇编语法，而是 ROM 中每个 16-bit 字都能被译码成控制信号。

```
tiny ROM program sketch:
  LDI  R1, 0xF0          // R1 holds high part of MMIO base
loop:
  LOAD R2, [R1 + 4]      // read GPIO_IN
  JZ   R2, off
  LDI  R3, 1
  STORE R3, [R1 + 0]     // write GPIO_OUT = 1
  JMP  loop
off:
  LDI  R3, 0
  STORE R3, [R1 + 0]     // write GPIO_OUT = 0
  JMP  loop
```

从一条语句贯通到硬件事务 为了避免本章变成若干概念并列，可以用一条简单语句贯通整机：`if (MMIO[GPIO_IN] != 0) MMIO[GPIO_OUT] = 1;`。在软件层面它像一次条件判断；在硬件层面，它至少包含取指、译码、地址形成、MMIO 读、条件分支、MMIO 写和 PC 更新。每一步都可以写成可验收事务。

层次	发生的动作	必须检查的证据
取指	PC 指向 ROM 或 I-cache 中的 LOAD/JZ/STORE 编码	PC、指令存储片选、IR 内容
译码	opcode 被译成 <code>mem_read</code> 、 <code>pc_sel</code> 、 <code>mem_write</code> 等控制线	控制字和寄存器读地址
地址形成	基址寄存器与偏移形成 <code>GPIO_IN</code> 或 <code>GPIO_OUT</code> 地址	ALU 输入、ALUOut、地址总线
MMIO 读	GPIO 控制器返回已同步按键状 态	GPIO 片选、读使能、返回数 据稳定
条件判断	比较结果决定顺序 PC 或分支 目标	Zero 标志、分支控制、下一 PC
MMIO 写	输出锁存器接收写数据并驱动 LED	写使能、字节使能、锁存器输 出

这个例子也说明，编译后的指令顺序与外设副作用不能随意重排。普通内存访问可以被 cache、写缓冲和预取优化；但 `GPIO_OUT` 写入是外部可见动作，必须按设备属性和顺序规则执行。若系统把 MMIO 当作普通 cacheable 内存，LED 可能不会在预期时刻改变，甚至写入被合并或延迟到错误位置。

五类基本指令覆盖了 CPU 的主要通路 最小 CPU 不必一开始支持复杂指令，但至少能解释五类动作：寄存器到寄存器运算、加载、存储、条件分支和无条件跳转。它们共同覆盖寄存器堆、ALU、数据存储器、PC 选择器和标志位。

指令类	典型路径	必须打开的控制	写回对象
-----	------	---------	------

ADD/SUB	寄存器读出，经 ALU，结果写回寄存器	alu_op、wb_sel=ALU、reg_write	寄存器、Flags
LOAD	基址寄存器加立即数形成地址，存储器读回数据	alu_op=ADD、mem_read、wb_sel=MEM	寄存器
STORE	基址寄存器加立即数形成地址，源寄存器写入存储器	alu_op=ADD、mem_write、store_data_sel	存储器或 MMIO
BRANCH	比较源操作数或标志位，条件成立则选择分支目标	alu_op=CMP、pc_sel、pc_write	PC
JUMP	立即数、寄存器或链接地址决定下一 PC	target_sel、pc_sel、可选 reg_write	PC，可选链接寄存器

以 LOAD 为例，`R3 = MEM[R1 + 8]` 不是单纯“读内存”。硬件要先读出 R1，把立即数 8 符号扩展或零扩展到 ALU 输入宽度，ALU 做地址加法，地址进入数据存储路径，读响应回来后经过写回 mux，最后在时钟沿写入 R3。若目标地址落入普通 RAM，读回的是存储阵列内容；若目标地址落入 MMIO 区，读回的是设备寄存器当前状态。地址相同形式，语义由地址译码决定。

```
LOAD R3, [R1 + 8]
EX:  addr = R1 + sign_extend(8)
MEM:  read target selected by addr
WB:   R3 = read_data
```

STORE 的风险更高，因为它有副作用。`MEM[R1 + 8] = R3` 若落到 RAM，表示保存数据；若落到设备命令寄存器，可能启动设备、清除中断或改变输出引脚。因此 STORE 必须明确字节使能、写数据来源、地址空间属性和完成条件。普通内存写响应表示写事务被接受；设备命令写响应通常不表示设备动作完成。

```
STORE [R1 + 8], R3
EX:  addr = R1 + sign_extend(8)
MEM:  write_data = R3, byte_en = access_size
      target receives write command
WB:   no register writeback
```

BRANCH 和 JUMP 则说明 PC 是数据通路的一部分。条件分支一般要先得到比较证据，例如 Zero、Sign、Carry 或 Overflow，再由控制器决定 `pc_sel`。无条件跳转可以直接选择目标地址；带链接跳转还会把返回地址写入寄存器。此时同一条指令可能同时写 PC 和一个通用寄存器，控制器必须明确两个写边界是否在同一时钟沿提交。

最小整机实验要先有可观察边界 若把本节落到一块低速实验板，不必立即追求完整 ISA。可以先定义四条动作：`ADD`、`LOAD`、`STORE`、`JZ`。指令 ROM 提供编码，4 个寄存器保存通用值，74HC283/74HC86 构成加减核心，SRAM 或寄存器阵列模拟数据存储，若干 LED 和拨码开关映射成 MMIO。验收重点是每一步都可观察：PC LED 显示当前取指地址，IR LED 或逻辑分析仪显示当前指令，控制线可单步观察，写回和 PC 更新只在时钟沿发生。

实验对象	可用器件或实现	验收证据
指令 ROM	EEPROM、Flash 或预置拨码/仿真 ROM	复位后固定地址输出第一条编码
PC/IR	74HC161、74HC574 或触发器组	PC 每步按控制更新，IR 保存本周期指令
数据 RAM	SRAM、寄存器阵列或仿真存储器	LOAD/STORE 地址、数据、写使能可观察

地址译码	74HC138、比较器或门阵列	RAM、LED、按键寄存器不会同时响应
MMIO LED	锁存器驱动 LED	写指定地址后 LED 状态在边界改变
MMIO 按键	上拉/下拉、施密特、同步器	读指定地址返回已同步状态，不直接用生按键

最小整机的单步调试顺序 搭建教学 CPU 时，最可靠的调试顺序不是一次性运行程序，而是把每个状态边界单独验收。先让复位把 PC 固定到入口地址，再单步确认 ROM 输出第一条指令；随后确认 IR 能锁存该指令，译码能产生正确控制线；再用一条 ADD 验证寄存器读、ALU 和写回；最后才加入 LOAD、STORE、分支和 MMIO。

调试阶段	操作	通过标准
复位	拉低/拉高复位并给一个时钟	PC 固定为入口，写使能均处于安全值
取指	单步一个取指周期	ROM 片选有效，IR 保存预期编码
ADD	预置 R1/R2，执行 ADD R3,R1,R2	R3 在时钟沿变为正确和，PC 前进
LOAD	RAM 某地址预置数据，执行加载	地址、读使能、写回来源均正确
STORE	执行写 RAM 或写 LED 寄存器	只有目标片选有效，非目标不被改写
分支	改变 Zero 条件重复执行	PC 在顺序地址和分支目标之间正确选择

这种验收方式也适用于 FPGA。逻辑分析仪、仿真波形或片上 ILA 应至少抓取 PC、IR、控制字、ALU 输入输出、内存地址、读写使能、写回数据和寄存器写地址。若只看最终 LED 是否闪烁，错误可能被循环掩盖；若能看到每条指令的提交边界，错误会落到具体周期。

流水线把吞吐率问题提前暴露出来 一旦把取指、译码、执行、访存和写回拆成流水级，CPU 的平均吞吐率可以提高，但控制复杂度也立刻上升。相邻指令可能争用同一个存储器端口，后一条指令可能读取前一条尚未写回的寄存器，分支可能让已经取到的指令变成错误路径。这些问题统称结构冒险、数据冒险和控制冒险。

冒险类型	例子	硬件处理
结构冒险	取指和 LOAD 同时争用单端口存储器	分离指令/数据存储，或插入停顿
数据冒险	ADD R1,... 后立刻 SUB R2,R1,...	旁路/转发，或等待写回后再读
控制冒险	条件分支结果未出时已取后续指令	预测、延迟槽、停顿或冲刷流水线
异常冒险	较晚指令先完成，较早指令发生异常	提交队列或按序提交保证精确状态

因此，现代芯片低时延不只是“流水线更深”。流水线必须配套转发网络、停顿控制、冲刷控制和精确异常边界。否则，吞吐率提高会以错误状态提交为代价。学习最小 CPU 时提前看到这些冒险，可以防止把流水线误解成简单地把框图切成几段。

本章到此只验收 CPU 内部 trace 最小 CPU 章节到这里应停在内部状态边界：PC、IR、寄存器堆、ALU、写回 mux、控制字、等待状态和流水线冒险。只要读者能把每条指令写成“读旧状态、经过组合路径、在时钟沿提交新状态”的 trace，本章

目标就已经完成。

下一章再把这个 CPU 接到主存、总线、MMIO、DMA 和中断，讨论地址译码、等待、错误、cache 可见性和设备副作用。第六章再用 6502、Z80、8051、8086、80386、80486/Pentium 和现代 SoC 观察真实芯片如何把这些边界逐步扩展到整机平台。这样分章后，CPU 内部 trace、整机事务、经典芯片三类问题不会混在同一节里。

章末练习与验收任务

本章练习不要求先追求完整 ISA，而要求把每条指令写成可检查的硬件 trace。答案必须同时说明控制线、数据路径和提交边界。

任务	要完成的产物	验收标准
PC 取指	写出 PC、指令存储器、IR 和 <code>pc_write/ir_write</code> 的周期关系	能说明哪一拍保存指令
ADD trace	为 <code>R3=R1+R2</code> 列出读地址、ALU 操作、写回选择和写使能	写回只在目标时钟沿发生
LOAD trace	把 LOAD 拆成地址形成、存储读、MDR 保存、寄存器写回	能处理存储器未 ready
STORE trace	说明地址、写数据、字节使能、写控制和无寄存器写回	能区分 RAM 写和 MMIO 副作用
JZ trace	说明 Zero 标志如何影响下一 PC	分支目标和顺序 PC 选择明确
控制字	设计一个包含 <code>alu_op/wb_sel/reg_write/mem_read/mem_write/pc_sel</code> 的控制字	每一位能追到实际电路
微程序	为 LOAD 写出 5 个微步骤和等待状态处理	慢存储器只拖住访存阶段
流水线冒险	说明结构、数据、控制三类冒险各破坏什么边界	能提出停顿、转发或冲刷策略

参考解答与验收要点

任务	参考解答	必须保留的验收点
PC 取指	PC 输出取指地址，指令存储器返回编码， <code>ir_write</code> 在取指边界保存编码；下一 PC 可由 <code>pc+size</code> 、分支目标或异常入口选择。	PC 和 IR 都是状态元件。
ADD trace	读端口选择 R1/R2，ALU 选择 ADD，写回 mux 选择 ALUOut，写地址为 R3， <code>reg_write=1</code> 只在写回边界有效。	算对不等于写对。
LOAD trace	EX 阶段形成地址，MEM 阶段发起读，目标未 ready 时保持地址和控制，响应后保存 MDR，WB 阶段写回目标寄存器。	等待不能污染其他状态。
STORE trace	STORE 使用 ALU 形成地址，源寄存器提供写数据，打开字节使能和写控制，不开寄存器写回。若地址命中 MMIO，副作用由设备规格决定。	STORE 是有副作用的事务。
JZ trace	比较或 ALU 结果产生 Zero，控制器根据 Zero 选择顺序 PC 或分支目标；PC 只在提交边界更新。	条件输入必须在采样前稳定。

控制字	控制字字段应覆盖 PC、IR、寄存器堆、ALU、存储器和下一状态逻辑；任何字段没有连接对象都不是硬件控制。	控制字是电线集合，不是注释。
微程序	LOAD 可写为取指、读寄存器、地址形成、访存等待、写回；访存未完成时微地址保持在等待状态，错误时跳异常入口。	微步骤提供可观察边界。
流水线冒险	结构冒险来自资源争用，数据冒险来自结果未写回，控制冒险来自下一 PC 尚未确定。停顿保护边界，转发减少等待，冲刷丢弃错误路径。	提高吞吐不能破坏提交顺序。

最小 CPU 的经典读法是逐周期 trace。不要只画“PC 连到内存、ALU 连到寄存器”的框图；要写清楚每条指令在哪个周期读旧状态、在哪条组合路径上传播、在哪个时钟沿提交新状态。后续主存、总线、I/O 和经典芯片只是在这个 trace 外面继续增加事务边界。


主存、总线、I/O 与 DMA

前面已经解释了最小 CPU 如何在内部取指、译码、执行和提交状态。若停在这里，读者只能得到一台“会在寄存器之间搬数”的小机器。真正的整机还需要大容量主存、可寻址设备、外部事件、等待、错误和批量数据搬运。本章专门补上这条桥：CPU 怎样把一个地址变成一次存储器或设备事务，设备怎样把完成事件通知 CPU，DMA 又怎样在不让 CPU 逐字搬运的情况下读写主存。

本章的目标不是背总线协议名字。无论是 8086 板级总线、微控制器片内总线、PCIe 设备，还是现代 SoC 互连，工程问题都相同：谁发起请求，谁响应地址，数据由谁驱动，什么时候采样，目标慢了怎样等待，目标不存在怎样失败，设备完成后怎样通知。把这些问题写清楚，才能从最小 CPU 走到可启动、可调试、可扩展的整机。

核心理想

整机硬件不是“CPU 加一块内存”的粗线图，而是一组可验收事务。每次访问都必须说明地址、方向、字节选择、目标片选、握手、完成、错误和副作用。只有这些边界明确，CPU 才能可靠地取指、访存、访问设备和处理中断。



图示：从最小 CPU 到整机事务。地址译码决定目标，握手和事件决定本次访问何时真正完成。

一、主存不是抽象数组

软件把内存看成按地址编号的字节序列，硬件却必须用地线、译码器、存储阵列、数据线和控制信号实现这件事。一次读访问至少包含四个事实：发起者给出地址，译码逻辑选中目标，目标经过内部访问后驱动数据，发起者在规定边界采样。一次写访问则要求地址、写数据、字节使能和写控制在目标采样窗口内稳定。

对象	硬件含义	验收问题
地址	指出本次事务目标位置	高位译码是否只选中一个目标
数据	读时由目标返回，写时由发起者提供	同一时刻是否只有一个驱动器
读写控制	区分本次事务方向和类型	输出使能和写使能是否互斥
字节使能	指明哪些 8-bit 车道有效	字节写不会破坏相邻数据
ready/valid	指明请求或响应是否真正完成	慢目标能否插入等待而不丢地址和数据

ROM、SRAM 和 DRAM 的读写不是同一种动作 ROM 或 Flash 适合保存启动代码，掉电后内容仍在；SRAM 接口直观，地址稳定后在访问时间内返回数据，适合教学板、


cache 和小容量片上 RAM；DRAM 密度高，但单元需要刷新，访问还要经过 bank、行、列、预充电和控制器调度。把这些对象都叫“内存”没有错，但在硬件验收时必须区分它们的时序和控制边界。

存储类型	典型用途	关键边界
ROM/Flash	复位入口、固件、常量表	复位地址必须映射到有效内容，读时序满足取指
SRAM	cache、实验板 RAM、小容量片上存储	CS/OE/WE 互斥，地址和数据满足建立时间
DRAM	大容量主存	控制器负责 activate、read/write、precharge、refresh
寄存器文件	CPU 内部近距离状态	多读端口、写端口、旁路和同周期读写规则明确

异步 SRAM 是最好的第一块主存 教学整机可以先使用低速异步 SRAM。读周期中，地址和片选稳定后，打开输出使能，SRAM 在访问时间后驱动数据线；写周期中，输出使能关闭，发起者驱动数据线，在写使能有效窗口内把数据写入目标字节。这个模型足够简单，也足以暴露硬件最常见错误：片选重叠、输出争用、写使能过早、字节使能错误。

```
SRAM read:
  address stable
  CS active, OE active, WE inactive
  wait access time
  sample data

SRAM write:
  address and write_data stable
  CS active, OE inactive, WE active for write window
  selected byte lanes store data
```



等待状态的目的，是把采样点推迟到数据有效之后，同时保持地址、片选和方向不变。

图示：异步 SRAM 读周期的最小账本。数据有效之前不能被 CPU 采样。

DRAM 需要控制器而不是直接接地址线 DRAM 的容量来自更密集的存储单元，代价是接口复杂。控制器要先打开某个 bank 的某一行，再读写列；换行前需要预充电；即使没有普通访问，也要周期性刷新；高速 DRAM 还需要训练采样窗口。CPU 看到的是“主存读写”，但实际路径经过控制器、队列、bank 调度、行命中或行冲突。这也是为什么现代 CPU 必须靠 cache 把常用数据放近。

DRAM 动作	硬件含义	时延来源
Activate	打开某个 bank 中的一行	行译码和感放建立
Read/Write	在已打开行内选择列传输数据	列访问、突发传输和总线排队

Precharge	关闭当前行，准备访问另一行	位线恢复到可再次访问状态
Refresh	周期性恢复存储单元电荷	控制器必须暂停或调度普通访问

二、地址译码定义整机地图


CPU 输出的是地址数值，整机必须规定这个数值由哪个目标响应。这个规定叫地址映射。一个简单教学板可以把低地址映射到 ROM，中间映射到 RAM，高地址小窗口映射到 GPIO、定时器和串口等设备寄存器。地址译码器把高位地址和访问类型变成片选信号。

example 16-bit address map:

```

0x0000-0x7FFF  boot ROM
0x8000-0xEFFF  SRAM
0xF000         GPIO_OUT
0xF004         GPIO_IN
0xF010         TIMER_COUNT
0xF014         TIMER_CTRL

```



验收目标：任意一个地址最多选中一个目标；
未映射区域也要有错误、固定值或超时规则。

图示：地址译码不是软件表格，而是片选电路。片选重叠会造成总线争用或误写设备。

映射对象	响应规则	典型错误
ROM	复位入口和只读代码地址命中	复位后 CPU 取不到第一条指令
RAM	普通数据读写地址命中	写使能误打到 ROM 或设备窗口
GPIO	设备寄存器地址命中并产生副作用	地址译码过宽，普通内存写误触发外设
未映射区	返回错误、超时或固定空值	访问悬空，CPU 永久等待或读到随机总线值

片选表达式就是硬件合同 若地址空间为 64 KiB，可以用高位地址产生粗粒度片选。例如 $A15=0$ 选 ROM， $A15=1, A14=0$ 选 RAM， $A15=1, A14=1, A13=1, A12=1$ 选 I/O 窗口。无论用门电路、译码器、CPLD 还是 FPGA 实现，都必须证明任意合法周期最多只有一个目标片选有效。

```

rom_cs = !A15
ram_cs = A15 && !A14
io_cs  = A15 && A14 && A13 && A12

```

这三个表达式看起来像逻辑练习，实际上就是整机安全边界。若 ROM 和 RAM 可同时片选，读周期可能出现两个芯片同时驱动数据线；若 RAM 和 GPIO 片选重叠，普通 STORE 可能既改内存又改外设输出；若未映射地址没有超时或错误返回，CPU 可能等待一个永远不会响应的目标。

时序预算决定是否需要等待状态 地址译码需要时间，存储器访问需要时间，数据到达 CPU 输入端后还要满足建立时间。若这些时间总和超过时钟周期，就必须降低频率、换更快器件，或插入等待状态。等待状态不是软件延时，而是硬件事务延长：地址、片选、读写方向和数据驱动关系必须在等待期间保持可解释。

```
read_budget =
  cpu_address_output_delay
+ address_decode_delay
+ memory_access_time
+ input_setup_time
+ board_margin
```

若 `read_budget` 大于一个周期，控制器就不能在下一拍采样数据。慢 ROM、慢外设和长板级走线都可能需要 READY/WAIT 机制。正式规格还应说明最大等待长度和超时行为，避免坏设备把整机永久挂住。

处理方式	适合场景	代价
降低时钟	全系统都慢，教学板容易观察	所有操作都变慢
更快器件	SRAM 或译码器成为瓶颈	成本、功耗或电平兼容性变化
插入等待	只有部分目标较慢	控制器必须保持事务状态
超时返回错误	目标可能不存在或失效	需要错误状态和恢复入口


三、MMIO 把设备寄存器放进地址空间

设备寄存器可以像内存地址一样被 CPU 读写，但它们不是普通 RAM。读状态寄存器可能清除某些位，写命令寄存器可能启动外设动作，写数据寄存器可能进入 FIFO，读数据寄存器可能弹出一个元素。这类地址称为内存映射 I/O，简称 MMIO。MMIO 的关键不是地址长得像内存，而是每个寄存器都有副作用和顺序规则。

设备寄存器	读写语义	验收问题
DIR	设置 GPIO 引脚方向	输出引脚和输入引脚不会混用
OUT	写输出锁存器	写入只改变目标输出位
IN	读取同步后的外部输入	按键抖动和亚稳态不能直接进入 CPU
STAT	返回 ready、busy、error、irq 等状态	清除规则不会丢掉同时到来的新事件
DATA	数据收发寄存器或 FIFO 端口	空读、满写和溢出有明确定义

MMIO 写响应不等于设备已经完成 CPU 写一个命令寄存器，通常只表示设备已经接收命令。设备真正完成可能要等若干周期、若干微秒，甚至更久。完成可以通过状态位、轮询、DMA completion 或中断通知。若把 MMIO 写返回当作“设备动作完成”，软件会在设备尚未写完缓冲区、尚未刷新状态或尚未清除错误时继续执行，形成难复现的硬件错误。

```
device command sequence:
  CPU writes COMMAND register
  bus write response returns
  device starts internal work
  device sets DONE or ERROR
  interrupt or polling tells CPU to inspect result
```

图示：MMIO 写命令的两层完成边界。总线完成不等于设备动作完成。

端口 I/O 与 MMIO 是两种地址合同 8086 家族保留了独立 I/O 地址空间，IN 和 OUT 指令访问端口；许多 RISC 和单片机系统则把设备寄存器映射进普通地址空间，用 LOAD/STORE 访问。两者都能控制设备，但硬件合同不同。端口 I/O 需要 I/O 周期和端口地址译码；MMIO 需要内存地址译码和内存属性规则，例如不可缓存、不可合并或必须保持顺序。

外部输入必须先调理和同步 按键、传感器、串口线和外部中断引脚都不按 CPU 时钟整齐变化。按键还会抖动，异步输入还可能让触发器进入亚稳态。教学板上的 GPIO 输入至少应经过电平保护、上拉/下拉、去抖策略和同步触发器，再进入设备寄存器。否则 CPU 读到的不是稳定硬件事实，而是未定义的边界行为。

不要把设备寄存器当作普通变量。普通 RAM 的读写目标是保存数据；MMIO 的读写目标是驱动硬件状态机。编译器、cache、写缓冲和乱序执行都可能改变普通内存访问的时机，但设备访问通常需要不可缓存属性、顺序约束和明确的完成检查。

从 GPIO、定时器和 UART 看设备寄存器 设备寄存器最好用具体布局理解。一个 GPIO 控制器可以有输出寄存器、输入寄存器、方向寄存器和中断状态寄存器；定时器可以有计数值、比较值、控制位和中断清除位；UART 可以有发送数据、接收数据、状态和波特率配置寄存器。CPU 访问这些寄存器时走的是地址事务，但设备内部看到的是控制状态机输入。

设备	寄存器边界	常见验收问题
GPIO	DIR/OUT/IN/IRQ_STAT	输入是否同步，输出是否只改目标位
定时器	COUNT/CMP/CTRL/IRQ_CLEAR	到期事件是否锁存，清除是否丢新事件
UART	TX/RX/STAT/BAUD	空读、满写、错误位和中断顺序是否清楚

四、中断和 DMA 把外部事件接回 CPU

轮询可以让 CPU 一直读状态寄存器，直到设备 ready。但若设备很慢，CPU 会浪费大量周期。中断提供另一种路径：设备在状态变化后请求中断，中断控制器汇总、屏蔽和排序请求，CPU 在可接受边界保存当前执行上下文，跳到中断入口，服务程序读取设备状态并清除事件。

对象	硬件职责	验收问题
设备	产生完成、错误或数据到达事件	状态位和中断请求是否同步一致
中断控制器	汇总、屏蔽、优先级和投递	屏蔽位、优先级、EOI 顺序是否正确
CPU 入口	保存边界状态并跳到入口	PC、标志和特权边界是否可恢复

服务程序	读状态、搬数据、清除事件	不丢新事件，不重复进入同一旧事件
------	--------------	------------------

中断清除顺序是硬件合同 若服务程序先清设备状态，再清中断控制器，或先通知中断控制器再清设备，效果可能不同。某些设备要求先读状态后读数据，某些要求写 1 清位，某些要求读数据寄存器自动清除 ready。教材级规格必须写清楚事件锁存、状态读取、清除、EOI 和重新开放中断的顺序。否则系统在低速测试中正常，在高频事件下丢中断或重复中断。

DMA 解决的是另一类浪费。若磁盘、网卡、显示控制器或音频设备需要搬运大量数据，CPU 不应逐字从设备读出再逐字写入内存。DMA 让设备或 DMA 控制器成为总线发起者，按描述符或寄存器配置直接读写主存。CPU 负责准备缓冲区和描述符，设备负责搬运，完成后用状态位或中断通知 CPU。

```
DMA receive sketch:
CPU allocates buffer
CPU writes descriptor address and length
CPU ensures descriptor is visible to device
device reads descriptor and writes buffer
device posts completion
CPU handles interrupt and inspects buffer
```

DMA 最容易错在可见性和所有权 DMA 让 CPU 和设备共享主存，也引入 cache 一致性、顺序和缓冲区所有权问题。CPU 写好的描述符必须先对设备可见；设备写入的缓冲区必须在 CPU 读取前变得可见；CPU 不能在设备仍拥有缓冲区时重用它；设备不能越过分配的地址范围。现代系统还会用 IOMMU 限制 DMA 能访问哪些物理页，避免坏设备或错误驱动破坏任意内存。



图示：DMA 缓冲区所有权。完成通知、cache 可见性和所有权回收必须按顺序发生。


边界	必须说明	失败后果
描述符可见	CPU 写描述符后如何让设备看到	设备读到旧地址、旧长度或旧标志
数据可见	设备写缓冲区后 CPU 如何看到新数据	CPU 读到 cache 中的旧内容
所有权	缓冲区何时归 CPU，何时归设备	重用正在 DMA 的缓冲区，数据被覆盖
地址权限	设备能访问哪些物理页或 I/O 虚拟地址	DMA 写坏无关内存或触发 IOMMU fault
完成顺序	completion 到达是否代表所有数据已可见	收到中断后仍读到未完成数据

五、从教学总线到现代互连

早期微机的并行总线比较直观：地址线、数据线、读写控制、片选和等待信号都能在逻辑分析仪上看到。现代芯片内部和 PCIe 这类外部互连更复杂，可能使用分层 packet、请求队列、completion、错误报告和流控。但抽象问题没有改变：事务由发起者提出，经互连路由到目标，目标返回数据或完成状态，错误路径必须被记录和上报。

互连对象	旧总线中的类比	现代形式
地址阶段	地址线和片选	请求 packet、BAR、路由 ID、地址译码
数据阶段	数据线和字节使能	payload、byte enable、burst 或 cache line
等待	READY/WAIT	credit、ready/valid、队列背压
完成	采样数据或写周期结束	completion packet、状态位、中断或 MSI
错误	总线错误或超时	poison、fault、AER、IOMMU fault、设备 error

valid/ready 是理解现代片上互连的最小模型 许多片上接口都可以抽象成 valid/ready 握手。发送方在 valid 为 1 时保持请求或响应稳定，接收方在 ready 为 1 时表示可以接收，只有二者同周期为 1，事务片段才真正完成。请求通道和响应通道可以分开，读请求和读数据也可以隔很多周期。这个模型比“总线一拍完成”更接近现代硬件。



图示：valid/ready 握手。背压不是错误，而是接收方暂时不能接受。

```
handshake rule:
transfer happens only when valid == 1 and ready == 1
while valid == 1 and ready == 0:
    sender keeps payload stable
receiver may apply backpressure by deasserting ready
```

写缓冲和内存顺序解释了现代芯片为什么看起来更快 写入比读取更容易被隐藏。CPU 可以先把写事务放进写缓冲，让执行流水线继续推进；写缓冲再把相邻写合并、排队发送到 cache 或互连。这样常见 STORE 的表面延迟很低，但代价是可见性变复杂：其他核心、DMA 或设备什么时候看到这次写，取决于 cache 一致性、内存类型和屏障规则。普通 RAM、MMIO 和 DMA 描述符不能使用同一套可见性假设。

总线错误和超时必须成为规格的一部分 未映射地址不能只写成“不要访问”。真实系统必须规定访问未映射区域时会发生什么：返回固定值、保持等待直到超时、产生总线错误，或进入异常入口。设备无响应、DRAM 控制器报错、ECC 检测失败、外设权限不允许，也都应该形成可观察错误状态。没有错误合同的整机，调试时会把硬件故障误判为程序死循环。

低时延来自近处、缓存、并行和卸载 现代整机降低时延，不是让所有路径都变成零等待。L1/L2 cache 让常见数据走近处 SRAM；TLB 让近期地址转换不必每次查页表；预取和分支预测提前准备可能需要的路径；流水线、旁路和乱序调度让独立工作重叠；DMA、队列和中断聚合把批量 I/O 从 CPU 指令流中卸载。失败路径仍然存在：cache miss、TLB miss、DRAM 排队、设备背压、DMA fault 和错误中断都会把访问拉回慢路径。

读任何硬件平台，都可以用同一张事务表约束理解：发起者、目标、地址、方向、数据宽度、握手、完成、错误、副作用和可观察证据。早期 8086 总线、微控制器片内外设、PCIe 设备和现代 SoC 互连的规模不同，但这十项问题不变。

章末练习与验收任务

任务	要求	验收标准
SRAM 读写周期	画出地址、CS、OE、WE、数据线和采样窗口	能指出谁驱动数据线，谁采样
地址映射	设计 64 KiB ROM/RAM/GPIO/定时器映射	任意地址最多一个片选有效
等待状态	为慢 ROM 和慢 I/O 设计 READY/WAIT 规则	等待期间地址和方向稳定，有超时策略
MMIO 寄存器	设计 GPIO 的 DIR/OUT/IN/STAT 语义	外部输入经过同步，状态清除规则明确
中断顺序	写出设备 ready 到 CPU 服务程序返回的 trace	不丢事件，不重复清旧事件
DMA 顺序	写出描述符、缓冲区、completion 和 cache 可见性边界	CPU 和设备所有权不重叠
valid/ready	用 valid/ready 描述一次读请求和读响应	能说明背压和 completion 的作用
未映射访问	规定未映射地址的超时、错误或固定返回值	CPU 不会永久等待未知目标

参考解答与验收要点

任务	参考解答	必须保留的验收点
SRAM 周期	读时地址和片选稳定，OE 有效、WE 无效，由 SRAM 驱动数据；写时 OE 无效，由发起者驱动数据，WE 在地址和数据稳定后有效。	输出使能互斥，写窗口满足建立/保持时间。
地址映射	例如低半区 ROM，高半区中一块 RAM，最高 4 KiB 为 I/O；用高位地址产生互斥片选，未映射区返回错误或超时。	片选互斥和未映射行为必须写入规格。
等待状态	慢目标在 ready 之前保持事务未完成，控制器保持地址、片选和方向；超过最大等待则返回错误。	等待状态是硬件事务延长。
MMIO	GPIO 输出写入锁存器，输入来自同步后的外部引脚，状态位说明 ready/error/irq，清除规则避免新旧事件混淆。	MMIO 有副作用，不是普通变量。

中断	设备锁存事件并请求中断，中断控制器投递，CPU 进入入口，服务程序读状态、处理数据、按设备规则清事件，再发送 EOI 或恢复中断。	清除顺序决定是否丢事件。
DMA	CPU 准备描述符和缓冲区并保证对设备可见，设备搬运数据并投递 completion，CPU 在 completion 后按一致性规则读取缓冲区。	描述符可见、数据可见和缓冲区所有权必须分开。
valid/ready	只有 valid 和 ready 同时为 1 才传输；ready 为 0 时发送方保持 payload；读请求和读响应可隔多个周期。	背压不等于错误，completion 才是完成证据。
未映射访问	未映射区域可以返回固定值、产生错误或等待到超时，但规则必须固定且可观察；不能让总线悬空成为随机值。	错误路径也是硬件规格。

经典芯片、启动与平台演进

前面已经把最小 CPU 和整机事务分开讲清楚。本章再回到真实芯片：6502、Z80、8051、8086、80386、80486、Pentium 和现代 SoC 不只是历史名称，而是硬件边界逐步扩展的样本。读这些芯片时，不应只背年份、位宽或指令集，而要问：状态保存在哪里，地址怎样形成，外部事务怎样发起，异常和等待怎样改变下一步，哪些功能被逐步搬进芯片内部。

芯片	本章观察重点	对整机理解的贡献
6502/Z80	8-bit CPU、外部地址/数据总线、控制周期	看见 CPU、存储器和 I/O 如何靠板级总线协作
8051	CPU、片内存储、I/O、定时器和中断集成	看见单片机把一部分整机控制收进芯片
8086/8088	16-bit x86、20-bit 地址、复用总线和预取队列	看见早期微处理器如何在引脚和地址空间之间取舍
80386	32-bit、保护模式、分页和异常机制	看见 CPU 如何承担系统级地址和权限合同
486/Pentium	片上 cache、流水线、浮点和预测方向	看见低时延来自片上集成和执行结构重组
现代 SoC	CPU、cache、内存控制器、I/O、安全启动同片集成	看见整机边界继续向片内移动

本章采用经典系统教材常用的标注方式：不把 CPU、总线、cache、I/O 当作孤立名词，而把它们写成可追踪的事务。阅读任何一颗芯片时，都应同时标出五类证据：状态保存在哪里，组合路径经过哪些部件，控制信号在什么时候有效，外部事务由谁驱动和谁采样，异常或等待如何改变下一步。



演进主线不是“位宽越来越大”这么简单，而是地址形成、等待隐藏、异常诊断和外设事务逐步进入芯片内部。

图示：经典芯片观察线索。每一代都把前一章的事务边界移动、扩宽或缓存。

一、8086：从芯片接口看早期微处理器

8086 是理解早期 x86 体系的重要起点。它是 16-bit 微处理器，拥有 16-bit 通用寄存器和 16-bit 数据通路特征，同时通过 20-bit 地址能力访问最多 1 MiB 物理地址空间。它的历史意义不只在指令集，还在于展示了 CPU 芯片如何通过外部总线、地址锁存、控制信号和存储器/外设共同构成一台机器。

8086 的寄存器组包括 AX、BX、CX、DX、SP、BP、SI、DI，以及 CS、DS、SS、ES 等段寄存器。段寄存器和偏移地址共同形成物理地址：

```
physical_address = segment * 16 + offset
```

这个规则反映了一个时代的硬件取舍：内部仍以 16-bit 编程模型为主，但外部需要访问超过 64 KiB 的地址空间，于是通过段基址左移和偏移相加得到 20-bit 地址。分段不是高级抽象，而是地址形成硬件的一部分。

8086 的外部总线也值得注意。地址线和数据线存在复用，某些引脚在总线周期的不同阶段承担不同含义。硬件需要地址锁存器在地址有效阶段保存地址，随后这些引脚可以用于数据传输。一次总线访问不是“读内存”三个字，而是分阶段发生的事务：输出地址、锁存地址、给出读写控制、等待存储器或 I/O 响应、传输数据、结束总线周期。

8086 观察点	硬件含义
16-bit 寄存器	数据运算和编程模型以 16-bit 为核心
20-bit 地址形成	通过段寄存器和偏移访问 1 MiB 物理空间
地址/数据复用总线	芯片引脚有限，外部需要锁存和分阶段传输
存储器与 I/O 周期	访问目标由控制信号和地址空间规则区分
BIU/EU 分工	取指队列和执行部件可部分重叠工作

8086 的典型板级连接还需要外部支持器件。地址/数据复用引脚在 T1 阶段输出地址，在后续阶段承载数据，因此常用地址锁存器保存低位地址；时钟、复位和 ready 同步可由时钟发生器组织；最大模式下，总线控制信号还可由总线控制器从状态信号译出。读数据手册时，不应只看“8086 是 16-bit CPU”，还要看它把哪些系统责任交给了板级芯片。

信号或器件	硬件作用	验收问题
ALE	地址锁存允许，提示外部锁存低位地址	锁存器是否在地址有效窗口保存地址
AD0-AD15	复用地址/数据线	哪个阶段由 CPU 驱动，哪个阶段由存储器或 I/O 驱动
A16-A19/S3-S6	高位地址与状态复用	地址是否在访问开始阶段被正确保存
RD/WR	读写控制	目标芯片输出使能和写使能是否互斥
M/IO	区分存储器周期和 I/O 周期	地址译码是否把事务送到正确目标
READY	外部目标请求插入等待状态	慢存储器是否能可靠延长总线周期
INTR/NMI	可屏蔽和不可屏蔽中断入口	请求是否同步，响应和清除顺序是否明确
8284/8288	时钟/复位/ready 或总线控制辅助	外部控制信号是否满足时序和极性要求

8086 的存储体选择是理解 16-bit 总线的关键 8086 有 16-bit 数据总线，但外部存储器常按 8-bit 芯片组织成偶地址低字节存储体和奇地址高字节存储体。地址最低位 A0 与高字节使能 BHE 共同决定哪些字节参与本次传输。这样，16-bit 字访问在偶地址上可以一次完成；若字从奇地址开始，通常需要拆成两个总线周期。

A0	BHE	参与字节	典型含义
0	0	D0-D7 与 D8-D15	偶地址 16-bit 字访问
0	1	D0-D7	偶地址低字节访问
1	0	D8-D15	奇地址字节访问
1	1	无有效字节	正常访问中不应作为有效传输

这张表能解释为什么“16-bit CPU”不等于每次总线访问都简单搬 16 bit。存储芯片、地址译码器和数据收发器必须理解字节车道。若把两个 8-bit 存储体简单并在一起而不处理 A0 和 BHE，字节写入会破坏相邻数据，奇地址字访问也无法正确完成。

最小模式、最大模式和外部控制器 8086 可以在最小模式下直接输出较多总线控制信号，也可以在最大模式下把状态信息交给外部总线控制器生成控制信号。前者适合单处理器小系统，后者便于接入更复杂的总线环境。这个差别说明，CPU 引脚不是固定地“表示某个概念”，它们会随系统模式承担不同职责。

系统形态	典型外部对象	学习重点
最小模式	地址锁存器、数据收发器、ROM/RAM、简单 I/O	CPU 直接给出读写、方向、使能等控制
最大模式	8288 总线控制器、总线仲裁、协处理或多主设备	状态信号被外部控制器译成总线命令
8088 小系统	8-bit 外部数据总线、较低成本板级存储器	编程模型相近，外部总线带宽和周期不同

一个 8086 存储器读周期可以按 T 状态走读。T1 中，CPU 把地址放到复用总线并拉出 ALE，外部锁存器保存地址；T2 中，CPU 改变总线方向并给出读控制；T3/Tw 中，存储器或 I/O 设备把数据放到数据线上，若 READY 不满足，CPU 插入等待状态；T4 中，CPU 采样数据并结束周期。这个过程把第一章的三态总线、第二章的时钟边界和第三章的控制 trace 合到一起：总线上的每一段时间都必须有唯一驱动者和明确采样者。

8086 memory read sketch:

T1: address valid, ALE latches address
 T2: RD active, bus turns around for target data
 T3: target drives data, READY may insert wait states
 T4: CPU samples data, control deasserts

8086 写周期、中断响应和总线让出也要按事务读 读周期只说明目标驱动数据线；写周期则相反，CPU 在合适阶段驱动数据线，外部存储器或 I/O 设备在写控制有效窗口内采样。若数据收发器方向或写使能时序错误，写入可能丢失，也可能造成 CPU 和外设同时驱动总线。8086 的中断响应周期又是另一类事务：CPU 不访问普通内存数据，而是响应中断控制器，取得中断类型或进入规定入口。

事务	总线动作	验收重点
存储器写	地址先被锁存，CPU 驱动数据，WR 有效，目标采样	数据方向、字节存储体和写窗口
I/O 写	地址或端口号选择外设寄存器，CPU 驱动命令或数据	M/I/O 或 I/O 周期控制、端口译码
中断响应	CPU 接受 INTR 后执行响应周期，中断控制器给出类型或向量信息	请求保持、优先级、响应和屏蔽状态
DMA 让总线	DMA 请求总线，CPU 完成当前边界后让出，总线主控权转移	HOLD/HLDA 类握手、三态释放、仲裁

8086 memory write sketch:

T1: address valid, ALE latches address
 T2: CPU drives write data, WR becomes active
 T3: target samples data, READY may insert wait states
 T4: WR deasserts, bus returns to idle or next cycle

这组事务可以直接指导早期微机板级排错。若读 ROM 正常、写 RAM 失败，应重点查数据收发器方向、**WR** 极性、字节存储体选择和 SRAM 写入时间；若外设中断不进入，应同时查外设请求、8259 屏蔽位、CPU 中断允许状态和中断响应周期；若 DMA 后内存内容异常，应查总线让出时 CPU 是否真正三态、DMA 地址计数是否正确、目标存储器是否满足时序。

8086 内部常被划分为总线接口单元和执行单元。总线接口单元负责取指、形成物理地址、访问外部总线，并维护预取队列；执行单元负责译码和执行指令。这个分工说明，即使没有现代深流水，CPU 内部也已经在尝试把“取指访问外部世界”和“执行内部运算”分开，以减少外部存储访问延迟对执行的影响。

从本书前面建立的硬件模型看，8086 可以视为一个更复杂的同步系统：PC 在 x86 语境中体现为指令指针和代码段组合；地址形成部件把段和偏移送入加法路径；总线接口把地址和控制信号变成外部事务；执行部件译码指令并驱动寄存器、ALU 和标志位。8086 不是脱离前面章节的新对象，而是前述部件在真实芯片中的组合。

8086 还说明“低时延”在早期处理器中已经是系统问题。预取队列试图在执行部件工作时提前从外部总线取回后续指令，减少执行部件等待取指的时间。这个机制不等于现代流水线和分支预测，但思想相通：把慢的外部访问与内部执行尽量重叠。若分支改变控制流，预取队列中已经取得的顺序指令可能失效；若外部总线慢于指令消费速度，执行部件仍会等待。这里可以看见第一章快慢路径表的早期版本。

围绕 8086/8088 的经典外围芯片同样值得提前认识。8255 可编程并行接口把若干引脚组织成可配置 I/O 口；8253/8254 定时器提供周期性计数和中断来源；8259 中断控制器把多个外设请求汇总给 CPU；8237 DMA 控制器让设备和内存之间进行批量搬运；8250/16450/16550 UART 把串行线上的位流转换为 CPU 可读写的寄存器和 FIFO。它们共同说明，整机不是一颗 CPU，而是一组围绕地址、数据、控制和完成事件协作的芯片。

经典芯片	解决的问题	与本章主题的连接
8255 PPI	把并行引脚配置成输入、输出或握手端口	GPIO 和设备寄存器的早期形态
8253/8254 PIT	用计数器产生周期、延时和中断节拍	定时器寄存器与完成事件
8259 PIC	汇总、屏蔽和优先级排序中断请求	中断控制器和 CPU 入口
8237 DMA	在设备和内存之间搬运数据	总线主设备、仲裁和 cache 可见性
8250/16550 UART	串行收发、状态位和 FIFO	设备状态、数据寄存器和中断通知

8088/8086 最小系统可以按模块验收 若要把 8086 类系统落到现实电路，不应从“跑 DOS”开始，而应从最小可验收系统开始。8088 常用于教学，因为外部数据总线为 8 bit，存储器接口更容易搭建；8086 则保留 16-bit 外部数据总线，需要同时处理奇偶字节存储体。无论选择哪一种，系统都要包括时钟/复位、地址锁存、数据收发、ROM、RAM、I/O 译码和至少一个可观察外设。

模块	典型器件或做法	第一轮验收
时钟/复位	8284 或等价时钟复位电路	复位保持期间写控制无效，释放后第一拍地址可预测
地址锁存	74LS373/8282 锁存 AD 线上低位地址	ALE 有效窗口内保存地址，数据阶段地址不丢失

数据收发	74LS245/8286 控制数据方向	读周期外设驱动，写周期 CPU 驱动，不发生总线争用
启动 ROM	EPR0M/Flash 映射到复位入口	复位入口读出跳转或初始化代码
SRAM	静态 RAM 与字节使能/写使能连接	写一个地址后再读回同一数据，邻近字节不变
I/O 译码	74LS138、比较器或 PAL/GAL	8255、8253、8259、UART 等端口互不重叠
可观察外设	LED 锁存器、按键、串口或逻辑分析仪探针	CPU 写端口后能看到确定副作用

这样的系统可以分三步 bring-up。第一步只让 CPU 从 ROM 取指，确认复位入口、地址锁存和读周期成立；第二步加入 SRAM，执行一个写后读回的小程序，确认写周期、数据方向和等待状态成立；第三步加入 8255 或简单 LED 锁存器，确认 I/O 周期、端口译码和外设副作用成立。每一步都应记录地址线、ALE、读写控制、数据总线方向和目标片选。若第一步没有通过，后续软件调试没有意义。

等待状态发生器是慢器件和 CPU 之间的合同 8086/8088 的 READY 信号把固定周期总线变成可延长事务。慢 ROM、慢 SRAM、外设端口或板级译码较深时，目标可以通过 READY 让 CPU 插入等待状态。等待状态不是“让程序慢一点”的软件概念，而是总线周期中的硬件暂停：地址、控制和方向必须保持可解释，目标在满足访问时间后再允许 CPU 采样或结束写周期。

对象	READY/等待的作用	验收问题
慢 ROM	延长取指或读常量周期	等待期间地址和片选是否保持稳定
慢 SRAM	延长数据读写窗口	写周期中数据是否覆盖完整写入窗口
I/O 外设	给外设状态机足够时间返回数据	外设未 ready 时 CPU 是否错误采样浮空总线
DMA/仲裁	让总线所有权变化落在安全边界	CPU 是否在让总线前完成当前事务

一个简单等待状态发生器可以由地址译码、访问类型和计数器组成：快 SRAM 区域不插等待，慢 ROM 区域插入一个等待，外设区域插入两个等待或等待外设 ACK。正式规格应说明等待的最大长度和超时行为。否则一个坏外设可能永久拉住 CPU，使整机看起来像死机。

PC/XT 到 PC/AT 是早期整机平台案例 8088、8086、80286 这些处理器进入实际计算机后，通常不会单独出现。以 PC/XT、PC/AT 风格的平台为例，CPU 周围有启动 ROM、DRAM、DMA 控制器、中断控制器、定时器、键盘控制、串口、并口、显示适配器和扩展总线。它们共同定义了“软件看到的机器”。因此，理解这类平台时，不能只问 CPU 支持哪些指令，还要问端口地址怎样分配、中断线怎样汇总、DMA 通道怎样仲裁、启动 ROM 映射在哪里、扩展卡如何把自己的寄存器和 ROM 挂进系统。

平台对象	硬件职责	验收证据
BIOS ROM	复位后提供第一段固件，初始化基本设备	复位入口命中 ROM，高地址别名或跳转正确
8259A PIC	汇总外设中断并向 CPU 投递	屏蔽位、优先级、EOI 和中断向量正确
8253/8254 PIT	提供周期节拍和计数事件	计数输入、模式字、输出和中断请求正确

8237A DMA	在设备和内存之间搬运块数据	通道、页寄存器、地址计数和终端计数正确
键盘控制器	接收键盘扫描码，也常参与复位/门控控制	输入缓冲、输出缓冲和命令应答顺序正确
UART/并口	提供串行或并行外设连接	状态位、FIFO 或握手线能解释数据何时可收发
扩展总线	允许插卡响应 I/O、内存窗口或中断线	片选互斥、总线方向、中断线和 DMA 请求不冲突

这个案例把本章许多概念放到同一台机器里。BIOS ROM 是启动合同；8259 是中断入口；8254 是定时事件；8237 是 DMA 总线主设备；UART 是状态寄存器与数据寄存器；扩展总线是地址译码、三态和仲裁的板级版本。若一台 PC/AT 风格机器无法启动，应按硬件路径排查：复位后 CPU 是否访问 BIOS 入口，ROM 是否驱动数据总线，时钟和 READY 是否满足，随后才检查键盘、显示、磁盘或操作系统。

端口地址表是平台规格的一部分 早期 x86 平台大量使用独立 I/O 空间。设备寄存器不一定映射在普通内存地址中，而是通过端口号和 I/O 周期访问。平台必须写清楚哪些端口归哪个设备，哪些中断线归哪个设备，哪些 DMA 通道归哪个设备。否则，即使 CPU 指令正确，两个设备也可能响应同一个端口，或一个中断请求被错误解释成另一个设备事件。

规格项	说明内容	典型错误
I/O 端口	控制、状态、数据寄存器的端口号和读写语义	端口译码过宽，多个设备同时响应
中断线	哪个设备接到哪条 IRQ，是否可屏蔽和共享	设备已请求但 PIC 屏蔽，或 EOI 顺序错误
DMA 通道	通道号、方向、地址和长度寄存器	8-bit/16-bit 通道混用或页寄存器错误
内存窗口	显存、Option ROM、缓冲区和 MMIO 区域	RAM、ROM 和设备窗口重叠
启动顺序	固件先初始化哪些控制器，再枚举哪些设备	设备尚未复位稳定就被访问

把端口地址表写成规格，有助于理解“平台兼容性”。处理器可能更换为更快的 80286、80386 或 80486，但许多 I/O 端口、中断和启动约定仍然保留，使旧软件能够找到键盘、定时器、串口和磁盘控制器。硬件的发展不是每一代从零开始，而是在保留平台合同的同时，把部分功能移入更高集成度的芯片组。

二、80386：32-bit、保护模式与地址转换

80386 把 x86 推入 32-bit 时代。它扩大了通用寄存器宽度，引入 EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI 等 32-bit 形式；地址和数据处理能力显著增强，并提供保护模式、分页支持和更完整的内存保护机制。相较 8086，80386 展示的不只是“位宽变大”，而是 CPU 开始承担更复杂的系统级硬件职责。

80386 的一个关键变化是 32-bit 线性地址。程序形成的有效地址先经过分段机制得到线性地址；在启用分页时，线性地址再经过页表转换为物理地址。可以用简化链路表示：

```
effective address -> segmentation -> linear address
linear address    -> paging         -> physical address
```

这条链路说明，地址不再只是“寄存器加偏移后送到总线”。CPU 内部必须有地址形成、权限检查、页表访问、异常触发等硬件机制。若页表项不存在、权限不允许、访问越界，CPU 不是简单得到一个错误数据，而是产生异常事件，控制流转入规定

入口。

保护模式把“谁能访问什么”变成硬件可检查的合同。段描述符、特权级、页表权限等机制，使得不同程序或系统组件不能随意访问全部内存或执行全部指令。这些机制后来成为现代操作系统隔离、虚拟内存和系统调用的硬件基础。对本书来说，重点不是展开操作系统，而是看见硬件层面的扩展：CPU 不只执行 ALU 运算，还参与地址翻译、权限判断和异常入口选择。

80386 观察点	硬件含义
32-bit 通用寄存器	数据通路和编程模型扩展到 32-bit
32-bit 线性地址	地址空间显著扩大，地址形成更复杂
保护模式	CPU 硬件检查权限、界限和特权级
分页机制	线性地址可经页表映射到物理地址
异常机制	地址或权限错误进入硬件规定的控制入口

80386 的外部接口同样要按事务理解。32-bit 数据路径并不意味着每次访问都天然完整 32-bit 字。处理器需要用地址低位和字节使能说明本次访问哪些字节有效；外部总线、存储器阵列和 cache 控制器必须据此选择正确字节、处理未对齐访问或拆分周期。若只把 80386 理解成“寄存器变成 32 位”，就会漏掉字节使能、总线周期、异常和地址转换这些整机边界。

80386 对象	硬件含义	常见验收点
地址线与数据线	指出事务目标并传输 32-bit 数据片段	地址对齐、字节选择和目标译码是否一致
字节使能	表明本周期哪些字节有效	字节/半字/字访问不会破坏相邻字节
总线状态	区分读、写、取指、确认等周期语义	外部控制器是否按状态产生正确控制线
分页部件	查页目录和页表，形成物理地址	缺页、权限和存在位错误是否触发异常
TLB 思想	缓存近期地址转换结果	命中降低转换时延，失效和权限改变要刷新

分页可以用一次 LOAD 来观察。指令先形成有效地址，分段得到线性地址；分页开启时，线性地址被拆成页目录索引、页表索引和页内偏移。若转换结果已在 TLB 中，地址转换可以很快完成；若未命中，就要访问内存中的页表结构。页表项还带有存在位、读写权限、用户/内核权限、访问位和脏位等硬件证据。任何一步失败，LOAD 不应返回任意数据，而应进入异常处理路径。

```
80386-style address walk:
effective address
-> segmentation checks
-> linear address
-> TLB lookup or page-table walk
-> permission checks
-> physical address or exception
```

用一个线性地址拆开分页硬件 以线性地址 `0x00403ABC` 为例，80386 的 4 KiB 页式分页可把它拆成页目录索引、页表索引和页内偏移。高 10 bit 选择页目录项，中间 10 bit 选择页表项，低 12 bit 是页内偏移。该地址的页目录索引为 1，页表索引为 3，页内偏移为 `0xABC`。若 CR3 指向的页目录中第 1 项不存在，访问在真正读数据前就会变成异常；若页表项存在但权限不允许，也不能继续把物理地址送到 cache 或外部总线。

字段	示例值	硬件用途
页目录索引	1	选择页目录中的一个 PDE
页表索引	3	选择对应页表中的一个 PTE
页内偏移	0xABC	与物理页框基址相加形成最终地址
P/RW/US 等位	来自 PDE/PTE	判断存在性、读写权限和用户/特权访问

控制寄存器和描述符表是系统合同的入口 80386 的保护模式不能只理解为“地址变大”。处理器必须知道段描述符在哪里、异常入口在哪里、页目录在哪里、当前是否启用保护和分页。这些信息由控制寄存器、GDTR/IDTR 等状态保存。它们不是普通程序变量，而是 CPU 执行内存访问、异常和特权检查时自动使用的硬件合同。

对象	保存内容	硬件使用场景
CR0	保护模式、分页等控制位的一部分	决定地址和权限检查的总体模式
CR3	页目录基址	TLB 未命中或刷新后查页表
GDTR	全局描述符表位置和界限	装载段选择子、检查段属性
IDTR	中断/异常描述符表位置和界限	异常、中断、陷入入口选择
EFLAGS	条件码、方向、中断允许等状态	分支、算术结果和中断接收边界

从实模式进入保护模式是一段硬件合同切换 80386 复位后并不会自动处于完整分页保护环境。系统固件或早期启动代码必须先准备描述符表，再装载 GDTR，设置 CR0 中的保护模式相关位，并通过跳转刷新取指路径和段状态。分页还需要准备页目录、页表，把 CR3 指向页目录，再打开分页控制位。每一步都是硬件状态切换，顺序错误会导致取指、数据访问或异常入口无法解释。

阶段	硬件动作	错误后果
准备 GDT/IDT	在内存中放置段描述符和异常入口描述符	段装载或异常入口失败
装载 GDTR/IDTR	CPU 记录描述符表基址和界限	后续选择子无法被正确解释
设置 CR0	开启保护模式相关控制	旧的取指和段状态需要刷新
远跳转/重装段	让 CS/DS/SS 等进入新描述符语义	继续按旧语义执行会失控
准备页表并设置 CR3	给分页硬件页目录入口	TLB 未命中时无法 walk
开启分页	线性地址开始经页表转换	映射缺失会立即异常

描述符和异常错误码把失败原因带进硬件入口 保护模式中的段描述符不只是“基址和长度”。它还包含类型、存在位、特权级、可读写/可执行等属性。分页项也不只是物理地址，还包含存在、读写、用户/特权、访问和脏等位。异常发生时，CPU 需要把足够信息交给异常入口，使系统能够判断是不存在、权限错误、越界，还是其他硬件条件失败。

对象	关键字段	硬件问题
段描述符	base、limit、type、DPL、present	这个选择子是否存在、能否以当前特权使用

页表项	page frame、present、RW、US、accessed、dirty	这个线性页是否存在、能否按本次方式访问
异常入口	selector、offset、gate type、DPL	失败后 CPU 应进入哪段处理代码
错误码	选择子或页错误原因位	处理程序如何定位失败对象和原因

一次页错误不是“内存读失败”这么简单。CPU 已经形成了线性地址，检查 PDE/PTE 或权限时发现不能继续，于是放弃普通写回路径，保存足够的异常信息，并从 IDT 中选择页错误入口。若处理器允许一部分状态已经提交、一部分状态未提交，系统就难以恢复。因此异常路径必须与指令提交边界配合：错误指令不应像成功指令一样修改目标寄存器或设备状态。

页错误诊断要同时看地址、访问类型和权限位 80386 把页错误从“总线读不到数据”提升为可诊断的硬件事件。CPU 会保存导致故障的线性地址，并通过异常错误码给出若干原因位。学习阶段不必记住所有后续扩展，但必须掌握三个基本问题：页是否存在，访问是读还是写，访问来自用户态还是特权态。只有把这三项与 PDE/PTE 中的 present、RW、US 等位对照，才能判断是缺页、写只读页、用户态访问内核页，还是页表本身没有建立。

证据	含义	排查方向
故障线性地址	哪个线性地址无法完成转换或权限检查	页目录索引、页表索引和页内偏移是否落在预期区域
P 位	故障由不存在页还是保护违规引起	缺页处理、页表初始化或权限设置
W/R 位	本次访问是写还是读导致故障	写只读页、写保护代码段、copy-on-write 类机制
U/S 位	本次访问来自用户级还是特权级	用户程序越权访问内核映射或段/页权限不一致
IDT 入口	页错误应跳到哪个处理程序	异常入口描述符、栈切换和处理代码是否有效

这套诊断方法可以反过来指导最小保护模式实验。先建立一段恒等映射，让取指、栈和数据访问都可成功；再故意取消某个页表项的 present 位，确认访问该页会进入页错误入口；随后把某页设置为只读，执行写访问，确认错误码能区分权限失败和不存在页。若异常处理程序本身所在页没有映射，CPU 可能在处理一个错误时再次出错，最终表现为无法恢复的故障。因此保护模式 bring-up 必须先保证 GDT、IDT、栈、异常代码和页表所在内存可访问。

80386 总线的字节使能与 8086 一脉相承 80386 对外有 32-bit 数据总线。地址线通常给出 32-bit 对齐字的高位地址，字节使能信号指出本次传输中哪些 8-bit 字节有效。这样，一个字节写不会破坏同一 32-bit 数据片段中的其他字节；一个未对齐的 32-bit 写可能需要拆成多个传输，或由硬件和总线控制器处理额外周期。

访问类型	有效字节车道	验收问题
字节访问	一个 BE 低有效	相邻字节不能被写改
半字访问	两个相邻 BE 低有效	地址最低位和字节序必须一致
对齐字访问	四个 BE 低有效	一个总线数据片段可完成传输
未对齐字访问	跨越两个对齐片段	需要拆分周期或触发规定异常

从时延角度看，80386 到 80486/Pentium 的演进可以读成“把常用慢路径搬近”。TLB 避免每次访存都走页表；片上 cache 避免每次命中数据都走外部总线；流水线

把长执行路径切成多个边界；分支预测减少控制流改变带来的等待。硬件并没有消灭延迟，而是用缓存、预测、并行和更细边界，让常见情况少走远路，让少见情况通过异常、回填或冲刷流水线处理。

从 8086 到 80386，可以看到 CPU 和整机边界的变化。8086 主要展示了早期微处理器如何通过外部总线接入存储器和 I/O；80386 则展示了处理器如何把内存管理和保护机制纳入芯片内部。后来的处理器继续把 cache、TLB、流水线、分支预测、乱序执行、多核互连等机制纳入芯片，但基本问题没有改变：地址从哪里来，权限如何检查，数据经哪条路径返回，状态在哪个边界提交。

80486 和 Pentium 可以作为 80386 之后的两个观察窗口。80486 把片上 cache、流水线和浮点方向的集成推到更显著的位置，使常用指令和数据更容易走近路径；Pentium 进一步展示双流水线、分支预测和更复杂控制对吞吐率的影响。它们并没有改变“寄存器到组合逻辑到寄存器”的基本模型，而是复制、切分和调度这些路径，让常见工作更少等待远处存储器和长控制路径。

阶段	新增硬件重点	与前文概念的连接
80386	32-bit 地址、分页、保护和异常	地址路径和权限判断进入 CPU 内部关键结构
80486	片上 cache、流水线、浮点集成	常见数据靠近核心，长组合路径被边界切分
Pentium	双流水线、预测和更复杂发射控制	多条候选执行路径需要统一调度和恢复
现代核心	乱序、重命名、TLB、多级 cache、多核互连	快慢路径、状态提交和一致性成为核心问题

三、整机启动与经典芯片后的演进

通电或复位后，CPU、主存控制器、互连和设备控制器都必须进入规定初始状态。PC 通常被置到固定启动地址，那里连接 ROM、片上存储或其他启动介质。启动路径的第一件事，是让硬件从可预测位置开始取编码。

整机启动不仅是 CPU 复位。时钟源要稳定，复位树要按顺序释放，主存控制器要完成训练或初始化，互连要进入可转发请求的状态，必要设备要处于安全默认值。若这些硬件条件没有满足，即使 CPU 本身能取指，也可能在第一次访问主存或设备时无法继续推进。

从复位向量走到第一条有效指令 启动可以写成一条硬件 trace。上电后，电源管理电路等待电压进入允许范围；时钟源或晶振稳定后，复位电路保持 CPU 和关键外设安全状态；复位释放时，PC 或取指地址逻辑装入固定复位向量；地址译码把这个地址指向 ROM、Flash 或片上启动存储；取指路径读回第一条编码；控制器译码并开始执行初始化序列。任何一步没有定义，整机都会表现为“CPU 不启动”，但根因可能不在 CPU。

启动阶段	硬件动作	验收证据
电源爬升	电压达到允许范围，去耦提供瞬态电流	欠压复位未提前释放
时钟稳定	晶振、PLL 或外部时钟进入稳定范围	时钟频率和占空比满足规格
复位保持	CPU、控制器、设备进入安全默认状态	危险输出关闭，写使能无效
复位释放	PC 装入复位向量或启动地址	第一拍地址可预测
取启动码	ROM/Flash/片上存储响应该地址	数据总线返回有效编码
初始化	配置栈、RAM、时钟、设备和中断	每项配置有完成或错误状态

复位入口体现地址空间顶端和底端的不同设计 不同处理器的复位入口不相同，但背后的硬件问题一致：复位后 CPU 必须从非易失存储中的确定位置取得第一条可执行编码。6502 从固定向量中取入口地址，Z80/8051 常从 0 地址开始执行，8086 从 1 MiB 空间顶端附近开始取指，80386 及后续 x86 则把初始取指放到更高物理地址附近，以便系统固件映射在地址空间顶端。

处理器	典型复位入口	硬件含义
6502	从 0xFFFFC/0xFFFFD 取 16-bit 入口	顶端向量表必须由 ROM 响应
Z80/8051	从 0x0000 开始执行	低地址必须映射启动代码
8086	物理地址 0xFFFF0 附近	1 MiB 顶端 ROM 保存跳转或启动片段
80386 及后续 x86	高物理地址顶端附近	固件映射到高地址，早期代码再跳转到初始化区域
现代 SoC	片上 Boot ROM 或可配置启动介质	先验证/选择介质，再初始化 DRAM 和外设

在 8086 类系统中，复位后从规定的高地址入口开始取指，外部 ROM 必须映射到这个入口；在许多微控制器中，复位向量可能位于片内 Flash 的固定地址，前几个字保存初始栈指针和入口地址；在现代 SoC 中，片上 Boot ROM 可能先验证启动介质、配置内存控制器，再把控制权交给后续固件。形式不同，问题相同：复位向量指向哪里，谁在该地址响应，第一批指令执行前哪些硬件已经可靠。

整机实验可以从 ROM、RAM 和两个 MMIO 寄存器开始 一个可搭建的最小整机不需要复杂操作系统。可先规定 8-bit 或 16-bit 地址空间：低地址接 ROM，中间接 RAM，高地址映射 LED 输出寄存器和按键输入寄存器。CPU 或教学控制器复位后从 ROM 取指，执行一段程序：读取按键状态，若按下则把 LED 寄存器置 1，否则置 0。这个系统已经包含整机硬件的核心对象：取指、数据访存、地址译码、MMIO、副作用、外部输入同步和可观察输出。

```
minimal whole-machine program:
loop:
    r1 = MMIO[GPIO_IN]
    if r1 == 0 goto off
    MMIO[GPIO_OUT] = 1
    goto loop
off:
    MMIO[GPIO_OUT] = 0
    goto loop
```

这段程序的硬件验收不应只看 LED 是否跟随按钮。应同时确认 ROM 地址、RAM 地址和 MMIO 地址不会被同时片选；按钮已经同步后才被读；写 GPIO_OUT 只改变输出锁存器，不误写 RAM；分支改变的是 PC 下一值；循环运行时没有总线争用。若以后把 LED 换成电机、继电器或功率负载，还必须增加驱动级、续流保护和安全停机链路，不能把 MMIO 输出锁存器直接当成功率开关。

最小整机的验收应分成三层 第一层验收硬件静态条件：电源、复位、时钟、片选互斥和三态方向。第二层验收单条指令：ADD、LOAD、STORE、JZ 每条都能在单步下看到正确控制线和提交边界。第三层验收小程序：ROM 中循环程序能够读按键、分支、写 LED，并能在异常输入下保持安全状态。

验收层	具体检查	失败时优先排查
静态硬件	电源纹波、复位释放、时钟边沿、片选互斥	供电、复位树、译码极性

单指令	PC、IR、控制字、ALUOut、MDR、写回寄存器	控制器、寄存器堆、ALU、存储器时序
小程序	按键输入同步、条件分支、LED 输出锁存	MMIO 地址、分支目标、外设副作用
错误路径	未映射地址、慢设备等待、外设 error 位	超时、错误响应、异常入口

在实验报告中，应记录每个验收点的“预期值、实测值、观察工具和结论”。例如 PC 第 0 拍应为 `0x0000`，ROM 片选应有效，IR 应锁存第一条 `LDI`；执行 `STORE` 到 `GPIO_OUT` 时，RAM 片选应无效，LED 锁存器写使能应只出现一个有效窗口。这样的记录比“程序运行成功”更接近工程验收。

可采购器件清单要匹配教学目标 若目标是搭一台低速可观察整机，器件选择应服务于可测性，而不是追求最高频率。可以使用 74HC/74HCT 系列计数器、锁存器、三态缓冲器、加法器、比较器、EEPROM、SRAM 和 LED/按键模块；也可以用 CPLD/FPGA 把控制器和数据通路放进可编程逻辑，再把 ROM/RAM/MMIO 作为独立模块观察。

对象	可选器件	选择理由
PC/计数	74HC161/163 或 FPGA 寄存器	可清零、可装载、可单步观察
IR/锁存	74HC574/273	时钟沿保存指令或中间状态
ALU 原型	74HC283、异或门、比较器或 FPGA 逻辑	可先实现加法、零检测和简单逻辑
总线隔离	74HC245/244	控制数据方向，避免多源驱动
ROM	AT28C 系列 EEPROM 或片内 ROM	保存启动程序和指令编码
RAM	低速异步 SRAM 或 FPGA block RAM	接口直观，便于单步读写
I/O	LED 锁存器、按键同步器、UART 模块	形成可观察输入输出和串口调试

搭建顺序应从电源、时钟、复位、单个寄存器和单条总线开始。只有确认三态控制不会冲突、复位后所有写使能无效、时钟边沿干净，才应接入 ROM、RAM 和 I/O。若直接把所有模块连接后调试，任何错误都可能表现为“程序不跑”，排查成本会急剧上升。

整机 bring-up 要记录症状、信号和假设 真实硬件第一次上电时，常见问题不是“CPU 坏了”，而是复位、时钟、片选、总线方向、等待状态或启动 ROM 映射有误。正式教材写法应把这些问题写成可排查的证据链，而不是只说“检查硬件”。

症状	优先观察信号	可能原因
PC 不变化	复位、时钟、PC 写使能	复位未释放、时钟不稳定、控制器未进入取指
ROM 无输出	地址线、ROM 片选、输出使能	复位向量未映射到 ROM，译码极性错误
数据总线异常发热	CPU/存储器输出使能、方向控制	两个器件同时驱动总线
LOAD 读错值	地址、字节使能、读响应、MDR	地址形成错误或存储器时序不满足
LED 乱闪	MMIO 片选、写使能、外设锁存时钟	地址译码过宽或写周期毛刺

中断重复进入 设备状态、中断控制器 ACK、清除顺序错误或事件源未确认
CPU 入口

经典微处理器的发展可以用若干硬件剖面概括。下表不是处理器史年表，而是说明每一代芯片把哪些硬件问题推到读者面前。

芯片或系列	典型特征	对硬件学习的意义
4004	4-bit 微处理器	微处理器把控制器、寄存器和算术部件集成到单芯片形态
6502/Z80	经典 8-bit 微处理器	外部总线、存储器、I/O 和多周期控制构成早期微机基本形态
8051	经典单片机	CPU、片内存储、I/O、定时器和中断控制展示片上整机控制
8080/8085	8-bit 微处理器	外部总线、地址空间、存储器和 I/O 开始形成通用微机结构
8086/8088	16-bit x86 起点	段：偏移地址、指令预取、复用总线和外部锁存器体现早期整机取舍
80286	保护模式前驱	分段保护和特权机制开始进入处理器硬件合同
80386	32-bit x86	32-bit 寄存器、线性地址、分页和异常机制把 CPU 推向系统级硬件
80486/Pentium	片上 cache 与更深执行结构	流水线、cache、浮点单元和更复杂控制逻辑成为性能核心

8051 的意义在于把“小整机”收进一颗芯片。它让读者看到，CPU 旁边可以直接布置片内 RAM、ROM、I/O 口、定时器、串口和中断控制。外部引脚不再只是地址/数据总线，也可能直接是可编程 I/O。对硬件学习而言，这说明整机边界可以移动：同样是“写设备寄存器改变输出”，在早期微机上可能通过板级地址译码访问外设，在单片机上则可能是写特殊功能寄存器改变某个引脚锁存器。

80486 的意义在于把片上 cache 和更清楚的流水化执行推到学习视野中。片上 cache 缩短了高频取指和数据访问路径，使常见访问不必每次走外部总线；流水线把取指、译码、执行等工作分段，使不同指令可以重叠推进。它同时提醒读者，性能不是单靠提高门速度，把常见数据放近和把长路径切段同样关键。

Pentium 的意义在于展示更强的并行执行方向。双流水线、分支预测和更复杂的发射控制，使处理器尝试在同一时间推进多条合适的指令。此时硬件问题不再只是“一个 ALU 算得多快”，还包括指令之间是否有依赖、分支方向是否预测正确、两条流水线是否争用资源、错误路径如何清除、异常如何保持精确边界。这些机制为现代乱序执行、寄存器重命名和提交队列铺路。

386/486 主板把 CPU、内存和外设分成平台层次 80386、80486 之后，整机越来越依赖主板芯片组。CPU 不再直接以简单板级总线面对所有外设，而是通过内存控制器、cache 控制器、总线桥和 I/O 控制器访问不同速度、不同协议的目标。早期 PC 主板可以粗略理解为：CPU 与高速本地总线连接，芯片组负责 DRAM、cache、ISA/EISA/VLB/PCI 等扩展路径，低速外设再挂到更慢的 I/O 控制器。后来的“北桥/南桥”说法，就是把高速内存/图形路径和低速 I/O 路径分开组织。

平台层次	负责对象	与本章概念的关系
CPU 本地总线	取指、数据访问、cache miss、写回	地址、数据、字节使能、等待和总线错误
内存/cache 控制	DRAM 行列访问、二级 cache、写缓冲	命中/未命中、回填、写回和时序预算

高速扩展路径	图形、磁盘控制、网络或总线桥	DMA、总线主设备、仲裁和中断
低速 I/O 控制	串口、并口、键盘、软驱、RTC 等	端口 I/O、状态寄存器、完成事件
固件层	BIOS/Option ROM、设备初始化和启动选择	复位向量、枚举、内存检测和启动介质

这个分层解释了为什么整机性能不能只看 CPU 主频。若 cache 未命中要走慢 DRAM，若 PCI 设备 DMA 被总线仲裁阻塞，若中断控制器或桥片配置错误，CPU 再快也会等待。另一方面，把 cache、内存控制器、图形控制、PCIe 根复合体等功能逐步移近 CPU，也正是现代平台降低时延的方向：常用路径减少芯片间往返，慢速外设通过桥接和队列异步处理。

从 PCI 到 PCIe，设备仍然是事务发起者和响应者。PCI/PCIe 这类现代扩展互连比早期 ISA 总线复杂得多，但本章的分析方法仍然适用。设备可以暴露配置空间、MMIO BAR、DMA 能力和中断机制；CPU 或固件先枚举设备，分配地址窗口和中断资源；驱动程序再通过 MMIO 配置设备，通过 DMA 描述符让设备读写内存，并通过 MSI/MSI-X 或传统中断接收完成事件。

PCI/PCIe 对象	硬件含义	验收问题
配置空间	设备身份、能力、BAR 和控制位	枚举是否能读到设备，BAR 是否分配到不冲突地址
BAR/MMIO	设备寄存器窗口映射到物理地址	访问属性是否不可缓存或按设备规则排序
DMA	设备作为总线发起者读写主存	地址权限、IOMMU、cache 一致性和 completion 顺序
MSI/MSI-X	设备通过内存写形式投递中断消息	消息地址/数据配置是否正确，是否会丢事件
错误报告	链路、权限、超时或设备内部错误	错误能否被记录、上报和恢复

这一段对学习现代硬件很重要：PCIe 不再是多块板卡共享一排并行地址线的简单总线，但它仍然要解决同样的问题。请求从哪里来，目标地址是谁，数据何时有效，完成如何返回，错误如何上报，中断如何投递，DMA 写入何时对 CPU 可见。只要把这些问题标出来，复杂协议就不会变成无法理解的名词堆。

SoC 把北桥、南桥和许多外设继续收进芯片。现代 SoC 的趋势是把 CPU 核、cache、内存控制器、GPU/NPU、视频编解码、PCIe/USB/SATA、网卡、显示控制、GPIO、定时器和安全启动逻辑放进一颗或少数几颗芯片。这样做的直接收益是缩短常见路径、降低引脚数量、减少板级功耗和提高集成度；代价是片上互连、一致性、时钟/电源域、调试和安全启动变得更复杂。

SoC 结构	低时延来源	新增边界
片上 L2/L3 cache	多个核心共享近处数据	一致性状态、替换、QoS 和带宽竞争
集成内存控制器	CPU 到 DRAM 控制路径更短	DRAM 训练、刷新、ECC 和功耗状态
片上互连	核、DMA、GPU、外设通过网络通信	仲裁、优先级、背压和死锁避免
集成外设	GPIO、UART、SPI、I2C、USB 等近距离访问	MMIO 属性、中断路由和复位/时钟门控

安全启动

Boot ROM 验证后续固件

密钥、签名、回滚保护和调试
锁定

因此,“现代芯片为什么时延低”可以更完整地回答:不是所有路径都低时延,而是常见路径被集成到片上、被 cache/TLB 缓存、被预取和预测提前准备、被流水线和乱序执行并行化、被 DMA 和队列卸载;不常见路径则通过 cache miss、TLB miss、DRAM 排队、设备背压、错误报告和中断恢复来处理。低时延来自体系结构、微架构、互连、存储层级和平台集成共同作用。

从 8086、80386 向后看,处理器继续沿几条方向扩展。第一,内部执行路径更深,流水线把取指、译码、执行、访存、写回切成多个阶段。第二,存储层级更复杂,片上 cache 和 TLB 成为地址访问性能的关键。第三,控制逻辑更复杂,分支预测、乱序执行和异常恢复要求硬件保存更多内部状态。第四,多核和片上互连让“总线事务”扩展成核间一致性和缓存一致性协议。第五,外设从简单寄存器发展到 PCI、PCIe、USB、SATA 等分层协议,但本质仍然是地址、数据、控制、握手、完成和错误状态。

演进方向	保持不变的硬件问题
流水线	状态边界如何切分, 错误路径如何清除
cache/TLB	地址如何命中、缺失、替换和回填
保护与异常	何时拒绝访问, 如何进入规定处理入口
DMA 与设备	谁发起事务, 谁完成事务, 完成如何通知 CPU
多核一致性	多个观察者如何看到受控顺序的内存结果

到这里,本书的硬件链路闭合:电和器件形成可控开关,开关形成门,门形成组合逻辑,反馈和时钟形成状态,寄存器和 ALU 形成数据通路,控制器组织动作,CPU 执行编码,主存、cache、互连、设备和启动路径把它扩展成整机。8086 和 80386 的意义在于提供了两个清晰历史剖面:一个展示早期微处理器如何连接总线和地址空间,一个展示处理器如何承担更复杂的地址转换、保护和异常机制。

章末练习与验收任务

任务	要求	验收标准
8086 地址形成	用段寄存器和偏移计算一个物理地址	能说明 20-bit 地址来自硬件加法路径
复用总线	写出 8086 读周期中地址、ALE、数据方向和 READY 的阶段	能指出何时锁存地址、何时采样数据
字节存储体	解释 A0 与 $\overline{\text{BHE}}$ 如何选择低/高字节	能处理奇地址字访问
80386 分页	把一个 32-bit 线性地址拆成目录索引、页表索引和页内偏移	能说明异常发生在真正访存前
保护模式入口	列出 GDTR/IDTR、CR0、CR3 和跳转刷新各自作用	能说明状态切换顺序
复位向量	比较 6502、Z80/8051、8086、80386 后续 x86 的复位入口	能说明第一条指令必须由非易失存储响应
平台分层	说明 CPU 本地总线、内存/cache 控制、高速扩展、低速 I/O 和固件层职责	能说明等待来自整个平台
SoC 演进	说明把内存控制器、I/O 和安全启动搬进片内的收益与代价	能指出片上互连和调试复杂度

参考解答与验收要点

任务	参考解答	必须保留的验收点
8086 地址形成	物理地址由 <code>segment*16+offset</code> 得到，内部编程模型保持 16-bit，外部地址能力扩展到 20-bit。	分段是地址形成硬件。
复用总线	T1 输出地址并用 ALE 锁存；T2 改变总线方向并给出读控制；T3/Tw 等待目标驱动数据且 READY 可延长；T4 采样并结束。	复用引脚必须分阶段解释。
字节存储体	偶地址低字节由 A0 选择，奇地址高字节由 $\overline{\text{BHE}}$ 参与选择；奇地址字访问可能拆成两个周期。	位宽不等于任意地址一次完成。
80386 分页	4 KiB 页下，高 10 bit 选 PDE，中 10 bit 选 PTE，低 12 bit 是页内偏移；PDE/PTE 不存在或权限不允许时触发异常。	地址转换也是硬件路径。
保护模式入口	进入保护模式前要准备描述符表、装载 GDTR/IDTR、设置 CR0、刷新取指路径；分页还需准备页目录/页表、装载 CR3、打开分页位。	状态切换顺序错误会让取指和异常入口失效。
复位向量	6502 从高端向量取入口，Z80/8051 常从 0 地址开始，8086 从 <code>0xFFFF0</code> 附近，后续 x86 从更高物理地址附近，SoC 可从 Boot ROM 进入。	启动入口是硬件规格。
平台分层	CPU 本地总线处理核心事务，内存/cache 控制处理 DRAM 和回填，高速扩展处理图形/磁盘/网络，低速 I/O 处理串口/键盘/RTC，固件负责初始化和启动选择。	主频之外还有平台等待。
SoC 演进	片上集成缩短常见路径、减少引脚和功耗，但引入片上互连、一致性、时钟/电源域、安全启动和调试复杂度。	低时延来自边界移动，不是所有路径变快。

读完后的检查表

读完本书后，至少应该能回答下面这些问题：

主题	能力要求
比特	能说明为什么计算机用两个稳定区间表示 0 和 1，而不是追求连续电压的精确值。
逻辑门	能从开关路径解释 NOT、AND、OR、NAND 的行为，并理解为什么 NAND 可以构造其他门。
组合逻辑	能把真值表转成门电路，解释半加器、全加器、多路选择器和译码器分别解决什么问题。
时序逻辑	能说明锁存器、触发器、寄存器和时钟边界的关系，知道为什么组合逻辑不能保存历史。
状态机	能把状态、输入、转移条件和输出分开，并说明状态机怎样控制一组硬件动作。
ALU	能把加法、减法、按位运算、比较和标志位放在同一个计算部件里解释。
最小 CPU	能画出 PC、指令存储器、寄存器堆、ALU、数据存储器 and 控制器之间的数据流。
整机硬件	能说明主存、总线、MMIO、DMA、中断控制器和复位启动怎样把最小 CPU 扩展成整机。
平台事务	能把一次内存、MMIO、DMA 或中断访问写成发起者、目标、地址、握手、完成、错误和副作用的 trace。
经典芯片	能用同一套 trace 方法解释 8086 的复用总线、80386 的地址转换、PC 平台分层和现代 SoC 的片上集成。

最终检查不以“能不能复述章节标题”为准，而以能不能给出机器证据为准。

- 给一个信号节点，能说出它何时被拉高、何时被拉低、何时悬空、何时冲突。
- 给一个组合电路，能列真值表、最长路径、可能毛刺和后级采样边界。
- 给一个状态电路，能指出旧状态、下一状态、时钟沿、建立/保持约束和复位行为。
- 给一个算术结果，能分别按无符号和补码解释，并说明 Carry 与 Overflow 的差别。
- 给一条最小 CPU 指令，能写出控制信号 trace、数据通路 trace 和 PC 下一值。
- 给一次内存或设备访问，能写出地址译码、总线/互连事务、响应返回和完成证据。
- 给一次 DMA 或中断，能写出缓冲区所有权、可见性、状态清除和完成通知顺序。

如果这些证据能写出来，说明读者已经把“电平 -> 门 -> 组合逻辑 -> 状态 -> 数据通路 -> 控制器 -> CPU -> 整机”的链路连成了一台机器。