

计算机系统基础(习题 01)

一、判断题

1. 二进制补码表示法中，零的表示形式是唯一的。
2. RISC 架构的指令集通常指令长度固定，且单周期指令占比高。
3. CPU 的控制器负责指令译码，而运算器负责执行算术逻辑运算。
4. 多级 Cache 设计中，L1 Cache 的容量通常大于 L2 Cache。
5. 指令系统的复杂性直接影响 CPU 的硬件设计复杂度，但不会影响编程效率。
6. DRAM 需要定期刷新以保持数据，而 SRAM 则不需要。
7. 寄存器是 CPU 内部速度最快的存储器，但容量极小。
8. 补码运算中，符号位参与运算且能自动处理溢出。
9. 在对定点数补码执行加法时，如果符号位有进位并且最高有效数据位有进位，结果发生正溢。
10. 局部性是指当程序访问一个存储位置时，该位置在未来可能会被多次访问。

二、填空题

11. 计算机的性能指标中，____是指执行每条指令所需要的平均时钟周期数。
12. 主存储器存储容量扩展有位扩展、字扩展和____扩展三种。
13. 十进制数 863 的 8421BCD 码是____。
14. 在地址映射中，____映射中每一个主存块地址只能映射到 Cache 中固定的行。
15. 指令由____和地址码字段组成。
16. 设有效信息为 001011101，其奇校验码为____。
17. 设有效信息为 001011101，其奇校验码为____。
18. CPU 对 Cache 执行写操作时，常见的写策略主要有写穿法和____法。
19. 假定 Cache 被划分成 8 行，采用全相联映射和 FIFO 替换算法，CPU 访问的主存块序列依次为 10,20,30,40,10,60,70,20,80,90,50。则 CPU 访问数据块 50 时，将发生的调度操作是调出数据块____。
20. 计算机软件一般分为两大类：一类叫应用软件，另一类叫系统软件。操作系统属于____。
21. 在指令的执行阶段需要两次访问存储器的指令通常采用____寻址方式。

22. 下列 10101010 字符码采用了____校验。
23. 当一个定点整数的补码表示为 10100011 时，对应的十进制值是____。
24. IEEE754 浮点数标准中，阶码使用____编码方式来表示指数。
25. 在进行原码除法运算时，如果不恢复余数法中某次除法后余数为负，接下来应该进行____操作。
26. 一般来说对于主存而言，存储单元是指____。
27. 在计算机中，____存储器类型需要定期刷新以保持数据不丢失。
28. 衡量计算机浮点运算能力的指标是____。
29. 在指令执行过程中，程序计数器____的作用是____。
30. 指令系统中采用不同寻址方式的目的主要是____。
31. 在 Cache 映射中，____映射方式允许一个主存块映射到 Cache 中的多个位置。
32. 相联存储器____与常规存储器的主要区别是____。
33. 浮点数的精度取决于____。
34. EPROM 与 EEPROM 的主要区别是____。
35. 在一个 2 路组相联 Cache 中，若 Cache 共有 8 行，采用 LRU 替换策略，对于访问的主存块序列：1，2，3，4，1，2，5，1，2，3，4，5，Cache 命中的次数是____次。
36. 在一个 2 路组相联 Cache 中，若 Cache 共有 8 行，采用 LRU 替换策略，对于访问的主存块序列：1，2，4，1，2，5，1，2，3，4，5，Cache 命中的次数是____次。
37. 在计算机存储体系中____存储器位于 CPU 和主存之间，用于加速数据访问。
38. 一个存储容量为 64K×16 位的 SRAM 芯片，其地址线 and 数据线数量是____。
39. 在变址寻址方式中，若基址寄存器内容为 2000H，变址寄存器内容为 1000H，且指令中形式地址为偏移量 0，则实际访问的内存地址是____。
40. IEEE754 单精度浮点数中，阶码字段的存储值为实际指数加____。
41. 在对定点数补码执行加法时，如果符号位____进位并且最高有效数据位____进位，结果发生正溢。
42. 根据一条指令中所含____的数量，可将指令分为三地址指令、双地址指令、单地址指令和零地址指令。
43. 对包含负数的一段连续范围的整数，统一加一个整数使得所有数都非负，这种编码方式是____。

44. 浮点数的加法中，对阶时需要使得阶码____的浮点数不动，另一个浮点数的尾数部分移动。移动过程中产生的保留附加位在____位。
45. 半导体 EPROM 中写入的内容，可以通过____擦除。
46. 微处理器内晶体管数每十八个月翻一番是____的内容。
47. 二进制浮点数 IEEE754 标准，双精度浮点数阶码偏移值为____。
48. 主存一般是用____实现的。
49. 在 CPU 中跟踪后继指令地址的器件是____。
50. 堆栈指针寄存器 SP 的内容是____。
51. 指令寻址的基本方式有两种，顺序寻址和____寻址。
52. 常用的虚拟存储器寻址系统由____两级存储器组成。
53. CPU 的最小时间单位是____。
54. ____是 CPU 设计的依据。
55. 从主存中读取一个指令字所需的最短时间称为____。
56. 字符码 11010011，校验位为最高位，判断采用奇校验还是偶校验。
57. 若 8 位二进制补码为 10000000，其对应的真值为____。
58. ____语言是最低层计算机语言，用它编写的程序，可以由计算机硬件直接识别。
59. 世界上第一台通用电子数字计算机 ENIAC 使用____作为电子器件。
60. 从计算机指令系统设计的角度，可将计算机分为 CISC 和____。
61. 一个存储容量为 $16K \times 32$ 位的存储器，其地址总线 and 数据总线的和是____。
62. DRAM 的集中式刷新、分散式刷新和异步式刷新，____刷新会出现死区。
63. 假定 Cache 被划分成 8 行，采用全相联映射和 LRU 替换算法，CPU 访问的数据块流依次为 22, 11, 22, 19, 11, 16, 19, 4。则 CPU 访问数据块 4 时，将发生的调度操作是调出数据块____。

三、简答题

64. 按照冯诺依曼的设计思想，计算机的硬件系统由哪些部件组成，分别有什么作用？
65. 请简述校验码的含义。
66. 在计算机指令系统中，操作数寻址方式包括哪几种？请列出五种。
67. 程序局部性有哪两种表现，分别是什么含义？

68. 设 $x=0.11011011$, $y=-0.01010110$, 用变形补码计算 $[x-y]$ 补并且判断结果是否溢出。
69. 设 7 位 ASCII 信息 $D_7D_6D_5D_4D_3D_2D_1=1010101$, 给出能纠正一位错的海明码方案 (采用偶校验)。
70. 将十进制数 -65.65625 转换成 IEEE754 单精度浮点数的十六进制机器码。
71. 已知 $x=-0.1101$, $y=0.1011$, 用补码一位乘法求 $[x \times y]$ 补。
72. 指令周期通常包括哪两个主要阶段?
73. 虚拟存储器的主要作用是_____。
74. 已知 $x=0.01110$, $y=-0.01011$, 用原码一位乘法求 $x \times y$ 。
75. 存储器按存储介质分类可划分成哪几类?
76. 已知 $x=0.11011011$, $y=-0.01010110$, 完成浮点数加减运算 (求 $x+y$)。
77. 已知 $x=-0.1101$, $y=0.1011$, 采用补码运算求 $x+y$ 。
78. 已知 $x=0.10011011$, $y=-0.01010110$, 完成浮点运算。
79. 已知二进制数 $X=10110$, $Y=1101111$, 完成二进制四则运算 (加减乘除任选)。
80. 计算机的性能评价中, 有哪些时间指标?
81. 设 $x=0.10011011$, $y=-0.01010110$, 用变形补码计算 $[x]$ 补 + $[y]$ 补和 $[x-y]$ 补, 并判断是否溢出。
82. 分别简述存储字长、数据字长、存储器带宽的定义。
83. 求 IEEE754 单精度浮点数 $(41480000)_{16}$ 对应的十进制值。
84. 请列举出复杂指令系统 CISC 有哪些特点。
85. 假设要采用 CRC 码传送数据信息 $X=10110$, 当生成多项式 $G(x)=1101111$ 时, 请计算它的循环冗余校验码。