

# Taller de Buses

## Organización del Computador 1

Cuatrimestre Verano 2019

### Introducción

Un bus está compuesto por cables o líneas que se pueden dividir según su propósito: para datos, para direcciones o de control.

En este taller simularemos el comportamiento de un bus. Cada línea del bus estará representada por un archivo. Estos archivos contendrán un solo número entero: 0, 1 ó -1, identificando el estado de dicha línea. El valor -1 representa el estado de alta impedancia, en el cual el dispositivo se desconecta de la línea.

Los dispositivos del sistema que interactúan por medio del bus estarán simulados por programas que leen y escriben estos archivos según corresponda al protocolo.

Para no complicar en exceso la simulación a realizar, se simularán protocolos sincrónicos. Este tipo de buses utiliza una línea especial llamada “reloj” (**clk**) que varía entre 0 y 1 regularmente.


El comportamiento de los dispositivos se divide en dos etapas identificadas por el estado del reloj. Durante el estado 1 (┐), los dispositivos pueden escribir en las señales que les correspondan pero no pueden leerlas, ya que las líneas no están estables. Cuando el reloj pasa a valer 0 (estado ┌) los dispositivos pueden leer las líneas, pero no pueden escribirlas.

### Ejemplo

En este ejemplo se muestra un ciclo de lectura entre un *cpu* y la memoria. El bus esta compuesto por siete señales: **req**, **ack**, **d0**, **d1**, **d2**, **d3** y la señal de sincronía **clk** (los dispositivos sólo pueden leerla).

La señal **req** es comandada por el *cpu*, mientras que la señal **ack** es comandada por la memoria. El resto de las señales se comparten entre los dos dispositivos.

Anotando entre paréntesis la entidad con autoridad sobre cada línea, el protocolo del lectura de este bus consiste en:



- ┐ El *cpu* coloca en las señales **d3...d0** la dirección del dato y levanta la señal **req**.  
┌ La memoria detecta que la señal **req** está levantada y lee **d3...d0**.
- 2 El *cpu* libera las señales **d3...d0** y baja la señal **req**.
- 3 ┐ La memoria coloca el dato de la dirección pedida y levanta la señal **ack**.  
┌ El *cpu* lee el dato.
- 4 La memoria finaliza el ciclo liberando las señales **d3...d0** y bajando su señal **ack**.

Este protocolo está implementado en los siguientes archivos:

- **reloj.cpp**: Programa que escribe **clk** regularmente.
- **memoria.cpp**: Programa que implementa el comportamiento de la *memoria*.
- **cpu.cpp**: Programa que implementa el comportamiento del *cpu*.
- **print.cpp**: Programa que permite imprimir el bus para los ciclos de lectura.
- **bus.h**: Definición de funciones útiles.
- **bus.cpp**: Implementación de funciones útiles.

- **Makefile:** Archivo para la generación de los ejecutables.

Las funciones implementadas en `bus.cpp` son:

- `int read(string linea):` Dado el nombre de una línea (el nombre del archivo), lee su contenido.
- `void write(string linea, int x):` Escribe el valor `x` en la línea de nombre `linea`.

Para poder probar el ejemplo se deben compilar los programas (comando `make`). Luego deben ser ejecutados en el siguiente orden: `reloj`, `print`, `memoria` y por último `cpu`.

El programa `cpu` solicitará los 4 bits de la dirección a ser leída y procesará ese pedido.

Para ejecutar el visualizador, deberán indicarse los 4 bits de la dirección como parámetros. Ejemplo: `python visual.py 1 0 0 1`

## Ejercicio 1


Tomar el código dentro de la carpeta `ej1` y compilarlo. Luego, abrir tres consolas y en cada una de ellas ejecutar en orden los programas `reloj`, `print` y `KITT`.

- Realizar el diagrama de tiempos para todas las señales
- Modificar el programa anterior para que realice la siguiente secuencia,

Paso 1	0	0	1	0	0
Paso 2	0	1	0	1	0
Paso 3	1	0	0	0	1
Paso 4	0	1	0	1	0

## Ejercicio 2


Completar el esqueleto de `cpu` provisto para simular el comportamiento de un *ciclo de escritura* para un bus síncrono con las señales `req`, `ack`, `r/w`, `d0`, `d1`, `d2` y `d3`:



- El `cpu` baja la señal `r/w`, coloca en las señales `d3...d0` la dirección en donde desea escribir y levanta la señal `req`.
- La memoria lee la señal `req` activa y la dirección en `d3...d0`.
- El `cpu` mantiene sus señales a la espera de una señal de la memoria. La cantidad de ciclos que tarda en aparecer no es conocida por el `cpu`.
- La memoria levanta la señal `ack` indicándole al `cpu` que ya puede colocar el dato que desea guardar en `d3...d0`.
- El `cpu` libera la señal `r/w` y coloca en `d3...d0` el dato que desea almacenar.
- La memoria lee el dato colocado por el `cpu` y procede a almacenarlo en la dirección leída previamente.
- El `cpu` mantiene sus señales a la espera de una señal de la memoria. La cantidad de ciclos que tarda en aparecer no es conocida por el `cpu`.
- La memoria levanta la señal `ack` durante un ciclo de reloj indicándole al `cpu` que ya almacenó el dato y que puede finalizar el ciclo de escritura.
- El `cpu` baja todas sus señales y libera las señales `d3...d0`. La memoria finaliza el ciclo de escritura bajando su señal `ack`.

## Ejercicio 3


Utilizando de base lo desarrollado hasta ahora, construir una simulación del comportamiento de un *ciclo de lectura* para un bus síncrono con las señales **req**, **ack**, **r/w**, **d0**, **d1**, **d2** y **d3**. El comportamiento se describe por el siguiente diagrama de tiempos:



- 1 – El cpu levanta la señal **r/w**, coloca en las señales **d3...d0** la dirección que desea leer y levanta la señal **req**. La memoria lee la señal **req** activa, la dirección en **d3...d0** y comienza la búsqueda del dato requerido por el cpu.
- 2 – El cpu mantiene sus señales a la espera de una señal de la memoria. La cantidad de ciclos que tarda en aparecer no es conocida por el cpu.
- 3 – La memoria levanta la señal **ack** durante un ciclo de reloj indicándole al cpu que ya puede liberar las líneas **d3...d0** para que la memoria escriba los datos.
- 4 – El cpu libera la señal **r/w**, las líneas **d3...d0** y baja la línea de **req**. La memoria espera un ciclo de reloj a que el cpu libere las líneas **d3...d0** donde escribirá el dato.
- 5 – La memoria escribe en las líneas **d3...d0** el dato requerido por el cpu y levanta su señal **ack**.
- 6 – La memoria mantiene sus señales a la espera de una señal del cpu. La cantidad de ciclos que tarda en aparecer no es conocida por la memoria.
- 7 – El cpu levanta la señal **req** durante un ciclo de reloj indicándole a la memoria que ya leyó el dato y que puede finalizar el ciclo de lectura.
- 8 – La memoria baja todas sus señales y libera las señales **d3...d0**.

## Ejercicio 4 (optativo)

Se desea simular un nuevo sistema diferente al de los dos ejercicios anteriores. En este caso se poseen tres dispositivos, donde cada uno puede leer o escribir en cualquiera de los otros dos. El dispositivo que realice la lectura o escritura se llamará *maestro* y el que responda al pedido se llamará *esclavo*. El sistema requiere simular dos protocolos independientes, uno para adquirir el bus y otro para utilizarlo.




### Adquisición del bus

Además de los tres dispositivos, el sistema posee un “árbitro” que permite organizar las solicitudes del bus. Cada dispositivo posee dos señales que lo conectan con el bus, **req** y **ack**. El dispositivo  $i$  puede escribir en **req<sub>i</sub>** y leer de **ack<sub>i</sub>**. Mientras que el árbitro puede leer **req<sub>i</sub>** y escribir **ack<sub>i</sub>**.

Para adquirir el bus, el dispositivo debe encender su señal  $\text{req}_i$  sincrónicamente y esperar una respuesta del árbitro. El árbitro en algún ciclo de reloj posterior, levantará la señal  $\text{ack}_i$  correspondiente al dispositivo que solicitó el bus.

Al ciclo siguiente el dispositivo puede hacer uso del bus. Cuando el dispositivo desea liberar el bus, debe bajar sincrónicamente su señal  $\text{req}_i$  y al ciclo siguiente el árbitro bajará la señal  $\text{ack}_i$  indicando la liberación del bus.



- 1 – El dispositivo  $i$  levanta la señal  $\text{req}_i$ .
- 2 – El dispositivo  $i$  espera que el árbitro levante la señal  $\text{ack}_i$  para utilizar el bus, lo cual puede tardar una cantidad variable de ciclos en ocurrir.
- 3 – El árbitro levanta la señal  $\text{ack}_i$  otorgando el bus al dispositivo  $i$ .
- 4 – El dispositivo  $i$  puede utilizar el bus libremente durante los ciclos que desee.
- 5 – Uso del bus por parte del dispositivo  $i$ .
- 6 – El dispositivo  $i$  libera las señales y baja su señal  $\text{req}_i$ .
- 7 – El árbitro del bus baja la señal  $\text{ack}_i$  liberando el bus para un nuevo pedido.

## Protocolo de bus


El bus cuenta con las siguientes señales, sin enumerar el reloj ( $\text{clk}$ ):

- $\text{dev}_0, \text{dev}_1$  : Indica el dispositivo con el cual interactuar.
- $\text{addr}_0 \cdots \text{addr}_5$  : Indica la dirección donde leer o escribir.
- $\text{data}_0 \cdots \text{data}_5$  : Indica el dato enviado o recibido por los dispositivos.
- $\text{r}/\bar{\text{w}}$ : Indica si se trata de un ciclo de lectura o escritura.

Las señales  $\text{dev}_0$  y  $\text{dev}_1$  indican el dispositivo con el cual interactuar dependiendo de la siguiente tabla:


$\text{dev}_1$	$\text{dev}_0$	
0	0	ninguno
0	1	dispositivo 1
1	0	dispositivo 2
1	1	dispositivo 3

Ciclo de lectura:



- 1 – El dispositivo maestro setea las señales  $\text{dev}_0$  y  $\text{dev}_1$  indicando el dispositivo donde leer, levanta la señal  $\text{r}/\bar{\text{w}}$  y setea las señales de  $\text{addr}_0 \cdots \text{addr}_5$  indicando la dirección a leer durante un ciclo de reloj. El dispositivo esclavo reconoce que debe atender el pedido y lee la dirección del bus para comenzar el ciclo de lectura.
- 2 – El dispositivo esclavo setea las señales  $\text{data}_0 \cdots \text{data}_5$  con el dato requerido durante un ciclo de reloj.
- 3 – El dispositivo maestro baja sus líneas y setea  $\text{dev}_0$  y  $\text{dev}_1$  a dispositivo **ninguno**.

Ciclo de escritura:



1-2 – El dispositivo maestro setea las señales **dev<sub>0</sub>** y **dev<sub>1</sub>** indicando el dispositivo en el cual escribir, baja la señal **r/ $\bar{w}$** , setea las señales de **addr<sub>0</sub>...addr<sub>5</sub>** indicando la dirección a donde escribir y coloca el dato en las señales **data<sub>0</sub>...data<sub>5</sub>**. Todo esto durante dos ciclos de reloj. El dispositivo esclavo reconoce que debe atender el pedido y comienza la escritura del dato en la dirección indicada.

3 – El dispositivo maestro baja sus líneas y setea **dev<sub>0</sub>** y **dev<sub>1</sub>** a dispositivo **ninguno**.

■ Completar el programa dado de forma que permita:

- Responder a un ciclo de lectura
- Responder a un ciclo de escritura
- Generar un ciclo de lectura
- Generar un ciclo de escritura

Para esto agregue el código necesario dentro del archivo **dispositivo.cpp** en la carpeta **ej4**.

## A. Comandos útiles para usar linux

A continuación se listan comandos necesarios para la ejecución del taller.

**cd nombreDirectorio** Cambia del directorio actual al subdirectorio llamado nombreDirectorio

**cd ..** cambia del directorio actual al directorio inmediatamente superior

**pwd** imprime en pantalla el directorio actual

**ls** lista el contenido del directorio actual

**make** ejecuta las instrucciones especificadas adentro del archivo Makefile

**python visual.py** ejecuta el visualizador unicamente en modo visualización, se deben lanzar los procesos de manera independiente

**./ejecutable** lanza el programa compilado en el archivo ejecutable. Por ejemplo, para el programa del clock hacemos **./clock**

**Control + c** para terminar la ejecución de un programa