

آزمایشگاه سیستم های دیجیتال



آزمایش هفتم – UART

امیرحسین علمدار 400105144

محمدپیام تائبی 400105867

علیرضا سلیمیان 400105036

بهار 1402

شرح آزمایش

در این آزمایش قصد داریم تا یک Universal Asynchronous Receiver Transmitter طراحی کنیم.

هدف ارسال داده بین دو دستگاه دیجیتال است که شناختی از یکدیگر ندارند. پکت داده به اینصورت تعریف شده است که ابتدا یک بیت **start** و سپس یک بیت **parity** و بعد 7 بیت داده و در نهایت یک بیت **stop** ارسال کنیم و گیرنده آن ها را دریافت کند.

```
1 module TX # (  
2     parameter START_SIG = 0  
3 ) (  
4     input      rstN,  
5     input      clk,  
6     input      start,  
7     input [6:0] data_in,  
8     output reg  s_out = 1,  
9     output reg  sent  
10 );  
11
```

ابتدا به سراغ طراحی ماژول فرستنده می رویم:

ورودی و خروجی های این ماژول عبارتند از:

7 بیت به ماژول می دهیم و انتظار داریم آن ها را بصورت سریال ارسال کند.

سیگنال خروجی نیز باید همواره یک باشد و به محض صفر شدن آن، مقصد متوجه ارسال داده می شود و داده ها را از طریق همین سیگنال می فرستیم و وقتی یک بماند مقصد متوجه اتمام می شود.

این ماژول 4 استیت دارد، آماده به شروع، فرستادن **parity**، فرستادن 7 بیت داده، و حالت پایان که باید همچیز را به استیت آماده به شروع در بیارد.

همانطور که می بینید به هر حالت یک عدد نسبت دادیم و یک رجیستر دو بیتی برای آدرس دهی خانه های آرایه داده ها استفاده کرده ایم.

همچنین در همین بخش، **xor** داده ها را به **parity_sig** اساین کردیم.

```
1 localparam S_START      = 0;  
2 localparam S_PARITY     = 1;  
3 localparam S_SEND       = 2;  
4 localparam S_STOP       = 3;  
5 reg stop = 0;  
6 reg [1:0] state = 0;  
7 reg [6:0] data;  
8 reg [2:0] data_index;  
9  
10 wire parity_sig;  
11 assign parity_sig = ^data;
```

حال بلاک اصلی این ماژول را می نویسیم.

بخش ریست که در آزمایش های قبل نیز زیاد داشتیم و عملکرد آن مشخص است.

برای استتیت های ارسال به اینصورت عمل می کنیم که تا وقتی سیگنال ورودی start که دست کاربر است فعال نشده باشد، ارسالی انجام نخواهد شد. همچنین اگر یک ارسال انجام شده باشد، باید حداقل یکبار start صفر و سپس یک شود تا بتوان دوباره ارسال انجام داد. این بخش را برای کارایی بهتر اضافه کردیم زیرا سرعت کلاک بسیار بالا است و هنگام تست بارها و بارها یک کد یکسان ارسال میشد تا قبل از اینکه کد جدیدی وارد کنیم.

هنگامی که به حالت شروع وارد شدیم، طبق چیزی که خواسته شده بود، start را low می کنیم تا مقصد متوجه ارسال دیتا شود. همچنین استتیت را به حالت ارسال پرییتی تغییر می دهیم. در کلاک بعد، پرییتی را می فرستیم و استتیت را جلو می بریم.

سپس داده ها را در کلاک ها متوالی تا جایی که ایندکسشان اجازه دهد ارسال میکنیم.

و درنهایت به استتیت stop می رویم و تمام مقادیر را به حالت اولیه باز می گردانیم.

```
1 always @(posedge clk or negedge rstN) begin
2     if (~rstN) begin
3         state <= S_START;
4         data_index <= 0;
5         sent <= 0;
6         stop <= 0;
7         s_out <= ~START_SIG;
8     end
9     else begin
10        case (state)
11            S_START: begin
12                if (start && !stop) begin
13                    s_out <= START_SIG;
14                    data_index <= 0;
15                    data <= data_in;
16                    state <= S_PARITY;
17                    sent <= 0;
18                end else if(!start)
19                    stop <= 0;
20            end
21            S_PARITY: begin
22                s_out <= parity_sig;
23                state <= S_SEND;
24            end
25            S_SEND: begin
26                s_out <= data[data_index];
27                if (data_index == 6)
28                    state <= S_STOP;
29                data_index <= data_index + 1;
30            end
31            S_STOP: begin
32                s_out <= !START_SIG;
33                state <= S_START;
34                sent <= 1;
35                stop <= 1;
36            end
37            default: state <= S_START;
38        endcase
39    end
40 end
```

حال می‌خواهیم ماژول گیرنده را طراحی کنیم.
ورودی‌ها و خروجی‌ها عبارتند از:

```
1 module RX # (  
2     parameter START_SIG = 0  
3 ) (  
4     input          rstN,  
5     input          clk,  
6     input          s_in,  
7     output reg     received,  
8     output reg     parity,  
9     output reg [6:0] data  
10 );
```

تفاوت این ماژول در ورودی‌ها و خروجی‌ها چنین است که
بیت‌ها را سریالی دریافت می‌کنیم و بصورت موازی آن‌ها را به
کاربر می‌دهیم.
با تمام شدن عملیات، received یک می‌شود.

```
1 localparam S_IDLE      = 0;  
2 localparam S_PARITY    = 1;  
3 localparam S_RECEIVE   = 2;  
4 localparam S_STOP      = 3;  
5  
6 reg [1:0] state;  
7 reg [2:0] data_index;  
8 reg last_s_in = 1;
```

این ماژول نیز 4 حالت دارد که در عکس مشاهده می‌کنید.
مانند ماژول فرستنده، آرایه‌ای برای رفتن به خانه‌های آرایه
داده‌ها در نظر گرفتیم و یک متغیر last_s_in داریم.
کاربرد این متغیر برای متوجه شدن تغییر ورودی از 1 به 0
است تا بفهمیم فرستنده در حال شروع به ارسال داده است.

بخش ریست مانند ماژول قبلی است.


اگر ورودی از 1 به 0 تغییر دهد، با لبه بالا رونده کلاک به داخل شرط اول می رویم و متوجه ارسال داده خواهیم شد پس از حالت IDLE در می آییم و به حال خواندن بیت توازن می رویم.

بعد از خواندن بیت توازن، به حالت گرفتن داده ها می رویم و بعد از خواندن 7 بیت داده، به حالت پایانی می رویم و استتیت را به حالت IDLE برخواهیم گرداند.

همچنین سیگنال received که نشان دهنده اتمام دریافت است، فعال خواهد شد. تا وقتی شروع به دریافت دوباره کنیم یا دستگاه را ریست کنیم، این سیگنال روشن خواهد بود.

```
1  always @(posedge clk or negedge rstN) begin
2      if (~rstN) begin
3          state <= S_IDLE;
4          data_index <= 0;
5          received <= 0;
6          data <= 0;
7          last_s_in <= 1;
8      end
9      else begin
10         case (state)
11             S_IDLE: begin
12                 if (s_in == START_SIG &&
13                     last_s_in == !START_SIG) begin
14                     data_index <= 0;
15                     data <= 0;
16                     state <= S_PARITY;
17                     received <= 0;
18                     last_s_in = s_in;
19                 end
20             else
21                 last_s_in <= s_in;
22             end
23             S_PARITY: begin
24                 parity <= s_in;
25                 state <= S_RECEIVE;
26             end
27             S_RECEIVE: begin
28                 data[data_index] <= s_in;
29                 if (data_index == 6)
30                     state <= S_STOP;
31                 data_index <= data_index + 1;
32             end
33             S_STOP: begin
34                 state <= S_IDLE;
35                 received <= 1;
36             end
37             default: state <= S_IDLE;
38         endcase
39     end
40 end
```

ابتدا کارکرد همین دو قطعه را بررسی می کنیم و سپس در بخش بعد، با اضافه شدن چند بخش دیگر، کل سیستم را تست می کنیم:



با کمی دقت مشاهده می کنیم که در لحظه 20، مقداری برای ارسال مشخص شده اما هنوز کاربر (در اینجا تست بنچ) سیگنال شروع به ارسال را فعال نکرده است. با فعال شدن این سیگنال، در کلاک های بعدی `transmitting_bit` به ترتیب از `lsb` تا `msb` خواهد بود. همچنین مشاهده می کنیم که پریته ناشناخته است تا زمانی که ارسال شود.

در نهایت با اتمام ارسال، سیگنال `is_transmitted` یک خواهد شد و یک کلاک بعد آن دریافت تمام می شود و `is_received` نیز یک می شود.

(به علت ابتدایی بودن تست بالا، کد تست بنچ آن ضمیمه نشد)

حال باید این دو مازول را طوری کنار هم قرار دهیم که هم ارتباط دو طرفه برقرار باشد، هم با Baud rate مقصد که 115200 بیت برثانیه است، هماهنگ باشد.

فرکانس کلاک fpga، 50 مگاهرتز است. برای فرستادن یا گرفتن داده، باید با فرکانس طرف دیگر که 115200 است هماهنگ شویم. دستگاه ما هر ثانیه 50 میلیون بار وارد always می شود و باید یک پالس را 2×115200 بار در ثانیه نات کنیم تا به فرکانس مورد نظر برسیم. پس کفایت هر $\frac{50,000,000}{2 \times 115200}$ بار که وارد always شدیم، یکبار پالس را نات کنیم. این مقدار در با کمی تقریب 217 است.

پس یک مازول برای ساختن پالس های مصنوعی از کلاک fpga تعریف میکنیم.

کافیت یک counter قرار دهیم و هنگامی که به 217 رسید، پالس را نات کنیم.

سپس از پالس خروجی این مازول برای کلاک دستگاه های فرستنده و گیرنده بهره ببریم.

```
1 module pulseM(
2   input      rst,
3   input      clk,
4   output reg pulse
5 );
6
7 localparam r = 217;
8 integer counter = 1;
9 always @(posedge clk) begin
10   if(rst) begin
11     counter = 1;
12     pulse <= 0;
13   end else begin
14     if(counter == r) begin
15       counter = 1;
16       pulse <= !pulse;
17     end else begin
18       counter = counter + 1;
19     end
20   end
21 end
22
23 endmodule
```

حال یک ماژول کلی تعریف میکنیم و تمام دیگر اجزا را کنار هم می آوریم.
نکته مهم این است که ماژول نهایی باید بتواند همزمان هم دریافت و هم ارسال کند.

با استفاده از ماژول pulseM همانطور که گفتیم کلاک را تنظیم میکنیم.

همانطور که می بینم با سیگنال rst، تمام قطعه بصورت کلی ریست می شود. (می شد قطعه قطعه ریست کرد اما صرفاً پیچیدگی و عدم بهینگی می آورد)
برای حالت ارسال:

از TX نمونه گیری شده است و مکمل rst (اکتیو لو است) و کلاک را می دهیم.
یک سیگنال transmit_en قرار می دهیم برای هنگامی که بخواهیم داده ارسال کنیم.
(در این حالت همزمان داده فرستاده می شود و امکان دریافت داده نیز وجود دارد)
Data_in نیز ورودی فرستنده است. و با اتمام هر ارسالی، is_transmitted یک

```
1 module UART (  
2     input[6:0] data_in,  
3     input transmit_en,  
4     input rst,  
5     input clk,  
6     input rx_in_bit,  
7  
8     output[6:0] data_out,  
9     output is_transmitted,  
10    output is_received,  
11    output parity,  
12    output tx_out_bit  
13 );  
14 wire pulse;  
15 pulseM p(.rst(rst), .clk(clk), .pulse(pulse));  
16  
17 TX tx(.rstN(~rst), .clk(pulse), .start(transmit_en),  
18     .data_in(data_in), .s_out(tx_out_bit),  
19     .sent(is_transmitted));  
20  
21 RX rx(.rstN(~rst), .clk(pulse), .s_in(rx_in_bit),  
22     .parity(parity), .data(data_out),  
23     .received(is_received));  
24  
25 endmodule
```

می شود.

حالت دریافت داده:

این حال همواره فعال است و به enable نیازی ندارد. ورودی های سریالی از طریق rx_in_bit دریافت شده و به این ماژول داده می شوند. این ماژول علاوه بر data_out که داده ها به صورت موازی است، بیت توازن و اینکه آیا دریافت کامل شده است را نیز نشان می دهد.

حال باید کل سیستم را تست کنیم:


در این تست، بازه کلاک 10 ثانیه است و به همین نسبت بازه تاخیر های مورد نیاز تا رخ دادن یک چرخه از پالس، 4340 ثانیه است. $(10 * \frac{50,000,000}{115200})$

پس از نمونه گیری و اختصاص سیگنال ها تست را می نویسیم. (کد تست بنچ ضمیمه شده است و اختصاص سیگنال ها در بالا توضیح داده شده است و نکته خاصی ندارد)

ابتدا مقدار 0010111 را می فرستیم ولی چیزی دریافت نمی شود، transmit_en را فعال می کنیم و مشاهده می کنیم داده ها فرستاده می شوند. آنقدر کلاک می زنیم تا ارسال تمام شود.

یک بار دیگر نیز این روند را دنبال می کنیم تا مقدار 1100001 را منتقل کنیم.

```
1 initial begin
2     $dumpfile("waveform.vcd");
3     $dumpvars(0, uart_tb);
4     rst = 1;
5     #3000
6     rst = 0;
7     #1340
8     #4340
9     data_in = 7'b0010111;
10    #4340
11    transmit_en = 1;
12    #4340
13    #4340
14    #4340
15    #4340
16    #4340
17    #4340
18    #4340
19    #4340
20    #4340
21    #4340
22    #4340
23    transmit_en = 0;
24    #4340
25    transmit_en = 1;
26    data_in = 7'b1100001;
27    #4340
28    #4340
29    #4340
30    #4340
31    #4340
32    #4340
33    #4340
34    #4340
35    #4340
36    #4340
37    #4340
38    #5
39    $finish;
40 end
```



کلاک را مشاهده کنید، این تاثیر کار با پالس ساختگیست که هر چرخه آن معادل 434 چرخه از کلاک اصلی است.

شکل نشان می دهد که هر دو ارسال و دریافت به درستی صورت گرفته اند.

دقت کنید که سیگنال tx_out_bit، همان خروجی فرستنده است که ورودی rx_in_bit داده شده است. در این تست، دو نمونه از UART گرفته شد و یکی به دیگری داده ارسال کرد.

حال با یک UART به خودش داده ارسال میکنیم تا ببینیم امکان همزمانی دریافت و ارسال برای این قطعه برقرار است:

```

1  UART tx(.clk(clk), .rst(rst), .data_in(data_in), .transmit_en(transmit_en),
2  .is_transmitted(is_transmitted), .tx_out_bit(tx_out_bit), .data_out(data_out),
3  .is_received(is_received), .rx_in_bit(tx_out_bit), .parity(parity));
4

```

بیت خروجی سریالی، به بیت ورودی سریالی وصل است.

بلاک initial را تغییری نمی دهیم و مانند بالا است:

