آزمایشگاه سیستم های دیجیتال



آزمایش هفتم – UART

اميرحسين علمدار 400105144 محمدپيام تائبى 400105867 عليرضا سليميان 400105036

بهار 1402

شرح آزمایش

در این آزمایش قصد داریم تا یک Universal Asynchronous Receiver Transmitter طراحی کنیم.

هدف ارسال داده بین دو دستگاه دیجیتال است که شناختی از یکدیگر ندارند. پکت داده به اینصورت تعریف شده است که ابتدا یک بیت start و سپس یک بیت parity و بعد 7 بیت داده و در نهایت یک بیت stop ارسال کنیم و گیرنده آن ها را دریافت کند.

```
1 module TX # (
2 parameter START_SIG = 0
3 ) (
4 input rstN,
5 input clk,
6 input start,
7 input [6:0] data_in,
8 output reg s_out = 1,
9 output reg sent
10 );
11
```

```
ابتدا به سراغ طراحی مازول فرستنده می رویم:
```

ورودی و خروجی های این ماژول عبارتند از:

7 بیت به ماژول می دهیم و انتظار داریم آن هار ا بصورت سریال ارسال کند.

سیگنال خروجی نیز باید همواره یک باشد و به محض صفر شدن آن، مقصد متوجه ارسال داده می شود و داده ها را از طریق همین سیگنال می فرستیم و وقتی یک بماند مقصد متوجه اتمام می شود.

```
این ماژول 4 استیت دارد، آماده به شروع، فرستادن parity، فرستادن 7 بیت داده، و حالت پایان که باید همچیز را به استیت آماده به شروع در بیارد.
```

همانطور که می بینید به هر حالت یک عدد نسبت دادیم و یک رجیستر دو بیتی برای آدرس دهی خانه های آرایه داده ها استفاده کرده ایم.

همچنین در همین بخش، xor داده ها را به parity_sig اساین کر دیم.

```
1 localparam S_START = 0;
2 localparam S_PARITY = 1;
3 localparam S_SEND = 2;
4 localparam S_STOP = 3;
5 reg stop = 0;
6 reg [1:0] state = 0;
7 reg [6:0] data;
8 reg [2:0] data_index;
9
10 wire parity_sig;
11 assign parity_sig = ^data;
```

حال بلاک اصلی این ماژول را می نویسیم. بخش ریست که در آزمایش های قبل نیز زیاد داشتیم و عملکرد آن مشخص است.

برای استیت های ارسال به اینصورت عمل می کنیم که تا وقتی سیگنال ورودی start که دست کاربر است فعال نشده باشد، ارسالی انجام نخواهد شد. همچنین اگر یک ارسال انجام شده باشد، باید حداقل یکبار start صفر و سپس یک شود تا بتوان دوباره ارسال انجام داد. این بخش را برای کارایی بهتر اضافه کردیم زیرا سرعت کلاک بسیار بالا است و هنگام تست بارها و بارها یک کد یکسان ارسال میشد تا قبل از اینکه کد جدیدی وارد کنیم.

هنگامی که به حالت شروع وارد شدیم، طبق چیزی که خواسته شده بود، start را low می کنیم تا مقصد متوجه ارسال دیتا شود. همچنین استیت را به حالت ارسال پریتی تغییر می دهیم. در کلاک بعد، پریتی را می فرستیم و استیت را جلو می بریم.

سپس داده ها را در کلاک ها متوالی تا جایی که ایندکسشان اجازه دهد ارسال میکنیکم.

و درنهایت به استیت stop می رویم و تمام مقادیر را به حالت اولیه باز می گردانیم.

1 always @(posedge clk or negedge rstN) begin if (~rstN) begin state <= S_START;</pre> data_index <= 0;</pre> s_out <= ~START_SIG;</pre> case (state) S_START: begin if (start && !stop) begin s_out <= START_SIG;</pre> data_index <= 0;</pre> data <= data_in;</pre> state <= S_PARITY;</pre> sent <= 0; end else if(!start) stop <= 0; S_PARITY: begin s_out <= parity_sig;</pre> state <= S_SEND;</pre> S_SEND: begin s_out <= data[data_index];</pre> if (data_index == 6) state <= S_STOP;</pre> data_index <= data_index + 1;</pre> S_STOP: begin s_out <= !START_SIG;</pre> state <= S_START;</pre> sent <= 1; stop <= 1; default: state <= S_START;</pre>

حال میخواهیم ماژول گیرنده را طراحی کنیم. ورودی ها و خروجی ها عبارتند از:

1 module RX # (
2 parameter START_SIG = 0
3) (
4 input rstN,
5 input clk,
6 input s_in,
7 output reg received,
8 output reg parity,
9 output reg [6:0] data
10);

تفاوت این ماژول در ورودی ها و خروجی ها چنین است که بیت ها را سریالی دریافت می کنیم و بصورت موازی آن ها را به کاربر می دهیم.

با تمام شدن عملیات، received یک می شود.

1 localparam S_IDLE = 0;
2 localparam S_PARITY = 1;
3 localparam S_RECEIVE = 2;
4 localparam S_STOP = 3;
5
6 reg [1:0] state;
7 reg [2:0] data_index;
8 reg last_s_in = 1;

این مآژول نیز 4 حالت دارد که در عکس مشاهده می کنید. مانند مآژول فرستنده، آرایه ای برای رفتن به خانه های آرایه داده ها در نظر گرفتیم و یک متغیر last_s_in داریم. کاربرد این متغیر برای متوجه شدن تغییر ورودی از 1 به 0 است تا بفهمیم فرستنده در حال شروع به ارسال داده است.

بخش ريست مانند ما رول قبلي است.


اگر ورودی از 1 به 0 تغییر دهد، با لبه بالا رونده کلاک به داخل شرط اول می رویم و متوجه ارسال داده خواهیم شد پس از حالت IDLE در می آییم و به حال خواندن بیت توازن می رویم.

بعد از خواندن بیت توازن، به حالت گرفتن داده ها می رویم و بعد از خواندن 7 بیت داده، به حالت پایانی می رویم و استیت را به حالت IDLE برخواهیم گرداند.

همچنین سیگنال received که نشان دهنده اتمام دریافت است، فعال خواهد شد. تا وقتی شروع به دریافت دوباره کنیم یا دستگاه را ریست کنیم، این سیگنال روشن خواهد بود.

```
1 always @(posedge clk or negedge rstN) begin
            state <= S_IDLE;</pre>
            data_index <= 0;</pre>
            received <= 0;
            data <= 0;
            last_s_in <= 1;</pre>
           case (state)
                S_IDLE: begin
                     if (s_in == START_SIG &&
                      last_s_in == !START_SIG) begin
                          data_index <= 0;</pre>
                          data <= 0;
                          state <= S_PARITY;</pre>
                          received <= 0;
                          last_s_in = s_in;
                          last_s_in <= s_in;</pre>
                 S_PARITY: begin
                     parity <= s_in;
                     state <= S_RECEIVE;</pre>
                 S_RECEIVE: begin
                     data[data_index] <= s_in;</pre>
                     if (data_index == 6)
                         state <= S_STOP;</pre>
                     data_index <= data_index + 1;</pre>
                 S_STOP: begin
                     state <= S_IDLE;</pre>
                     received <= 1;
                 default: state <= S_IDLE;</pre>
```

ابتدا کارکرد همین دو قطعه را بررسی می کنیم و سپس در بخش بعد، با اضافه شدن چند بخش دیگر، کل سیستم را تست میکنیم:



با کمی دقت مشاهده میکنیم که در لحظه 20، مقداری برای ارسال مشخص شده اما هنوز کاربر (در اینجا تست بنچ) سیگنال شروع به ارسال را فعال نکرده است. با فعال شدن این سیگنال، در کلاک های بعدی transmitting_bit خواهد بود. همچنین مشاهده میکنیم که پریتی ناشناخته است تا زمانی که ارسال شود.

در نهایت با اتمام ارسال، سیگنال is_transmitted یک خواهد شد و یک کلاک بعد آن دریافت تمام می شود و ایک کلاک بعد آن دریافت تمام می شود.

(به علت ابتدایی بودن تست بالا، کد تست بنچ آن ضمیمه نشد)

حال باید این دو ماژول را طوری کنار هم قرار دهیم که هم ارتباط دو طرفه برقرار باشد، هم با Baud مقصد که 115200 بیت برثانیه است، هماهنگ باشد.

فرکانس کلاک fpga، 50 مگاهرتز است. برای فرستادن یا گرفتن داده، باید با فرکانس طرف دیگر که 115200 است هماهنگ شویم. دستگاه ما هر ثانیه 50 میلیون بار وارد always می شود و باید یک پالس را 50,000,000 بار در ثانیه نات کنیم تا به فرکانس مورد نظر برسیم. پس کافیست هر 50,000,000 بار که وارد always شدیم، یکبار پالس را نات کنیم. این مقدار در با کمی تقریب 217 است.

پس یک مآژول برای ساختن پالس های مصنوعی از کلاک fpga تعریف میکنیم.

کافیت یک counter قرار دهیم و هنگامی که به 217 رسید، یالس را نات کنیم.

سپس از پالس خروجی این ماژول برای کلاک دستگاه های فرستانده و گیرنده بهره ببریم.

```
1 module pulseM(
2 input rst,
3 input clk,
4 output reg pulse
5 );
6
7 localparam r = 217;
8 integer counter = 1;
9 always @(posedge clk) begin
10 if(rst) begin
11 counter = 1;
12 pulse <= 0;
13 end else begin
14 if(counter == r) begin
15 counter = 1;
16 pulse <= !pulse;
17 end else begin
18 counter = counter + 1;
19 end
20 end
21 end
22
23 endmodule</pre>
```

حال یک ماژول کلی تعریف میکنیم و تمام دیگر اجزا را کنار هم می آوریم. نکته مهم این است که ماژول نهایی باید بتواند همزمان هم دریافت و هم ارسال کند.

```
1 module UART (
        input[6:0] data_in,
        input transmit_en,
        input rst,
        input clk,
        input rx_in_bit,
        output[6:0] data_out,
        output is_transmitted,
        output is_received,
        output parity,
14 wire pulse;
pulseM p(.rst(rst), .clk(clk), .pulse(pulse));
17 TX tx(.rstN(~rst), .clk(pulse), .start(transmit_en),
        .data_in(data_in), .s_out(tx_out_bit),
        .sent(is_transmitted));
21 RX rx(.rstN(~rst), .clk(pulse), .s_in(rx_in_bit),
       .parity(parity), .data(data_out),
        .received(is_received));
```

با استفاده از ماژول pulseM همانطور که گفتیم کلاک را تنظیم میکنیم.

همانطور که می بینم با سیگنال rst، تمام قطعه بصورت کلی ریست می شود. (می شد قطعه قطعه ریست کرد اما صرفا پیچیدگی و عمدم بهینگی می آورد)

برای حالت ارسال:

از TX نمونه گیری شده است و مکمل rst (اکتیو لو است) و کلاک را می دهیم.

یک سیگنال transmit_en قرار می دهیم برای هنگامی که بخواهیم داده ارسال کنیم.

(در این حالت همزمان داده فرستاده می شود و امکان دریافت داده نیز وجود دارد)

Data_in نیز ورودی فرستنده است. و با اتمام هر ارسالی، is transmitted یک

می شود.

حالت دریافت داده:

این حال همواره فعال است و به enable نیازی ندارد. ورودی های سریالی از طریق rx_in_bit دریافت شده و به این ماژول داده می شوند. این ماژول علاوه بر data_out که داده ها به صورت موازی است، بیت توازن و اینکه آیا دریافت کامل شده است را نیز نشان می دهد.


حال باید کل سیستم را تست کنیم:

پس از نمونه گیری و اختصاص سیگنال ها تست را می نویسیم. (کد تست بنچ ضمیمه شده است و اختصاص سیگنال ها در بالا توضیح داده شده است و نکته خاصی ندارد)

ابتدا مقدار 0010111 را می فرستیم ولی چیزی دریافت نیم شود، transmit_en را فعال می کنیم و مشاهده می کنیم داده ها فرستاده می شوند. آنقدر کلاک می زنیم تا ارسال تمام شود.

یک بار دیگر نیز این روند را دنبال می کنیم تا مقدار 1100001 را منتقل کنیم.

```
$dumpfile("waveform.vcd");
$dumpvars(0, uart_tb);
rst = 1;
#3000
rst = 0;
#1340
data_in = 7'b0010111;
#4340
transmit_en = 1;
#4340
#4340
#4340
#4340
#4340
transmit_en = 0;
transmit_en = 1;
data_in = 7'b1100001;
#4340
#4340
#4340
#4340
#4340
#4340
#4340
#4340
$finish;
```



کلاک را مشاهده کنید، این تاثیر کار با پالس ساختگیست که هرچرخه آن معادل 434 چرخه از کلاک اصلی است.

شكل نشان مى دهد كه هردو ارسال و دريافت به درستى صورت گرفته اند.

دقت کنید که سیگنال tx_out_bit، همان خروجی فرستنده است که ورودی rx_in_bit داده شده است. در این تست، دو نمونه از UART گرفته شد و یکی به دیگری داده ارسال کرد.

حال با یک UART به خودش داده ارسال میکنیم تا ببینیم امکان همزمانی دریافت و ارسال برای این قطعه برقرار است:

```
UART tx(.clk(clk), .rst(rst), .data_in(data_in), .transmit_en(transmit_en),
    .is_transmitted(is_transmitted), .tx_out_bit(tx_out_bit), .data_out(data_out),
    .is_received(is_received), .rx_in_bit(tx_out_bit), .parity(parity));
4
```

بیت خروجی سریالی، به بیت ورودی سریالی وصل است.

بلاک initial را تغییری نمی دهیم و مانند بالا است:

