به نام خدا	
	گزارش آزمایش ۸
	عليرضا سليميان 400105036
	اميرحسين علمدار 400105144
	پيام تائبى 400104867

با توجه به مشکلاتی که جلسه پیش در آزمایشگاه به آن برخورد کرده بودیم و کدی که زده شده بود، جوابگو نبود تصمیم گرفتیم که کد را کلا تغییر دهیم. مشکلاتی که در جلسه پیش به آن برخورد کرده بودیم این بود که باید میتوانستیم خروجی را روی FPGA نمایش دهیم و خب کدی که ما زده بودیم مناسب این کار نبود.

از چیز هایی که یاد گرفتیم این بود که به reg فقط در always میتوان مقدار داد و خارج از آن نمیتوان آنرا مقدار دهی کرد و این بخش بزرگی از مشکل ما بود، نیاز بود که به reg مقدار دهی کنیم ولی نمیتوانستیم.

در ادامه به توضیح کد جدید میپردازیم:

در این کد، فرض شده است که مقدار موهومی و حقیقی در دو رجیستر مجزا هستند و محاسبات برای هرکدام جدا انجام میشود. در ادامه کدی که برای جمع/تفریق زده شده است را بررسی میکنیم:

بخش جمع/تفريق:

ورودی ها:

- Rin1: بخش حقیقی ورودی اول
- lin1: بخش موهومی ورودی اول
- Rin2: بخش حقیقی ورودی دوم
- انجش موهومی ورودی دوم: Iin2
- addSubN: مشخص كننده نوع عمليات

خروجی ها:

- Rout: مشخص كننده بخش حقيقي جواب
- Iout: مشخص كننده بخش موهومي جواب

```
1
    module add sub #(parameter n=4)
                (input signed [n-1:0] Rin1,
 2 \Box
                 input signed [n-1:0] Iin1,
                input signed [n-1:0] Rin2,
 4
 5
                input signed [n-1:0] Iin2,
                input addSubN,
 6
 7
                output signed [n-1:0] Rout,
 8
                output signed [n-1:0] Iout
9
     assign Rout = addSubN ? (Rin1+Rin2) : (Rin1-Rin2);
10
11
     assign Iout = addSubN ? (Iin1+Iin2) : (Iin1-Iin2);
12
     endmodule
13
14
```

بخش های حقیقی با یکدیگر جمع یا تفریق میشوند و بخش های موهومی نیز با یکدیگر جمع یا تفریق میشوند.

بخش ضرب:

ورودی ها:

- Rin1: بخش حقیقی ورودی اول
- Iin1: بخش موهومی ورودی اول
- Rin2: بخش حقیقی ورودی دوم
- lin2: بخش موهومی ورودی دوم

خروجی ها:

- Rout: مشخص كننده بخش حقيقي جواب
- lout: مشخص كننده بخش موهومي جواب

```
module mult#(parameter n=4)
 2
                   input signed [n-1:0] Rin1,
   3
                   input signed [n-1:0] Iin1,
 4
                   input signed [n-1:0] Rin2,
 5
                  input signed [n-1:0] Iin2,
                  output signed[2*n-1:0] Rout,
 6
7
                  output signed[2*n-1:0] Iout
8
       );
9
     assign Rout = Rin1*Rin2 - Iin1*Iin2;
     assign Iout = Rin1*Iin2 - Rin2*Iin1;
10
11
     endmodule
12
```

فرض کنید دو عدد $\sqrt{-1}$ و a=(c+di) و b=(e+fi) و را در یکدیگر ضرب کنیم، میدانیم که i به معنی i است. اگر دو عدد را در یکدگر ضرب کنیم به عبارت: i و قسمت i و قسمت i و تعدد اول و قسمت خواهیم رسید که قسمت حقیقی آن، بخش اول و قسمت موهومی آن بخش دوم آن است پس برای i بخش های حقیقی و موهومی آنرا با عبارت های بالا قرار می دهیم.

بخش حافظه:

مشکل اصلی ما در کدی که قبلا زده شده بود، در این بخش بود. این بخش در حقیقت instruction memoryما است، میدانیم برای آنکه بتوانیم pipline داشته باشید تا به مشکل نخوریم.

ورودی ها:

• Pc: مشخص کننده آدرس جایی که باید دستور آن خوانده شود.

خروجی ها:

• Out: مشخص كننده مقدار خوانده شده از حافظه.

```
module memory#(parameter m =32)
                            input [4:0]PC,
                            output [m-1:0]out
                 reg [m-1:0] Mem [31:0];
                 assign out = Mem[PC];
                 always@(PC) begin
                     Mem[0]= {2'b00,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[1]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[2]= {2'b01,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[3]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[4]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[5]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[6]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[7]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
16
                     Mem[8]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[9]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[10]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[11]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[12]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[13]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[14]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[15]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[16]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[17]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[18]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[19]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[20]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[21]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[22]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[23]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[24]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00001,5'b00011};
                     Mem[25]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[26] = \{2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011\};
                     Mem[27] = \{2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011\};
                     Mem[28]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[29] = \{2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b000010,5'b000011\};
                     Mem[30]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                     Mem[31]= {2'b10,5'b00100,5'b00101,5'b00000,5'b00001,5'b00010,5'b00011};
                 end
     endmodule
```

حال به توضيح decode كردن دستور ميپردازيم:

دو بیت ابتدایی مشخص کننده کاری است که باید انجام شود، ما 00 را برای جمع، ۰۱ تفریق و ۱۰ را برای ضرب در نظر گرفته ایم.

و هرکدام از بخش های بعد به ترتیب به صورت زیر هستند:

- ۵ بیت اول مشخص کننده رجیستر مقصد برای بخش حقیقی
- ۵ بیت دوم مشخص کننده رجیستر مقصد برای بخش موهومی
 - ۵ بیت سوم مشخص کننده بخش حقیقی عدد اول

- ۵ بیت چهارم مشخص کننده بخش موهومی عدد اول
- Δ بیت پنجم مشخص کننده بخش حقیقی عدد دوم
- Δ بیت ششم مشخص کننده بخش موهومی عدد دوم

چون باید دستورات را به صورت دستی وارد میکردیم، برای همین فقط دستورات اول تا سوم یکتا هستند و نتیجه آنها نیز در انتها در waveform نمایش داده میشود که به صورت pipline اجرا میشوند.

بخش pipline:

نکته ای که در پیاده سازی این بخش وجود دارد،انتقال مرحله به مرحله در pipline است. میدانیم که در pipline ها، کار را بخش های مختلف تقسیم میکنیم و در هر کلاک هر دستور یک بخش جلو میرود، در pipline حتی اگر یک دستور به یک بخش نیاز نداشته باشد باید آنرا طی کند. Pipline در دستورات به تعداد بالا بسیار به سرعت کمک میکند.

ورودی ها:

- Start: مشخص کننده شروع کار برای پردازنده
- Load: برای مقدار دهی اولیه به Load:
- Address: این بخش مشخص کننده جایی است که میخواهیم مقدار آنرا بدانیم.
 - Clk: برای کلاک استفاده میشود.

خروجی ها:

• Out: مشخص کننده خروجی است که با استفاده از address مشخص میشود.

هنگامی که load یک باشد، مقدار دهی اولیه به data memory انجام میشود و در کلاک های بعد میتوان از آنها استفاده کرد.

```
and a coulde pipline(Garameter logifisize -5), parameter Regiongth = 4, parameter Rfsize = 32, parameter sorollongth = 32)

a point [Lighfisize-1:0] Address, input Load, inpu
```

```
reg Flag = 0;
always@(posedge clk) begin
                 if(Load) begin
                     RegFile[0] <= 4'b0001;
                     RegFile[1] <= 4'b0001;</pre>
                     RegFile[2] <= 4'b0001;
                     RegFile[3] <= 4'b0010;
                 end
                 else if(!Flag) begin
                     if(start) begin
                          pc <= 0;
                          Flag <= 1;
                         E2 = 0;
                          E3 = 0;
                     end
                 end
                 else begin
                    pc <= pc + 1;
                     PIPEREG1 <= PIPEWIRE1;</pre>
                     if(E1) begin
                         PIPEREG04 <= RegFile[PIPEREG1[LogRFsize-1:0]];</pre>
                          PIPEREGO3 <= RegFile[PIPEREG1[2*LogRFsize-1:LogRFsize]];</pre>
                          PIPEREGO2 <= RegFile[PIPEREG1[3*LogRFsize-1:2*LogRFsize]];</pre>
                          PIPEREG01 <= RegFile[PIPEREG1[4*LogRFsize-1:3*LogRFsize]];</pre>
                          PIPEREGWON2 <= PIPEREG1[5*LogRFsize-1:4*LogRFsize];</pre>
                         PIPEREGWON1 <= PIPEREG1[6*LogRFsize-1:5*LogRFsize];</pre>
                         OPCODE1 <= PIPEREG1[wordLength-1:6*LogRFsize];
                          E2 <= 1;
                     end
```

```
79
                           if(E2) begin
                               if(OPCODE1[1]) begin
                                   ALUREGR <= MULTWIRER;
                                   ALUREGI <= MULTWIREI;
                               end
                               else begin
                                   ALUREGR <= ADDSUBWIRER;
                                   ALUREGI <= ADDSUBWIREI;
                               end
                               PIPEREGWOM1 <= PIPEREGWON1;
                               PIPEREGWOM2 <= PIPEREGWON2;
                               E3 <= 1;
                           end
                           if(E3) begin
                               RegFile[PIPEREGWOM1] <= ALUREGR;</pre>
                               RegFile[PIPEREGWOM2] <= ALUREGI;</pre>
                          end
                           if(pc == 31)
                              Flag <= 0;
                      end
                  end
     endmodule
```

در ادامه تست مدار را مشاهده میکنید:



همانطور که مشاهده میکنید، سر کلاک چهارم نتایج اولین دستور آماده شده است و بعد از آن، در هر کلاک جواب دستورات بعدی آماده شده ا

البته در این بخش فقط بخش حقیقی تست شده است ولی بخش موهومی نیز به درستی کار میکند.