

آزمایش سوم

گزارش آزمایش سوم

محمدپیام تائبی ۴۰۰۱۰۴۸۶۷

امیرحسین علمدار ۴۰۰۱۰۵۱۴۴

علیرضا سلیمیان ۴۰۰۱۰۵۰۳۶

ابتدا یک cascade 1 bit comparator میسازیم که در ادامه با کنار هم گذاشتن تعدادی از آنها مقایسه کننده های بزرگتری بسازیم

```

Ln#
1 module one_bit_comparator(input g_in, input e_in, input l_in, input x, input y, output g_out, output e_out, output l_out);
2     assign g_out = g_in | (e_in & (x > y));
3     assign e_out = e_in & (x == y);
4     assign l_out = l_in | (e_in & (x < y));
5 endmodule
6

```

در ادامه با کنار هم گذاشتن ۴ تا از مقایسه کننده بالا یک مقایسه کننده ی ۴ بیتی میسازیم:


```

1 module four_bit_comparator(input[3:0] a, input[3:0] b, output g, output e, output l);
2
3     wire[8:0] c;
4
5     one_bit_comparator comparator3(.g_in(l'b0), .e_in(l'b1), .l_in(l'b0), .x(a[3]), .y(b[3]), .g_out(c[8]), .e_out(c[7]), .l_out(c[6]));
6
7     one_bit_comparator comparator2(.g_in(c[8]), .e_in(c[7]), .l_in(c[6]), .x(a[2]), .y(b[2]), .g_out(c[5]), .e_out(c[4]), .l_out(c[3]));
8
9     one_bit_comparator comparator1(.g_in(c[5]), .e_in(c[4]), .l_in(c[3]), .x(a[1]), .y(b[1]), .g_out(c[2]), .e_out(c[1]), .l_out(c[0]));
10
11     one_bit_comparator comparator0(.g_in(c[2]), .e_in(c[1]), .l_in(c[0]), .x(a[0]), .y(b[0]), .g_out(g), .e_out(e), .l_out(l));
12
13 endmodule


```

که در ادامه مدار این ماژول ها را نیز میتوانید ببینید :

برای کد اول :



و برای کد دوم :




برای بخش دوم سوال باید یک مقایسه کننده ی سریال بسازیم که کد وریلاگ آن به شکل زیر است:

```

1 module serial_comparator(input reset, input clk, input x, input y, output g_out, output e_out, output l_out);
2
3     wire not_g_out, not_e_out, not_l_out;
4     wire g_in, e_in, l_in;
5
6     assign g_in = ((e_out & (x > y)) | g_out) & (~reset);
7     assign e_in = ((e_out & (x == y)) & (~reset)) | (reset);
8     assign l_in = ((e_out & (x < y)) | l_out) & (~reset);
9
10    assign g_out = ~(not_g_out & ~(clk & g_in));
11    assign not_g_out = ~(g_out & ~(clk & ~g_in));
12
13    assign e_out = ~(not_e_out & ~(clk & e_in));
14    assign not_e_out = ~(e_out & ~(clk & ~e_in));
15
16    assign l_out = ~(not_l_out & ~(clk & l_in));
17    assign not_l_out = ~(l_out & ~(clk & ~l_in));
18
19
20 endmodule

```

که مدار نهایی ما نیز به این شکل خواهد بود:




در آخر ابتدا برای مقایسه کننده ۴ یک تست بنچ مینویسیم:

```

1 module four_bit_comparator_test_bench();
2     reg[3:0] x;
3     reg[3:0] y;
4     wire g, e, l;
5     four_bit_comparator comparator(.a(x), .b(y), .g(g), .e(e), .l(l));
6
7     initial
8     begin
9
10        x = 4'b1000;
11        y = 4'b0100;
12        #10
13        x = 4'b1001;
14        y = 4'b0101;
15        #10
16        x = 4'b1111;
17        y = 4'b1111;
18        #10
19        x = 4'b1010;
20        y = 4'b0101;
21        #10;
22    end
23 endmodule
24

```

که پس از اجرا :




و در آخر برای مقایسه کننده سریال یک تست بنچ مینویسیم :

```

1 module serial_comparator_test_bench();
2     reg reset, clk, x, y;
3     wire g_out, e_out, l_out;
4     serial_comparator comparator(.reset(reset), .clk(clk), .x(x), .y(y), .g_out(g_out), .e_out(e_out), .l_out(l_out));
5     initial begin
6         reset = 1;
7         clk = 1;
8         x = 0;
9         y = 0;
10        #5;
11        clk = 0;
12        #5;
13
14        reset = 0;
15        clk = 1;
16        #5;
17        clk = 0;
18        #5;
19
20        x = 0;
21        y = 1;
22        clk = 1;
23        #5;
24
25        clk = 0;
26        #5;
27
28        x = 1;
29        y = 0;
30        clk = 1;
31        #5;
32
33        clk = 0;
34        #5;
35
36        x = 1;
37        y = 1;
38        clk = 1;
39        #5;
40
41        clk = 0;
42        #5;
43    end
44 endmodule

```

که پس از اجرا :



در آخر تمام سه کد را روی برد FPGA سنتر میکنیم و کارکرد آن را بررسی میکنیم

