






















Estructura general de la lógica digital





Definición:

"Un Circuito Digital Configurable (CDC) es aquel dispositivo digital (CI) cuya función se puede modificar manipulando solamente una parte de los elementos que lo integran y/o cambiando la interconexión entre estos"

Dicha modificación se lleva a cabo mediante la programación del estado de un conjunto de variables binarias, a este proceso se le denomina configuración.



CDCs con recursos concentrados (Dispositivos lógicos Programables, PLDs) Básicos o simples

Avanzados

Complejos

Clasificación de los CDCs según el tipo de organización

CDCs con recursos
distribuidos
(Conjunto configurable
de compuertas, FPGA)

Según la organización de los recursos lógicos internos

Según la complejidad de los recursos lógicos internos

Según la tecnología de las celdas programables

Según la topología de los recursos de interconexión

- ▶ El diseño de los Circuitos Digitales Configurables se basa en los siguientes conceptos:
 - Funcionalidad Completa.
 - Distribución y organización de sus recursos.


Funcionalidad completa

- En el ambito de la logica digital, este concepto se refiere al paradigma que permite implementar cualquier función lógica. Actualmente, existen dos paradigmas en operación:
 - SOP's (Sum Of Products)
 - LUT's (Look Up Table Tablas de busqueda), Celdas de funciones universales, Generadores de funciones.




Considerando los SOP's, ¿Qué elementos de hardware (MSI), de acuerdo a su estructura, cumplen con esta cualidad?

Decodificadores. Un decodificador $n:2^n$ está formado por: 2^n términos producto (min-términos).




Multiplexores. Un mux $2^n : 1$ puede implementar cualquier función de n o n+1 variables.



Ejemplo:

$$F(A,B) = m0 + m2 + m3$$

=>




4:1

$$F(A,B) = m0 + m2 + m3$$

=>



ROM. Una ROM de $2^n \times m$ puede implementar: m funciones de hasta 2^n términos producto y n variables.



¿Qué estructura tiene una ROM?


Ejemplo:

Α	В	C	F0	F1	F2	F3
0	0	0	0	0	1	0
0	0	1	1	1	1	0
0	1	0	0	1	0	0
0	1	1	0	0	0	1
1	0	0	1	0	1	1
1	0	1	1	0	0	0
1	1	0	0	0	0	1
1	1	1	0	1	F2 1 1 0 0 1 0 0 0	0
			l			


truth table



- ▶ Con respecto a las LUTs (Look Up Table Tabla de Busqueda)
 - También conocidas como celdas de funciones universales o generadores de funciones.



Distribución y organización de sus recursos.



- Un CDC está formado por los siguientes recursos lógicos:
 - Bloques lógicos.
 - Planos AND-OR-biestables o Tablas de búsqueda-biestables.
 - Recursos de interconexión.
 - Local, globales y retroalimentaciones.
 - Bloques de entrada/salida.
 - ▶ Bi-direccionales, latches, registros, resistencias pullup y pulldown.
 - Bloques de funciones específicas.
 - Las que consumen muchos recursos o son muy comunes.




Densidad de integración

- ▶ **PLD Simples**. Basados en arquitecturas básicas (50,000).
- PLD Avanzados. Integración de SPLD`s (500,000)
- ▶ **PLD Complejos**. Integración de APLD's + funciones específicas. (2,000,000)
- ▶ **FPGA**`s. Basados en Look up Table.
- (10,000,000)
- CDC con procesadores. FPGA's + Hardware específico. (>10,000,000)



- Tecnologías de Configuración de los CDC's.
- > Tecnología utilizada en la construcción de los elementos programables.
 - ▶ Tecnología "Fuse" PROM.
 - ► Tecnología "Anti-Fuse".
 - Tecnología EPROM.
 - Tecnología EEPROM.
 - ▶ Tecnología FLASH.
 - ► Tecnología de Memoria Estática.





Introducción

DR. ENRIQUE GUZMÁN RAMÍREZ

DEFINCION.

"Son CDCs basados en el paradigma SOP, su estructura básica está formada por un arreglo de compuertas AND seguido por un arreglo de compuertas OR"

Los arreglos pueden ser programables o fijos.

La generalización (CPLDs) se da interconectado conjuntos de estos arreglos a través de un bloque de interconexión global.




Arquitecturas básicas

- La gran mayoría de los PLDs actuales están basados en dos arquitecturas:
 - PLA. Programmable Logic Array (Signetics Corporations, 1975).
 - PAL. Programmable Array Logic (Monolithics Devices, 1976).




Arquitecturas básica PLA




SI=AC'+CD S2=ABD'+A'B'

Arquitecturas básica PAL




- ¿Limitante de las arquietecturas PLA y PAL?
- La siguiente evolución fue el secuenciador lógico programable (PLS).
- Un PLS es una combinación de una matriz lógica PAL con un biestable.



Limitantes del PLS:

- El número de variables de entrada y de salida era fijo.
- El número de TP's asignado a cada biestable era limitado.
- Bistables básicos.







- Al superar estas limitaciones el nombre PLS es substituido por el de PLD.
- ▶ El aumento de características existentes en un PLD provoca su evolución y la necesidad de clasificarlos.
 - Básicos o Simples (SPLD).
 - Avanzados (APLD).
 - Complejos (CPLD).




- Aplicaciones:
 - > SPLD's:
 - Lógica de pegado.







- Aplicaciones:
 - SPLD's:
 - Maquinas de estado de funciones específicas.




- Aplicaciones:
 - > SPLD's:
 - Integración de CI SSI y MSI y/o adecuación a la aplicación.



- Aplicaciones:
 - APLD's y CPLD's:
 - Integración de sistemas que usan varios SPLD's.



- Aplicaciones:
 - APLD's y CPLD's:
 - Subsistemas I/O.




- Aplicaciones:
 - APLD's y CPLD's:
 - Lógica de mediana velocidad.





Sistema derefresco en DRAMs



AUDIO CONTROLLER CORE

audio

data

address

audio


data


AC97 SoC BUS INTERFACE

MASTER

master

- Aplicaciones:
 - APLD's y CPLD's:
 - Periféricos.






Dispositivos Lógicos Programables Simples o Básicos

DEFINICION.

"Los Dispositivos Lógicos Programables Simples (SPLD) son dispositivos configurables formados por una arquitectura básica, PAL o PLA, y elementos lógicos que le otorgan características funcionales adicionales".





- Ventajas que ofrecen los SPLD's con respecto a los circuitos integrados de funciones fijas (series 74XX y 40XX) son:
 - Pueden reemplazar funciones de CI LSI y MSI.
 - Puede incluir varios dispositivos
 - □ Reducción de espacio en las tarjetas de circuito impreso.
 - □ Simplificación de la conexión entre unos Cl.
 - □ Disminución en los requerimientos de potencia.
 - Realización de aplicaciones especiales no encontradas en circuitos integrados de funciones fijas.
 - Reconfiguración.



Tipos de SPLD's:

PROM

- Programmable Read Only Memories.
- American Bosch Arma Corporation, 1956.

PLA

- ▶ Programmable Logic Array.
- ▶ Signetics Corporations, 1975.

PAL

- ▶ Programmable Array Logic.
- Monolithics Memories Devices, 1976.

GAL

- Generic Array logic.
- Lattice Semiconductors, 1984.



- ▶ GAL (Generic Array Logic).
 - Última evolución de los SPLD.
 - Mayor densidad de integración que una PAL o PLA.

	PLA, PAL	GAL
Tecnología	Fuse	EEPROM
Re-configurabilidad	ОТР	Reconfigurable
I/O	Función fija;	Seleccionable: Entrada o salida;
	Combinacional	combinacional o secuencial.

GAL, marca registrada de Lattice, GAL22VIO.


Vantis: PALCE22V10.

TI:TIBPAL22VIO






Estructura básica de un SPLD





Configuraciones básicas de un SPLD






Tipos de SPLD`s							
Dispositivo	Matriz AND	Matriz OR					
PROM							
PLA							
PAL							
GAL							




▶ SPLD

- Surge del PLS.
- Elementos lógicos que le proporcionan nuevas características funcionales.
 - **▶ Terminales cuasi-bidireccionales.**
 - Biestables más versátiles.
 - Control de inversión de la salida.
 - > Anulación de la retención de datos (Bypass).




Terminales cuasi-bidireccionales.






Biestables más versátiles.






Control de inversión de la salida.






Anulación de la retención de datos (Bypass).






> SPLD con todas las características anteriores:





La unión de estas características, que le otorgan funcionalidad adicional al PLD, es conocida como "Macrocelda".






- Existen diversos tipos de macroceldas.
 - Macroceldas de salida.
 - Macroceldas de entrada.
 - Macroceldas buried.
 - Macroceldas entrada/salida.
 - Macroceldas entrada/salida/buried.




- Las señales de una macrocelda se pueden dividir en dos tipos:
 - Señales de datos. La modificación de las señales de entrada.
 - <u>Señales de control</u>. Aquellas cuyo estado influye en la forma de operación de la macrocelda.





- Las señales de control se pueden realizar de 3 formas diferentes:
 - Mediante un interruptor programable independiente de la matriz.
 - Mediante un término producto del array AND.
 - Mediante una conexión externa a través de una terminal o pin.






Clasificación de los SPLD.






Macrocelda con un biestable y una retroalimentación.






¿Qué inconveniente presenta el que una macrocelda tenga sólo una retroalimentación?






> SPLD con un biestable y doble retroalimentación.



Esquema práctico. PALCE29MA16H (AMD)






Al poseer un sólo biestable, en una macrocelda no es posible sincronizar la variable de entrada al mismo tiempo que se retroalimenta la variable interna memorizada.

> SPLD con dos biestables y doble retroalimentación

- Este tipo de arquitectura tiene dos variantes:
 - Macrocelda con dos biestables y dos retroalimentaciones exclusivas.
 - Macrocelda con dos biestables y una retroalimentación compartida.




Macrocelda con dos biestables y dos retroalimentaciones exclusivas





Macrocelda con dos biestables y dos retroalimentaciones,

una de ellas compartida



Diseño sobre SPLD

- Para implementar un diseño óptimo en un PLD Simple, es necesario:
 - Conocer la arquitectura interna del dispositivo a utilizar.
 - Saber como acceder los recursos del dispositivo mediante una herramienta de diseño.
 - Utilizar una metodología de diseño adecuada.
 - Describir con un enfoque orientado al modelado de hardware.

