


# Circuito Digital Configurable

# Circuito Digital Configurable

---

## ► Estructura general de la lógica digital



# Circuito Digital Configurable

---


## ► Definición:

“Un Circuito Digital Configurable (CDC) es aquel dispositivo digital (CI) cuya función se puede modificar manipulando solamente una parte de los elementos que lo integran y/o cambiando la interconexión entre estos”

- Dicha modificación se lleva a cabo mediante la programación del estado de un conjunto de variables binarias, a este proceso se le denomina **configuración**.



# Circuito Digital Configurable



# Circuito Digital Configurable

---


- ▶ El diseño de los Circuitos Digitales Configurables se basa en los siguientes conceptos:
  - ▶ **Funcionalidad Completa.**
  - ▶ **Distribución y organización de sus recursos.**
- ▶ **Funcionalidad completa**
  - ▶ En el ambito de la logica digital, este concepto se refiere al paradigma que permite implementar cualquier función lógica. Actualmente, existen dos paradigmas en operación:
    - ▶ **SOP's (Sum Of Products )**
    - ▶ **LUT's (Look Up Table - Tablas de busqueda), Celdas de funciones universales, Generadores de funciones.**



# Circuito Digital Configurable

- ▶ Considerando los SOP's, ¿Qué elementos de hardware (MSI), de acuerdo a su estructura, cumplen con esta cualidad?

Decodificadores. Un decodificador  $n : 2^n$  está formado por:  
 $2^n$  términos producto (min-términos).



Para implementar una función es necesario elementos externos.

Ejemplo:


$$F1 = A' B C' D + A' B' C D + A B C D$$

$$F2 = A B C' D' + A B C$$

$$F3 = (A' + B' + C' + D')$$

# Circuito Digital Configurable


Multiplexores. Un mux  $2^n : 1$  puede implementar cualquier función de  $n$  o  $n+1$  variables.



Ejemplo:


$$F(A,B) = m_0 + m_2 + m_3$$

=>



$$F(A,B) = m_0 + m_2 + m_3$$


=>



# Circuito Digital Configurable

ROM. Una ROM de  $2^n \times m$  puede implementar:  
 $m$  funciones de hasta  $2^n$  términos producto y  $n$  variables.

¿Qué estructura tiene una ROM?



Ejemplo:

$$F0 = A' B' C + A B' C' + A B' C$$

$$F1 = A' B' C + A' B C' + A B C$$

$$F2 = A' B' C' + A' B' C + A B' C'$$

$$F3 = A' B C + A B' C' + A B C'$$


A	B	C	F0	F1	F2	F3
0	0	0	0	0	1	0
0	0	1	1	1	1	0
0	1	0	0	1	0	0
0	1	1	0	0	0	1
1	0	0	1	0	1	1
1	0	1	1	0	0	0
1	1	0	0	0	0	1
1	1	1	0	1	0	0

truth table





# Circuito Digital Configurable

- ▶ Con respecto a las LUTs (*Look Up Table* – Tabla de Búsqueda)
  - ▶ También conocidas como celdas de funciones universales o generadores de funciones.



# Circuito Digital Configurable

## ► Distribución y organización de sus recursos.



# Circuito Digital Configurable

---

- ▶ Un CDC está formado por los siguientes recursos lógicos:
  - ▶ Bloques lógicos.
    - ▶ Planos AND-OR-biestables o Tablas de búsqueda-biestables.
  - ▶ Recursos de interconexión.
    - ▶ Local, globales y retroalimentaciones.
  - ▶ Bloques de entrada/salida.
    - ▶ Bi-direccionales, latches, registros, resistencias pullup y pulldown.
  - ▶ Bloques de funciones específicas.
    - ▶ Las que consumen muchos recursos o son muy comunes.



# Circuito Digital Configurable (CDC)

---

## Densidad de integración

- ▶ **PLD Simples.** Basados en arquitecturas básicas (50,000).
- ▶ **PLD Avanzados.** Integración de SPLD's (500,000)
- ▶ **PLD Complejos.** Integración de APLD's + funciones específicas. (2,000,000)
- ▶ **FPGA's.** Basados en *Look up Table*.  
(10,000,000)
- ▶ **CDC con procesadores.** FPGA's + Hardware específico. (>10,000,000)



Mayor densidad de integración




# Circuito Digital Configurable

---

- ▶ **Tecnologías de Configuración de los CDC's.**
- ▶ Tecnología utilizada en la construcción de los elementos programables.
  - ▶ Tecnología “Fuse” PROM.
  - ▶ Tecnología “Anti-Fuse”.
  - ▶ Tecnología EPROM.
  - ▶ Tecnología EEPROM.
  - ▶ Tecnología FLASH.
  - ▶ Tecnología de Memoria Estática.





# Dispositivos Lógicos Programables

## Introducción

# Dispositivos Lógicos Programables

---

## ► **DEFINICION.**

“Son CDCs basados en el paradigma SOP, su estructura básica está formada por un arreglo de compuertas AND seguido por un arreglo de compuertas OR”

Los arreglos pueden ser programables o fijos.

La generalización (CPLDs) se da interconectando conjuntos de estos arreglos a través de un bloque de interconexión global.



# Dispositivos Lógicos Programables

---

## Arquitecturas básicas


- ▶ La gran mayoría de los PLDs actuales están basados en dos arquitecturas:
  - ▶ **PLA. Programmable Logic Array** (Signetics Corporations, 1975).
  - ▶ **PAL. Programmable Array Logic** (Monolithic Devices, 1976).






# Dispositivos Lógicos Programables

## Arquitecturas básica PLA




$$S1 = AC' + CD$$
$$S2 = ABD' + A'B'$$

## Arquitecturas básica PAL



# Dispositivos Lógicos Programables


- ▶ ¿Limitante de las arquitecturas PLA y PAL?
- ▶ La siguiente evolución fue el secuenciador lógico programable (PLS).
- ▶ Un PLS es una combinación de una matriz lógica PAL con un biestable.



# Dispositivos Lógicos Programables

## ► Limitantes del PLS:

- El número de variables de entrada y de salida era fijo.
- El número de TP's asignado a cada biestable era limitado.
- Bistables básicos.



# Dispositivos Lógicos Programables


---

- ▶ Al superar estas limitaciones el nombre PLS es substituido por el de PLD.
- ▶ El aumento de características existentes en un PLD provoca su evolución y la necesidad de clasificarlos.
  - ▶ Básicos o Simples (SPLD).
  - ▶ Avanzados (APLD).
  - ▶ Complejos (CPLD).



# Dispositivos Lógicos Programables

- ▶ Aplicaciones:
  - ▶ SPLD's:
    - ▶ Lógica de pegado.







# Dispositivos Lógicos Programables

## ► Aplicaciones:

### ► SPLD's:

#### ► Maquinas de estado de funciones específicas.

PASO	Bobina A	Bobina B	Bobina C	Bobina D	
1	ON	ON	OFF	OFF	
2	OFF	ON	ON	OFF	
3	OFF	OFF	ON	ON	
4	ON	OFF	OFF	ON	







# Dispositivos Lógicos Programables

## ► Aplicaciones:

### ► SPLD's:

- Integración de CI SSI y MSI y/o adecuación a la aplicación.






# Dispositivos Lógicos Programables

## ► Aplicaciones:

### ► APLD's y CPLD's:


#### ► Integración de sistemas que usan varios SPLD's.






# Dispositivos Lógicos Programables

- ▶ Aplicaciones:
  - ▶ APLD's y CPLD's:
    - ▶ Subsistemas I/O.



# Dispositivos Lógicos Programables


- ▶ Aplicaciones:
  - ▶ APLD's y CPLD's:
    - ▶ Lógica de mediana velocidad.




# Dispositivos Lógicos Programables

- Aplicaciones:
  - APLD's y CPLD's:
    - Periféricos.


## TIMER CORE




## UART CORE




## AUDIO CONTROLLER CORE



## DMA CORE






# Dispositivos Lógicos Programables Simples o Básicos

# Dispositivos Lógicos Programables Simples

---

## ► DEFINICION.

“Los Dispositivos Lógicos Programables Simples (SPLD) son dispositivos configurables formados por una arquitectura básica, PAL o PLA, y elementos lógicos que le otorgan características funcionales adicionales”.



# Dispositivos Lógicos Programables Simples

---

- ▶ Ventajas que ofrecen los SPLD's con respecto a los circuitos integrados de funciones fijas ( series 74XX y 40XX ) son:
  - ▶ Pueden reemplazar funciones de CI LSI y MSI.
    - ▶ Puede incluir varios dispositivos
      - Reducción de espacio en las tarjetas de circuito impreso.
      - Simplificación de la conexión entre unos CI.
      - Disminución en los requerimientos de potencia.
  - ▶ Realización de aplicaciones especiales no encontradas en circuitos integrados de funciones fijas.
  - ▶ Reconfiguración.



# Dispositivos Lógicos Programables Simples

---

## ▶ Tipos de SPLD's:

### ▶ PROM

- ▶ Programmable Read Only Memories.
- ▶ American Bosch Arma Corporation , 1956.

### ▶ PLA

- ▶ Programmable Logic Array.
- ▶ Signetics Corporations, 1975.

### ▶ PAL

- ▶ Programmable Array Logic.
- ▶ Monolithics Memories Devices, 1976.

### ▶ GAL

- ▶ Generic Array logic.
- ▶ Lattice Semiconductors, 1984.



# Dispositivos Lógicos Programables Simples

---

- ▶ **GAL (Generic Array Logic).**
  - ▶ Última evolución de los SPLD.
  - ▶ Mayor densidad de integración que una PAL o PLA.

	PLA, PAL	GAL
Tecnología	Fuse	EEPROM
Re-configurabilidad	OTP	Reconfigurable
I/O	Función fija; Combinacional	Seleccionable: Entrada o salida; combinacional o secuencial.

GAL, marca registrada de Lattice, GAL22V10.

Vantis: PALCE22V10.

TI: TIBPAL22V10

---

Son el mismo dispositivo.






# Dispositivos Lógicos Programables Simples

---


## ► Estructura básica de un SPLD



# Dispositivos Lógicos Programables Simples

---

## ► Configuraciones básicas de un SPLD



# Dispositivos Lógicos Programables Simples

---


<b>Tipos de SPLD's</b>		
<b>Dispositivo</b>	<b>Matriz AND</b>	<b>Matriz OR</b>
PROM		
PLA		
PAL		
GAL		



# Dispositivos Lógicos Programables Simples


## ► SPLD

- Surge del PLS.
- Elementos lógicos que le proporcionan nuevas características funcionales.
  - **Terminales cuasi-bidireccionales.**
  - **Biestables más versátiles.**
  - **Control de inversión de la salida.**
  - **Anulación de la retención de datos (Bypass).**




# Dispositivos Lógicos Programables Simples

## ► Terminales cuasi-bidireccionales.




# Dispositivos Lógicos Programables Simples

- *Biestables más versátiles.*




# Dispositivos Lógicos Programables Simples

## ► *Control de inversión de la salida.*



# Dispositivos Lógicos Programables Simples


## ► Anulación de la retención de datos (Bypass).






# Dispositivos Lógicos Programables Simples

- SPLD con todas las características anteriores:



# Dispositivos Lógicos Programables Simples

- ▶ La unión de estas características, que le otorgan funcionalidad adicional al PLD, es conocida como **“Macrocelda”**.



# Dispositivos Lógicos Programables Simples


---

- ▶ Existen diversos tipos de macroceldas.
  - ▶ Macroceldas de salida.
  - ▶ Macroceldas de entrada.
  - ▶ Macroceldas *buried*.
  - ▶ Macroceldas entrada/salida.
  - ▶ Macroceldas entrada/salida/buried.




# Dispositivos Lógicos Programables Simples

- ▶ Las señales de una macrocelda se pueden dividir en dos tipos:
  - ▶ Señales de datos. La modificación de las señales de entrada.
  - ▶ Señales de control. Aquellas cuyo estado influye en la forma de operación de la macrocelda.



# Dispositivos Lógicos Programables Simples


- ▶ Las señales de control se pueden realizar de 3 formas diferentes:
  - ▶ Mediante un interruptor programable independiente de la matriz.
  - ▶ Mediante un término producto del array AND.
  - ▶ Mediante una conexión externa a través de una terminal o pin.



# Dispositivos Lógicos Programables Simples


---

## ► Clasificación de los SPLD.






- 





# Dispositivos Lógicos Programables Simples


- ¿Qué inconveniente presenta el que una macrocelda tenga sólo una retroalimentación?






# Dispositivos Lógicos Programables Simples

## ► SPLD con un biestable y doble retroalimentación.



# Dispositivos Lógicos Programables Simples

## ► Esquema práctico. PALCE29MA16H (AMD)



# Dispositivos Lógicos Programables Simples


---

- ▶ Al poseer un sólo biestable, en una macrocelda no es posible sincronizar la variable de entrada al mismo tiempo que se retroalimenta la variable interna memorizada.
- ▶ **SPLD con dos biestables y doble retroalimentación**
  - ▶ Este tipo de arquitectura tiene dos variantes:
    - ▶ Macrocelda con dos biestables y dos retroalimentaciones exclusivas.
    - ▶ Macrocelda con dos biestables y una retroalimentación compartida.




# Dispositivos Lógicos Programables Simples

## Macrocelda con dos biestables y dos retroalimentaciones exclusivas



# Dispositivos Lógicos Programables Simples

## Macrocelda con dos biestables y dos retroalimentaciones, una de ellas compartida



# Dispositivos Lógicos Programables Simples

---

## Diseño sobre SPLD

- ▶ Para implementar un diseño óptimo en un PLD Simple, es necesario:
  - ▶ Conocer la arquitectura interna del dispositivo a utilizar.
  - ▶ Saber como acceder los recursos del dispositivo mediante una herramienta de diseño.
  - ▶ Utilizar una metodología de diseño adecuada.
  - ▶ Describir con un enfoque orientado al modelado de hardware.

