



IIC2343 – Arquitectura de Computadores (II/2015)

Proyecto Semestral: Entrega III

Computador básico y assembler completos

Fecha de entrega: Domingo 1 de Noviembre

1. Objetivo

Para esta entrega tendrán que mejorar una vez más el computador básico desarrollado durante las entregas pasadas, además de modificar su *assembler* de manera que soporte todas las instrucciones y especificaciones detalladas más adelante.

En la Figura 1 se muestra el diagrama del computador básico modificado que tendrán que diseñar para esta entrega.




Figura 1: Computador básico.

Como se puede apreciar el computador consta de un registro *Stack Pointer*¹, un registro *Status*, un sumador *Adder*, los multiplexores *Datain*, *S*, *IN* y *PC*, además de entradas, dadas por los botones e interruptores

¹Considere que si el contador de su implementación parte en cero, será necesario que al principio de cada programa se decremente en una unidad *SP* de manera que este parta en 111111111111.

de la placa.

2. Especificaciones CPU

A continuación se presenta el listado de las instrucciones nuevas que debe poder soportar la CPU (y por supuesto su *assembler*):

MOV A,(B)	(cargar Mem[B] en A)
B,(B)	(cargar Mem[B] en B)
(B),A	(guarda A en Mem[B])
(B),Lit	(guarda Lit en Mem[B])
ADD A,(B)	(guarda A+Mem[B] en A)
B,(B)	(guarda A+Mem[B] en B)
SUB A,(B)	(guarda A-Mem[B] en A)
B,(B)	(guarda A-Mem[B] en B)
AND A,(B)	(guarda A and Mem[B] en A)
B,(B)	(guarda A and Mem[B] en B)
OR A,(B)	(guarda A or Mem[B] en A)
B,(B)	(guarda A or Mem[B] en B)
XOR A,(B)	(guarda A xor Mem[B] en A)
B,(B)	(guarda A xor Mem[B] en B)
NOT (B),A	(guarda not A en Mem[B])
SHL (B),A	(guarda shift left A en Mem[B])
SHR (B),A	(guarda shift right A en Mem[B])
INC (B)	(incrementa Mem[B] en una unidad)
CMP A,(B)	(hace A-Mem[B])
PUSH A	Mem[SP] = A, SP--
B	Mem[SP] = B, SP--
POP A	SP++, A = Mem[SP]
B	SP++, B = Mem[SP]
CALL Dir	Mem[SP] = PC, PC = Dir, SP--
RET	SP++, PC = Mem[SP]
IN A,Lit	A = Input[Lit]
B,Lit	B = Input[Lit]

(B),Lit Mem[B] = Input[Lit]

De esta forma, el listado completo de las instrucciones que debe poder soportar la CPU es:

```
MOV A,B      (guarda B en A)
B,A          (guarda A en B)
A,Lit        (guarda un literal en A)
B,Lit        (guarda un literal en B)
A,(Dir)      (guarda Mem[Dir] en A)
B,(Dir)      (guarda Mem[Dir] en B)
(Dir),A      (guarda A en Mem[Dir])
(Dir),B      (guarda B en Mem[Dir])
A,(B)        (cargar Mem[B] en A)
B,(B)        (cargar Mem[B] en B)
(B),A        (guarda A en Mem[B])
(B),Lit      (guarda Lit en Mem[B])
ADD A,B      (guarda A+B en A)
B,A          (guarda A+B en B)
A,Lit        (guarda A+literal en A)
B,Lit        (guarda A+literal en B)
A,(Dir)      (guarda A+Mem[Dir] en A)
B,(Dir)      (guarda A+Mem[Dir] en B)
(Dir)        (guarda A+B en Mem[Dir])
A,(B)        (guarda A+Mem[B] en A)
B,(B)        (guarda A+Mem[B] en B)
SUB A,B      (guarda A-B en A)
B,A          (guarda A-B en B)
A,Lit        (guarda A-literal en A)
B,Lit        (guarda A-literal en B)
A,(Dir)      (guarda A-Mem[Dir] en A)
B,(Dir)      (guarda A-Mem[Dir] en B)
(Dir)        (guarda A-B en Mem[Dir])
A,(B)        (guarda A-Mem[B] en A)
B,(B)        (guarda A-Mem[B] en B)
AND A,B      (guarda A and B en A)
B,A          (guarda A and B en B)
A,Lit        (guarda A and literal en A)
B,Lit        (guarda A and literal en B)
A,(Dir)      (guarda A and Mem[Dir] en A)
B,(Dir)      (guarda A and Mem[Dir] en B)
(Dir)        (guarda A and B en Mem[Dir])
A,(B)        (guarda A and Mem[B] en A)
B,(B)        (guarda A and Mem[B] en B)
OR A,B       (guarda A or B en A)
B,A          (guarda A or B en B)
A,Lit        (guarda A or literal en A)
B,Lit        (guarda A or literal en B)
A,(Dir)      (guarda A or Mem[Dir] en A)
B,(Dir)      (guarda A or Mem[Dir] en B)
```

	(Dir)	(guarda A or B en Mem[Dir])
	A,(B)	(guarda A or Mem[B] en A)
	B,(B)	(guarda A or Mem[B] en B)
XOR	A,B	(guarda A xor B en A)
	B,A	(guarda A xor B en B)
	A,Lit	(guarda A xor literal en A)
	B,Lit	(guarda A xor literal en B)
	A,(Dir)	(guarda A xor Mem[Dir] en A)
	B,(Dir)	(guarda A xor Mem[Dir] en B)
	(Dir)	(guarda A xor B en Mem[Dir])
	A,(B)	(guarda A xor Mem[B] en A)
	B,(B)	(guarda A xor Mem[B] en B)
NOT	A	(guarda not A en A)
	B,A	(guarda not A en B)
	(Dir),A	(guarda not A en Mem[Dir])
	(B),A	(guarda not A en Mem[B])
SHL	A	(guarda shift left A en A)
	B,A	(guarda shift left A en B)
	(Dir),A	(guarda shift left A en Mem[Dir])
	(B),A	(guarda shift left A en Mem[B])
SHR	A	(guarda shift right A en A)
	B,A	(guarda shift right A en B)
	(Dir),A	(guarda shift right A en Mem[Dir])
	(B),A	(guarda shift right A en Mem[B])
INC	A	(incrementa A en una unidad)
	B	(incrementa B en una unidad)
	(Dir)	(incrementa Mem[Dir] en una unidad)
	(B)	(incrementa Mem[B] en una unidad)
DEC	A	(decrementa A en una unidad)
CMP	A,B	(hace A-B)
	A,Lit	(hace A-Lit)
	A,(Dir)	(hace A-Mem[Dir])
	A,(B)	(hace A-Mem[B])
PUSH	A	Mem[SP] = A, SP--
	B	Mem[SP] = B, SP--
POP	A	SP++, A = Mem[SP]
	B	SP++, B = Mem[SP]
CALL	Dir	Mem[SP] = PC, PC = Dir, SP--
RET		SP++, PC = Mem[SP]
IN	A,Lit	A = Input[Lit]
	B,Lit	B = Input[Lit]
	(B),Lit	Mem[B] = Input[Lit]
JMP	Ins	(ir a la instrucción Ins)
JEQ	Ins	(ir a la instrucción Ins si es que A=B)
JNE	Ins	(ir a la instrucción Ins si es que A!=B)
JGT	Ins	(ir a la instrucción Ins si es que A>B)
JGE	Ins	(ir a la instrucción Ins si es que A>=B)
JLT	Ins	(ir a la instrucción Ins si es que A<B)

JLE Ins	(ir a la instrucción Ins si es que $A \leq B$)
JCR Ins	(ir a la instrucción Ins si es que se produce un carry out en la ALU)
NOP	(no hace cambios)

La estructura de cada una de las instrucciones de 33 bits queda a criterio de cada grupo, teniendo que definir según eso el número binario correspondiente a cada operación.

Para incluir el resto de los *switchs* en su CPU debe descomentar las líneas en Basys3.xdc y extender la entrada a 16 bits en Basys3.vhd.

Otro punto importante que debe tener en cuenta es que la CPU solo opera con números positivos de 16 bits (o sea, no en complemento de 2), lo que por ahora implica que a nivel de *assembly* la CPU no tiene que soportar números negativos.

Al igual que en la entrega anterior, el contenido de los registros A y B debe ser mostrado en los *displays* de siete segmentos, mientras que las salidas del registro *status* debe estar conectada a los 3 leds de más a la derecha de la placa.

3. Especificaciones *assembler*

A continuación se describen y detallan las nuevas características y especificaciones que debe soportar el *assembler* creado por cada grupo:

1. Se debe poder definir arreglos de variables al principio de cada programa, los que deben ser de la forma

DATA:

```
arreglo 0
        5b
        2h
        7d
```

O sea, se debe poder declarar una lista de valores marcando solo el primero. Después, para ocupar los valores almacenados en el arreglo, se debe aprovechar el direccionamiento indirecto por registro, tal como se muestra en uno de los ejemplos de más abajo.

4. Especificaciones de la funciones a programar

Para probar el computador hecho por cada grupo tendrán que generar cuatro subrutinas que trabajen con arreglos de enteros, de tal forma que:

- Ordenen un arreglo de menor a mayor
- Calculen el promedio de los enteros del arreglo
- Calculen la mediana de los enteros del arreglo
- Calculen la moda de los enteros del arreglo

Para esto, las subrutinas generadas deben recibir el tamaño del arreglo desde el registro A y un puntero desde el registro B, y de ser necesario retornen el resultado en A.

5. Ejemplos

A continuación se muestran unos cuantos ejemplos de código en *assembly* que los compiladores de cada grupo debiesen ser capaces de soportar²:

Programa 1:

DATA:

CODE:

```
MOV A,2 //A=2
MOV B,5 //B=5
MOV (2),A //Mem[2]=2
MOV (3),B //Mem[3]=5
MOV (B),A //Mem[5]=2
// espacio en blanco
MOV A,(2) //A=2
MOV B,(5) //B=2
ADD B,A //B=4
MOV A,(3) //A=5
fin:
JMP fin
```

Programa 2:

DATA:

```
vector  7
        5
        6
        4
```

CODE:

```
MOV B, vector // guarda el puntero del arreglo vector en B
INC B
INC B
MOV A, (B) // muestra un 6 en A
INC B
MOV A, (B) // muestra un 4 en A
```

²Esto quiere decir que si copian y pegan el código tal cual en sus compiladores, estos debiesen generar el archivo de salida correspondiente.

Programa 3:

DATA:

CODE:

IN B,0

boton:

IN A,0

CMP A,B

JNE fin

JMP boton

fin:

MOV A,10

MOV B,10

JMP fin

Programa 4:

DATA:

var1 5

var2 3

CODE:

MOV A,(var1) //A=5

INC A //A=6

PUSH A

MOV A,2 //A=2

MOV (var2),A //Mem[3]=2

POP A //A=6

fin:

JMP fin

malfin:

MOV A,(3) //A=2

JMP malfin

Programa 5:

DATA:

CODE:

MOV A,2

MOV B,A

CALL add

SUB A,4

fin:

JMP fin

add:


```
ADD A,B
RET
```

Programa 6:

DATA:

CODE:

```
MOV A,2
MOV B,A
CALL add
SUB A,5
fin:
JMP fin
add:
ADD A,B
CALL add1
RET
add1:
ADD A,1
RET
```

6. Entrega y consultas

Específicamente cuando se cumpla el plazo indicado al comienzo de este enunciado, deben entregar:

- El proyecto completo de la CPU, es decir, todos los archivos involucrados en su proyecto en un **archivo comprimido**.
- La placa de desarrollo con la CPU cargada y funcionando el día de la entrega en horario de ayudantía.
- Un solo archivo ejecutable (.exe o .jar) que contenga su *assembler*. **NO** se recibirá código.
- Un archivo de texto con las subrutinas a programar escrito en *assembly*.
- Un breve informe (incluyendo el número de grupo y el nombre de los integrantes) que contenga la especificación de la estructura de las instrucciones de su CPU (función de cada uno de los 33 bits de una instrucción), más una tabla con todas las instrucciones soportadas por la CPU y su implementación de acuerdo a la especificación indicada anteriormente. Además, este informe debe contener la explicación de cómo ocupar su *assembler*, detallando paso a paso cómo usar su programa para ensamblar un archivo en *assembly* y generar el archivo de salida para insertar en la ROM. Si bien todos los *assembler* entregados debiesen ocuparse de la misma manera, de todas formas puede ser que existan pequeñas variaciones entre unos y otros, motivo por el cual deben explicar la forma de uso. Adicionalmente, este informe debe indicar específicamente qué hizo cada integrante del grupo durante la entrega (Un párrafo por persona).

Además se realizará una corrección presencial de esta entrega, en la que deberán presentar con su placa de desarrollo el o los programas que se les solicite en la ayudantía del Lunes 2 de Noviembre. Adicionalmente, y en base al informe entregado, se podrá interrogar a algunos alumnos. En caso que el alumno no demuestre los conocimientos que dice o debería tener de acuerdo a su trabajo, se le podrá aplicar un **descuento de hasta 1.0** punto en su nota individual de la entrega.

Para entregar sus proyectos deben dejar todos los archivos solicitados en la carpeta compartida en Drop-box correspondiente a su grupo. La fecha de entrega vence el Domingo 1 de Noviembre a las 23:59 horas, entregas atrasadas serán **penalizadas con 0.5 puntos** por cada hora (o fracción) de atraso.

Cualquier pregunta sobre el proyecto, ya sean de enunciado, contenido o sobre aspectos administrativos deben comunicarse con los ayudantes:

- Francesca Lucchini: flucchini@uc.cl
- Jurgen Heysen: jdheysen@uc.cl
- Nicolás Elliott: ngelliot@uc.cl

7. Evaluación

Cada entrega del proyecto se evaluará de forma grupal y se ponderará por un porcentaje de coevaluación para calcular la nota de cada alumno.

Dado lo anterior, dentro de las primeras **24 horas** posteriores a cada entrega, **todos los alumnos** deberán completar de forma **individual y obligatoria** el formulario web que los ayudantes pondrán a su disposición, repartiendo un máximo de 4 puntos, con hasta un decimal, entre sus compañeros. La suma de

todos los puntos obtenidos por el integrante, sp , será utilizada para el cálculo de la nota de cada entrega, lo que puede hacer que este repruebe el curso.

La nota de cada entrega se calcula de la siguiente forma:

$$NotaEntrega_{individual} = \min(k_g \times NotaEntrega_{grupal}, NotaEntrega_{grupal} + 0, 5)$$

donde,

$$k_g = \frac{sp+3}{7}$$

Los alumnos que no cumplan con enviar la coevaluación en el plazo asignado tendrán un **descuento de 0.5 puntos** en su nota de la entrega correspondiente.

8. Integridad académica

Los alumnos de la Escuela de Ingeniería de la Pontificia Universidad Católica de Chile deben mantener un comportamiento acorde a la Declaración de Principios de la Universidad. En particular, se espera que mantengan altos estándares de honestidad académica. Cualquier acto deshonesto o fraude académico está prohibido; los alumnos que incurran en este tipo de acciones se exponen a un Procedimiento Sumario. Es responsabilidad de cada alumno conocer y respetar el documento sobre Integridad Académica publicado por la Dirección de Docencia de la Escuela de Ingeniería.

Específicamente, para los cursos del Departamento de Ciencia de la Computación, rige obligatoriamente la siguiente política de integridad académica. Todo trabajo presentado por un alumno para los efectos de la evaluación de un curso debe ser hecho individualmente por el alumno, sin apoyo en material de terceros. Por “trabajo” se entiende en general las interrogaciones escritas, las tareas de programación u otras, los trabajos de laboratorio, los proyectos, el examen, entre otros. Si un alumno copia un trabajo, obtendrá nota final 1,1 en el curso y se solicitará a la Dirección de Docencia de la Escuela de Ingeniería que no le permita retirar el curso de la carga académica semestral. Por “copia” se entiende incluir en el trabajo presentado como propio partes hechas por otra persona.

Obviamente, está permitido usar material disponible públicamente, por ejemplo, libros o contenidos tomados de Internet, siempre y cuando se incluya la referencia correspondiente.

Lo anterior se entiende como complemento al Reglamento del Alumno de la Pontificia Universidad Católica de Chile. Por ello, es posible pedir a la Universidad la aplicación de sanciones adicionales especificadas en dicho reglamento.