



Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технический университет
имени Н. Э. Баумана
(национальный исследовательский университет)»
(МГТУ им. Н. Э. Баумана)

ФАКУЛЬТЕТ «Информатика, искусственный интеллект и системы управления»

КАФЕДРА «Программное обеспечение ЭВМ и информационные технологии»

ОТЧЕТ

по лабораторной работе № 1

по курсу «архитектура ЭВМ»

на тему: «Проектирование систем на кристалле на основе ПЛИС»

Студент ИУ7-55Б
(Группа)

(Подпись, дата)

Романов С. К.
(И. О. Фамилия)

Преподаватель

(Подпись, дата)

Дубровин Е. Н.
(И. О. Фамилия)

2022 г.

Оглавление

1	Введение	3
2	Теоретический раздел	4
3	Практический раздел	5
4	Вывод	11

1 Введение

Цель работы

Изучение основ построения микропроцессорных систем на ПЛИС. В ходе работы необходимо выполнить следующие задачи:

- Изучить архитектуру ПЛИС.
- Изучить основы и принципы построения систем на кристалле (СНК) на основе ПЛИС.
- Спроектировать СНК в САПР Altera Quartus II.
- Выполнить проектирование и верификацию системы с использованием отладочного комплекта Altera DE1Board.
- Составить отчет по проделанной работе.
 - В том числе привести текстовые пояснения к функциональной схеме разрабатываемой системы на кристалле (СНК).

2 Теоретический раздел

Функциональная схема разрабатываемой системы на кристалле представлена на рисунке 2.1.



Рисунок 2.1 – Функциональная схема разрабатываемой системы на кристалле

Система на кристалле состоит из следующих блоков.

1. Микропроцессорное ядро Nios II/e выполняет функции управления системой.
2. Внутренняя оперативная память СНК, используемая для хранения программы управления и данных.
3. Системная шина Avalon обеспечивает связность всех компонентов системы.
4. Блок синхронизации и сброса обеспечивает обработку входных сигналов сброса и синхронизации и распределение их в системе. Внутренний сигнал сброса синхронизирован и имеет необходимую для системы длительность.
5. Блок идентификации версии проекта обеспечивает хранение и выдачу уникального идентификатора версии, который используется программой управления при инициализации системы.
6. Контроллер UART обеспечивает прием и передачу информации по интерфейсу RS232.

3 Практический раздел

Создание нового модуля системы на кристалле QSYS

1. Был создан новый модуль Qsys.
2. Установлена частота внешнего сигнала синхронизации 50 000 000 Гц.
3. Добавлен в проект модуль синхронизируемого микропроцессорного ядра Nios2.
4. Добавлен в проект модуль ОЗУ программ и данных.
5. Добавлены компоненты Avalon System ID, Avalon UART.
6. Создана сеть синхронизации и сброса системы.
7. Сигналы TX и RX экспортированы во внешние порты.
8. Назначены базовые адреса устройств.

Итог выполненных действий показан на рисунке 3.1.




Рисунок 3.1 – Настройка модуля Nios2

Назначение портами проекта контакты микросхемы

Назначены контакты в соответствии с таблицей из методических указаний. Таблица представлена на рисунке 3.2

Сигнал	Контакт
clk	L1
reset	R22
uart0_rxd	F14
uart0_txd	G12

Рисунок 3.2 – Таблица из методических указаний

Был выполнен синтез проекта.

Результат представлен на рисунке 3.3.




Рисунок 3.3 – Модуль Pin Planner

Создание проекта Nios2

В файле *hello_world.c* добавлен код эхо-программы приема-передачи по интерфейсу RS232.

Также был создан образ ОС HAL с драйверами устройств, используемых в аппаратном проекте.

Результат представлен на рисунке 3.4.




Рисунок 3.4 – Проект Nios2

Подключение к ПК отладочной платы с ПЛИС EPC2C20 и вывод необходимого сообщения на экран

К ПК была подключена отладочная плата с ПЛИС EPC2C20.

Была выполнена верификация проекта с использованием программы терминала. Доработан код проекта с использованием необходимых библиотек (представлены ниже).

```
#include"system.h"
```

```
#include"altera_avalon_sysid_qsys.h"
```

```
#include"altera_avalon_sysid_qsys_regs.h"
```

Для изменения SYSTEM_ID были внесены изменения в файл *system.h*.

Доработанный код проекта, а также вывод сообщения с номером группы (55) представлены на рисунке 3.5.




Рисунок 3.5 – Код программной части проекта

4 Вывод

В ходе выполнения лабораторной работы были изучены основные понятия и принципы работы среды разработки Quartus II, а также основные понятия и принципы работы среды разработки Eclipse.

Был выполнен синтез проекта, создан проект Nios2, а также была выполнена верификация проекта с использованием программы терминала.

Также в ходе данной лабораторной работы были изучены основы построения микропроцессорных систем на ПЛИС, были выполнены проектирование и верификация системы с использованием отладочного комплекта Altera DE1Board.

Поставленные цели лабораторной работы были достигнуты.