

1) Timpul de raspuns :

- Include timpul de access la memorie C
- Include timpul necesar operatiilor de I/E C
- Nu include timpul necesar operatiilor executate de sistemul de operare **X**

2) Timpul UCP:

- Nu include timpul necesar operatiilor de I/E C
- Include timpul in care UCP executa taskuri **X**
- Nu include timpul in care se executa functiile sistemului de operare **X**
- Este timpul in care UCP executa instructiuni C

3) Aranjati in ordine crescatoare urmatoorii indicatori:

- 1.MFLOPS
- 2.GELOPS
- 3.TFLOPS
- 4.PELOPS
- 5.Exa-FLOPS

4) Indicatorul MIPS

- Permite compararea performantei calculatoarelor cu seturi diferite de instructiuni **X**
- Poate varia pentru programe diferite ale aceluiasi calculator C
- Depinde de numarul de instructiuni executate pentru un program **X**

5) Indicatorul MFLOPS:

- Depinde de operatiile in virgula mobile mai rapide si mai lente C
- Depinde de operatiile intregi in virgula mobile **X**
- Nu depinde de program, ci numai de calculator **X**
- Este potrivit pentru calculatoare care executa programe stiintifice C

6) 1 GHz este egal cu 10^9 Hz

7) Programul de evaluare Dhrystone:

- Se bazeaza pe un set de numaratori ale frecventelor de executie ale instructiunilor din program reale C
- Este un program sistetic C
- Pune accent pe operatiile in virgula mobile **X**

8) Media geometrica a timpilor de executie:

- Nu anticipeaza performanta relativa a doua calculatoare; C
- Conduce la acelasi rezultat, indiferent de calculatorul de referinta; C
- Depinde de timpii de executie ai programelor individuale dintr-un set **X**

9) Daca se dispune de timpii de executie normalizati ai programelor dintr-un set de programe, care medie este mai avantajoasa ca metrica de performanta?

- Se poate alege orice medie, cat timp normalizarea s-a realizat fata de acelasi calculator de referinta **X**
- Media aritmetica **X**
- Media aritmetica ponderata **X**
- Media geometrica **C**

10) Setul de programe SPEC CPU2017:

- Nu se bazeaza pe programele reale, ci pe masuratori ale frecventelor de executie ale instructiunilor din programele reale; **X**
- Masoare si performanta generarii codului de catre compilator; **C**
- Nu masoare performanta sistemului de memorie; **X**

11) Viteza SPEC se refera la:

- Numarul de programe care pot fi executate intr-un timp de 24 de ore **X**
- Numarul de programe care pot fi executate timp de o ora **X**
- Timpul in care se executa toate programele din set, o singura data **C**

12) Sumatorul cu anticiparea transportului:

- Necesita circuite suplimentare fata de un sumator cu propagarea succesiva a transportului **C**
- Genereaza in paralel intrarile de transport necesare fiecarui etaj **C**
- Reduce timpul necesar pentru propagarea semnalelor de transport **X**

13) Sumatorul cu salvarea transportului:

- Are ca intrari doua numere care trebuie adunate si un semnal de transport **X**
- Necesita si un sumator cu propagarea transportului pentru obtinerea rezultatului final **C**
- Reduce timpul necesar pentru generarea semnalelor de transport **X**

14) Inmultirea intr-o baza superioara:

- Reduce numarul de etape ale operatiei; **C**
- Presupune utilizarea tehnicii Booth pt cresterea vitezei operatiei **X**
- La inmultirea prin tehnica Booth in baza 8, examineza 3 biti ai inmultitorului in fiecare pas **X**
- La inmultirea in baza 4, examineza 2 biti ai inmultitorului in fiecare pas **C**

15) La inmultirea intr-o baza superioara:

- La inmultirea in baza 8, se examineaza 3 biti ai inmultitorului in fiecare pas C
- Se utilizeaza tehnica Booth pentru cresterea vitezei operatiei X
- La inmultirea prin tehnica Booth in baza 4, se examineaza 2 biti ai inmultitorului in fiecare pas X
- Cresterea vitezei depinde de baza utilizata C

16) Inmultirea matriceala:

- Se refera la inmultirea matricelor X
- Necesita operatii de deplasare implementate prin circuite combinationale de deplasare X
- Pentru numere de n biti, necesita n randuri de sumatoare elementare X
- Este o metoda combinationala de inmultire C

17) Inmultirea matriceala:

- Implementeaza operatiile de deplasare necesare prin circuite combinationale de deplasare X
- Creste viteza operatiei, deoarece utilizeaza circuite combinationale C
- Presupune utilizarea sumatoarelor cu salvarea transportului X
- Pentru numere de cate n biti, necesita $n \times n$ sumatoare elementare X

18) La impartirea fara refacerea restului partial:

- Se scade impartitorul din restul partial in fiecare pas X
- Se deplaseaza deimpartitul la stanga in fiecare pas C
- Poate fi necesara refacerea restului dupa ultimul pas C
- Se deplaseaza impartitorul la dreapta in fiecare pas X

19) Memoriile cu interfata sincrona

- Simplifica intrarile circuitelor C
- Nu necesita furnizarea semnalului de ceas al sistemului, avand propriul semnal de ceas X
- Sunt mai performante decat memoriile cu interfata asincrona C

20) Adaugarea unor porturi de I/E cu un numar mai mare de biti la o memorie cu interfata asincrona:

- Creste performanta memoriei C
- Creste curentul absorbit C
- Creste viteza semnalelor X

21) Ordinul de marime pentru rata de transfer totala a unei memorii HBM2 sau HBM2E este :
100 GB/s

22) Daca este disponibil un circuit de memorie RAM cu capacitatea 512M x 16 biti, pentru proiectarea unei memorii RAM cu capacitatea 2 G x 32 biti sunt necesare:

- 19 linii de adresa **X**
- 29 linii de adresa **X**
- O matrice de circuite cu 2 linii si 4 coloane **X**
- 31 linii de adresa **C** ($2 \times 2^{30} = 2^{31}$)
- O matrice de circuite cu 4 linii si 2 coloane **C**
- 21 linii de adresa **X**

23) Preincarcarea unei memorii:

- Se executa prin aducerea liniilor de detectie la nivelul logic 1 **X**
- Se refera la incarcarea condensatorului celulei de memorie dinamica **X**
- Nu este necesara la memoriile statice **C**

24) Preincarcarea unei memorii:

- Se refera la incarcarea condensatorului celulei de memorie dinamica **X**
- Inseamna aducerea liniilor de detectie la un nivel logic intermediar **C**
- Este necesara deoarece citirea unei locatii ii distruge continutul **X**

25) Preincarcarea unei memorii dinamice:

- Inseamna aducerea liniilor de detectie la un nivel logic intermediar **C**
- Se refera la incarcarea condensatorului celulei de memorie dinamica **X**
- Este necesara deoarece citirea unei locatii ii distruge continutul **X**

26) Accesul direct la memorie:

- Necesita acelasi timp de access pentru fiecare locatie **X**
- Utilizeaza un mecanism partajat de citire-scriere **C**
- Se refera la cazul in care specifica direct adresa unei locatii de memorie **X**

27) La metoda de access asociativ:

- Este necesara specificarea adresei locatiei de memorie **X**
- Locatiile pot fi accesate independent fata de alte locatii **C**
- Timpul de access nu depinde de locatia care trebuie accesata **C**

28) Memoriile dinamice:

- Citirea unei locatii nu altereaza continutul locatiei **X**
- Sunt mai lente decat memoriile statice **C**
- Sunt volatile **C**
- Necesita reimprospatarea periodica **C**

29) Memoriile statice:

- Nu sunt volatile **X**
- Au densitatea mai ridicată decât cea a memoriilor dinamice **X**
- Citirea unei locații este nedistructivă **C**
- Sunt mai rapide decât memoriile dinamice **C**

30) Memoria asociativă

- Necesită doar un ciclu de ceas pentru identificarea unui cuvânt căutat **C**
- Utilizează celule cu o complexitate similară cu cea a celulelor de memorie DRAM **X**
- Identifică datele cu ajutorul unor adrese unice **X**

31) Latenta semnalului CAS la memoriile DRAM:

- Reprezintă întârzierea după care se activează semnalul CAS de la activarea semnalului RAS **X**
- Reprezintă numărul ciclurilor de ceas după care datea este disponibilă de la activarea semnalului CAS **C**
- Se exprimă în nanosecunde **X**

32) Timpul de acces la linie pentru memoriile DRAM

- Indică timpul între activarea semnalului RAS și selecția unei linii **X**
- Indică timpul între activarea semnalului RAS și disponibilitatea datei **C**
- Este același cu timpul de acces **C**

33) Memoria cache cu traducere asociativă:

- Asigură flexibilitate maximă pentru amplasarea unui bloc în memoria cache **C**
- Păstrează marcasele și datele într-o memorie asociativă **X**
- Este mai costisitoare față de o memorie cache cu traducere directă **C**

34) Memoria cache cu traducere directă

- Reduce costurile față de o memorie cache cu traducere asociativă **C**
- Păstrează marcasele și datele în memorii RAM **C**
- Permite amplasarea unui bloc doar în anumite locații ale memoriei cache **C**

35) La strategia de scriere “write-back” pentru memorie cache

- Un bloc este scris atât în memoria cache, cât și în memoria principală **X**
- Apare dificultăți dacă mai multe procesoare cu memorii cache proprii partajează memoria principală **C**
- Implementarea este mai simplă decât strategia “write-through” **X**

36) La strategia de scriere “write-through” pentru memoriile cache:

- Se simplifica gestiunea memoriile cache cu nivele multiple C
- Poate apare incoerenta temporara a memoriei cache si a memoriei principale X
- Un bloc este scris doar in memoria cache X

37) Memorie DDR4 SDRAM:

- Executa 8 transferuri in fiecare ciclu de ceas C
- Continue 4 bancuri de memorie X
- Utilizeaza o conexiune punct la punct cu controlerul de memorie C
- Semnalul de ceas I/E are o frecventa de 4 ori mai mare fata de semnalul de ceas la memoriei C

38) Reducerea puterii consumate a memoriei DDR4 SDRAM se obtine prin:

- Inversarea liniilor de date, pentru a reduce numarul bitilor de zero transmisi C
- Cresterea dimensiunii liniilor matricei de memorie, astfel incat sa fie mai putine linii care trebuie alimentate X
- Reducerea tensiunii de alimentare C
- Modificarea interfetei electrice, astfel incat sa nu apara un current daca se genereaza o tensiune pentru nivelul logic 0 X

39) La arhitectura NAND a memoriile flash:

- Operatiile secventiale de citire si scriere au viteze mai ridicate fata de cele ale arhitecturii NOR C
- Nu este posibil accesul aleatoriu din cauza conectarii in serie a celulelor X
- Densitatea celulelor este mai ridicata fata de cea a arhitecturii NOR C
- Celule sunt conectate in serie C

40) La arhitectura NAND a memoriile flash:

- Nu este posibil accesul aleatoriu din cauza conectarii in seria a celulelor X
- Stergerea se realizeaza la nivel de bloc C
- Este posibila o densitate mai ridicata fata de arhitectura NOR C
- Operatiile secventiale de citire si scriere au viteze mai reduce fata de arhitectura NOR X

41) Uniformizarea dinamica a uzurii pentru memoriile flash:

- Este mai eficienta decat uniformizarea statica X
- Rescrie un bloc intr-o noua locatie C
- Reutilizeaza doar blocurile al caror continut nu se modifica X

42) Arhitectura NOR a memoriilor flash:

- Permite stergerea doar la nivel de bloc C
- Permite accesul aleatoriu la scriere si citire C
- Permite o densitate mai redusa fata de cea a memoriilor DRAM X
- Este destinate inlocuirii memoriilor externe X

43) Arhitectura NOR a memoriilor flash:

- Consta din celule conectate in paralel la liniile de date C
- Permite accesul aleatoriu la citire si scriere C
- Este destinata inlocuirii memoriilor de program precedente C

44) Arhitectura NOR a memoriile flash:

- Permite o densitate mai redusa fata de cea a memoriile DRAM X
- Permite accesul aleatoriu la citire si scriere C
- Este destinata inlocuirii memoriile de program precedente C
- Consta din celule conectate in paralel la liniile de date C

45) Scrierea unei celule de memorie flash se realizeaza prin:

- Indepartarea electronilor de pe poarta flotanta X
- Modificarea starii celului la valoarea logica 1 X
- Acumularea electronilor pe poarta flotanta C

46) Stergerea unui celule de memorie flash se realizeazaz prin:

- Resetarea satrii celulei la valoarea logica 0 X
- Acumularea electronilor pe poarta flotanta X
- Indepartarea electronilor pe poarta flotanta C

47) La formatul SD al memoriile flash, clasa de performanta pentru rularea aplicatiilor indica:

- Viteza minima la operatiile secventiale de scriere C
- Viteza minima la operatiile aleatorii de citire si scriere C
- Viteza minima la operatiile secventiale de citire si scriere X

48) La implementarea memoriei virtuale prin paginare:

- Poate aparea fragmentarea externa a memoriei X
- Se simplifica alocarea memoriei comparative cu segmentarea C
- Se utilizeaza pagini cu dimensiuni diferite X

49) La implementarea memoriei virtuale prin segmentare:

- Poate apare fragmentarea interna a memoriei X
- Se simplifica alocarea memoriei comparative cu paginarea X
- Se utilizeaza segmente de dimensiuni diferite C

50) Extensia de vizualizare ARM:

- Gestioneaza aplicatiile cu ajutorul unui monitor numit hipervizor X
- Asigura rularea codului nativ al sistemelor de operare, cu degradarea minima a performantelor C
- Oferă suport software pentru rularea sistemelor de operare pe masini virtuale X

51) Principiul de baza al arhitecturilor RISC este:

- De a reduce cat mai mult setul de instructiuni **X**
- De a reduce numarul formatelor de instructiuni **X**
- De a nu se adauga instructiuni care sunt utilizate rar la setul de instructiuni **C**

52) Arhitecturile RISC au urmatoarele caracteristici:

- Faciliteaza utilizarea limbajelor de nivel inalt **C**
- Au instructiuni de tip memorie-registru **X**
- Instructiunile permit putine moduri de adresare **C**
- Timpul de dezvoltare al programelor pentru acetse arhitecturi este mai scurt **X**

53) Arhitecturile RISC sunt avantajoase deoarece:

- Permit reducerea numarului de accese la memoria principala, deoarece memoriile cache pot avea dimensiuni mai mari **C**
- Unitatea de control este microprogramata, cee ace creste flexibilitatea setului de instrctiuni **X**
- Simplifica alocarea registrelor datorita instructiunilor simple **X**

54) Arhitecturile RISC sunt avantajoase deoarece:

- Au viteza ridicata, deoarece sunt mai potrivite pentru utilizarea sistemelor pipeline de instructiuni **C**
- Simplifica alocarea registrelor, deoarece instructiunile sunt simple **X**
- Nu necesita un compilator eficient, instructiunile fiind simple **X**
- Faciliteaza utilizarea limbajelor de nivel inalt **C**

55) Arhitecturile RISC sunt avantajoase deoarece:

- Faciliteaza utilizarea limbajelor de nivel inalt **C**
- Nu necesita un compilator eficient, instructiunile fiind simple **X**
- Au viteza ridicata, deoarece sunt mai potrivite pentru utilizarea sistemelor pipeline de instructiuni **C**
- Simplifica alocarea registrelor, deoarece instructiunile sunt simple **X**

56) Aplicatiile multimedia sunt accelerate de extensia arhitecturii ARM:

- Thumb-2 **X**
- ARM NEON **C**
- DSP (digital signal processor) **C**

57) Arhitectura ARM NEON

- Utilizeaza un sistem pipeline propriu de instructiuni **C**
- Permite operatii cu date vectoriale **C**
- Accelereaza instructiunile existente in virgula mobile **X**

58) Arhitecturile sistolice:

- Necesita interconexiuni complexe intre celule **X**
- Sunt avantajoase pentru prelucrarea datelor generate in timp real **C**
- Necesita un control simplu al celulelor **C**

59) Arhitecturile sistolice:

- Necesita un control simplu al celulelor **C**
- Utilizeaza celule care executa operatii complexe **X**
- Contin celule de prelucrare identice **C**

60) Arhitecturile cu paralelism de date

- Se bazeaza pe paralelism care este prezent in toate problemele **X**
- Cuprind arhitecturile MIMD **X**
- Cuprind arhitecturile vectoriale **C**

61) Arhitecturile vectoriale:

- Contin un numar mare de register **C**
- Apartin categoriei MISD din taxonomia Flynn **C**
- Executa operatii in paralel asupra elementelor vectorilor **X**

62) Arhitecturile vectoriale

- Utilizeaza in mod extensiv tehnica pipeline **C**
- Apartine categoriei SIMD din taxonomia Flynn **X**
- Contin un procesor scalar **C**
- Executa operatii in paralel asupra elementelor vectoriale **X**

63) Arhitecturile cu paralelism functional:

- Se bazeaza pe un paralelism care este inherent in descrierile formale ale solutiilor **C**
- Cuprind arhitecturile cu paralelism la nivelul firelor de executie **C**
- Cuprind arhitecturile sistolice **X**

64) La modelul dinamic al fluxului de date:

- Nu este necesara confirmarea faptului ca nodul urmator a consumat simbolurile sale de intrare **C**
- Declansarea unui nod se realizeaza atunci cand fiecare arc de intrare continue simboluri **C**
- Fiecare arc de intrare poate continue mai multe simboluri **C**

65) La arhitecturile cu transmitere de mesaje:

- Se numesc si arhitecturi cu memorie distribuita C
- Reduc conflictele la accesul memoriei C
- Asigura acelasi timp de access pentru diferite procesoare X

66) La arhitecturile dinamice cu flux de date

- Un arc al grafului fluxului de date poate continue cel mult un simbol X
- Se poate obtine un grad mai ridicat de paralelism fata de arhitecturile cu flux de date C
- Validarea unei instructiuni are loc atunci cand operanzii sunt receptionati si o alta instructiune asteapta rezultatul acestei instructiuni X

67) La modulele de memorie RDIMM (Registered DIMM):

- Scade latenta fata de modulele UDIMM; X
- Semnalele de date sunt conectate direct la controlerul de memorie C
- Este posibila conectarea mai multor module de memorie comparative cu modulele UDIMM; C
- Creste consumul de putere fata de module UDIMM; C

68) La modulele de memorie LRDIMM (Load Reduced DIMM)

- Creste consumul de putere fata de modulele RDIMM C
- Semnalele de date sunt conectate prin intermediul unui buffer C
- Scade latenta fata de modulele RDIMM X
- Se utilizeaza conexiuni seriale de viteza ridicata la controllerul de memorie X

69) La arhitecturile SIMD:

- Elementele de procesare sunt sincronizate la nivel de instructiune C
- Se utilizeaza memorii cu unitati multiple C
- Poate fi necesare rearanjarea datelor in memorie pe parcursul calculelor C
- Fiecare element de procesare are propria unitate de control X

70) La arhitecturile SIMD:

- Se obtin avantaje daca se utilizeaza pentru aplicatii multiple C
- Fiecare element de procesare executa instructiuni diferite X
- Fiecare element de procesare prelucreaza propriul sir de date C

71) Arhitecturile MIMD cu transmitere de mesaje:

- Imbunatatesc scalabilitatea fata de arhitecturile cu memorie partajata C
- Se numesc si arhitecturi cu memorie neuniforma C
- Necesita copierea unor structuri de date intre procese C
- Necesita utilizarea unor constructii de sincronizare complex X

72) Arhitecturile MIMD cu transmitere de mesaje:

- Asigura acelasi timp de access pentru diferite procesoare **X**
- Se numesc si arhitecturi cu memorie distribuita **C**
- Reduc conflictele la accesul memoriei **C**

73) Proiectul Microsoft Brainwave

- Permite utilizarea mai multor circuite FPGA pentru accelerare **C**
- Permite raspunsuri in timp real doar daca se utilizeaza modele DNN reduce ca si complexitate **X**
- Este destinat accelerarii etapei de antrenare a retelelor neuronale **X**

74) Arhitecturile MIMD cu memorie partajata

- Necesita utilizarea unor constructii de sincronizare pentru accesul la date **C**
- Nu permit unui procesor sa acceseze oricare modul de memorie **X**
- Nu necesita mutarea datelor atunci cand procesele comunica intre ele **C**

75) Arhitecturile MIMD cu memorie partajata:

- Se numesc multiprocesoare **C**
- Permit oricarui processor sa acceseze oricare modul de memorie **C**
- Nu necesita utilizarea unor constructii de sincronizare pentru accesul la date **X**
- Au scalabilitate redusa **C**

76) Circuitele Google TPU v2 si v3:

- Sunt destinate accelerarii unor aplicatii diverse, nu doar a celor care utilizeaza retele neuronale **X**
- Utilizeaza memorii DDR3 SDRAM **X**
- Utilizeaza o arhitectura sistolica pentru inmultirea matricelor **C**

77) Arhitectura Microsoft Catapult v2:

- Este destinate acelerarii doar a aplicatiilor care utilizeaza retele neuronale **X**
- Utilizeaza circuite FPGA **C**
- Utilizeaza o retea secundara pentru interconectarea placilor acceleratoare **X**

78) Extensia ARM Thumb:

- Permite accesul doar la o parte din registrele generale **C**
- Permite reducerea dimensiunii necesare pentru memoria de instructiuni **C**
- Cuprinde toate instructiunile ARM, comprimate pe 16 biti **X**

79) Circuitele Google Cloud TPU v3:

- Utilizeaza racire cu aer **X**
- Utilizeaza o arhitectura sistolica pentru inmultirea matricelor **C**
- Permit executia operatiilor MAC doar cu numere intregi **X**

80) La reprezentare in virgula mobila cu exponent deplasat:

- Se complica operatia de adunare a numerelor fata de cazul in care exponentul nu este deplasat **X**
- Valoarea minima a exponentului este 0 **C**
- Se deplaseaza exponentul la stanga pana cand bitul sau cel mai semnificativ este 1 **X**

81) Tehnica de depasire inferioara graduala pentru numere reprezentate in virgula mobile:

- Permite cresterea preciziei de reprezentare a numerelor **C**
- Se utilizeaza atunci cand valoarea exponentului este in afara domeniului permis **C**
- Permite generarea unor valori care nu sunt normalizate **C**

82) Arborele Wallace:

- La adunarea a n numere necesita un timp de ordinal $\log_2 n$ **X**
- Utilizeaza nivele multiple de sumatoare cu anticiparea transportului **C**
- Utilizeaza o structura sub forma unui arbore binar **X**

83) Standartul IEEE 754 pentru reprezentarea in virgula mobila:

- Se utilizeaza reprezentarea cu exponent deplasat **C**
- Permite reprezentarea unor valori care nu sunt normalizate **C**
- Defineste formate binare, zecimale si hexazecimale **X**
- Specifica obligativitatea implementarii a cel putin unui format de baza **C**