Kapgan Uçuş Kontrol Kartı SPI1/SPI2/SPI3 Sinyal Bütünlüğü ve STM32 Güç/SSO Analizinin LTspice ile Simülasyonu: İletim Hatları, Aşım Sınırları ve MISO Zamanlama Doğrulaması

***Özet*—Bu çalışmada Kapgan uçuş kontrol kartının (*kocapilot Kapgan.kicad_sch*, rev1.0) üç yüksek hızlı SPI haberleşme hattı (SPI1: STM32F405 ↔ BMI270, Mod 3, 10.5 MHz; SPI2: STM32F405 ↔ MPU-6500, Mod 3, 10.5 MHz; SPI3: STM32F405 ↔ microSD, Mod 0, 21.0 MHz) ile STM32F405RGT6 eşzamanlı anahtarlama gürültüsü (SSO) ve toprak sıçraması (*ground bounce*) davranışı, LTspice 26.0.2 modeli (Kapgan_SPI_SI.asc), .meas çalışma kayıtları ve dalga biçimi ekran görüntüleri esas alınarak incelenmiştir. Model; LD39150DT33 (U1) 3.3 V LDO regülatörünü, STM32F405_CORE (XCORE) paket RLC ve 168 MHz çekirdek/VCAP ağını, IBIS-benzeri davranışsal G/Ç tamponlarını (IOBUF_OUT, IOBUF_IN), 8 hücreli dağıtık RLC mikroşerit PCB izlerini (TRACE_RLC) ve seri sönümleme/pull-up dirençlerini kapsar. Simülasyon .meas sonuçlarına göre kalıp içi besleme MIN(V(VDDD,VSSD))=3.270 V, toprak sıçraması VSSD_PP=69.05 mV, ana ray dalgalanması V3V3_PP=5.39 mV ve SD rayı dalgalanması VSD_PP=22.72 mV'tur. Seri direnç bulunmayan SPI1 ve SPI2 hatlarında en büyük alt-aşım -97.1 mV (S2_SCK_D), 22 Ω/10 Ω seri dirençli SPI3 hattında ise en büyük alt-aşım -14.4 mV (S3_SCK_D) seviyesindedir. Üç veriyolunda örneklenen toplam 72 MISO bitinin tamamı (SPI1: 24 bit, SPI2: 16 bit, SPI3: 32 bit) lojik eşikleri (EXP1 > 2.0 V, EXP0 < 0.8 V) eksiksiz sağlamaktadır.**

***Anahtar Kelimeler*—sinyal bütünlüğü, SPI, LTspice, SSO, toprak sıçraması, IBIS-benzeri tampon modeli, dağıtık RLC iz modeli, STM32F405**

I. GİRİŞ

Bu raporun amacı, Kapgan uçuş kontrol kartı üzerindeki üç bağımsız SPI veriyolunun (SPI1, SPI2, SPI3) sinyal bütünlüğünü (*signal integrity* — SI) ve STM32F405RGT6 mikrodenetleyicisinin eşzamanlı anahtarlama gürültüsünü (SSO), [1] numaralı LTspice şema modeli (Kapgan_SPI_SI.asc), LTspice 26.0.2 .meas çıktı kayıtları ve dalga biçimi ekran görüntüleri (Fig. 1–Fig. 3) üzerinden incelemektir. Değerlendirme; cihaz ve MCU pinlerindeki aşım (*overshoot*) ve alt-aşım (*undershoot*) genliklerini, seri sönümleme ve pull-up dirençlerinin etkisini, kalıp içi besleme/toprak dalgalanmasını (VDDD, VSSD) ve saat örnekleme anlarındaki MISO kurulum/seviye doğruluğunu kapsar. Tüm sayısal veriler doğrudan [1] dosyasından ve LTspice 26.0.2 çalışma kaydından alınmıştır.

II. SİMÜLASYON MODELİ VE YÖNTEM

A. Devre Mimarisi ve Şema Blokları (.asc TEXT Referanslı)

Kapgan_SPI_SI.asc içerisindeki TEXT açıklamalarına göre devre dört ana şema bloğundan (A–D) oluşmaktadır. Ağ isimlendirmesinde L_* lojik uyaranları (0/1 V), *_M STM32 pinlerini, *_R veya *_W seri direnç sonrası düğümleri, *_D hedef cihaz (sensör/microSD) pinlerini ve R_* alıcı tamponun lojik çıkışını (0/1 V) temsil eder:

1) Blok A — Güç Ağı, LDO ve STM32 Çekirdek/SSO Modeli: Diyot-VEYA sonrası +5V hattını temsil eden sabit V_P5 (VPLUS5=4.8 V) kaynağı, C4 (4.7 µF) ve C3 (100 nF) kondansatörleriyle U1 (XU1, LD39150DT33 1.5 A LDO) regülatörünü besler. LDO çıkışındaki V3V3 (3V3_DIGI) rayında C9 (10 µF), C22 (100 nF), kartın geri kalan dijital akımını temsil eden B_REST (25 mA, von=1.6 V), STM32 VDD dekuplaj grubu (C8=10 µF ile C16, C20, C24, C34, C7 100 nF), sensör dekuplaj kondansatörleri (C10=100 nF, C14=100 nF) ve IMU çekirdek yükü B_IMUCORE (4.5 mA) yer alır. STM32F405RGT6 (U2) güç ve çekirdek yapısı XCORE (STM32F405_CORE) alt devresiyle modellenmiş; dahili 1.2 V regülatör çıkışları VCAP1 ve VCAP2 düğümlerinde C19 ve C15 (2.2 µF, Rser=10 mΩ, Lser=0.6 nH) kondansatörlerine bağlanmıştır. Paket endüktans/dirençleri sonrasındaki kalıp içi VDDD ve VSSD düğümleri tüm STM32 G/Ç tamponlarının besleme ve toprak referansını oluşturur. microSD beslemesi (V3V3_SD) ise V3V3 hattından FB5 (BLM18EG601SN1D; 1 µH, Rser=RFB=0.25 Ω, Rpar=650 Ω, Cpar=1.2 pF) ferrit boncuğu, C30 (100 nF), C38 (10 µF) ve B_SDCORE (50 mA, von=2.7 V) yükü ile ayrılmıştır.

2) Blok B — SPI1 (STM32 PA5/PA7/PA6/PA4 ↔ BMI270 U5, Mod 3, 10.5 MHz): SCK (U2_PA5 → U5_SCX), MOSI (U2_PA7 → U5_SDX) ve CS (U2_PA4 → U5_CSB) hatları DRV_STM32 sürücüsü, deneme seri direnci RT_S1_* (RS12=1 mΩ; şemada seri direnç yoktur), TL_S1 mikroşerit izi (LEN1=25 mm) ve RX_BMI270 alıcısından oluşur; CS hattında cihaz tarafında R14 (10 kΩ V3V3 pull-up) bulunur. MISO hattı ise U5_SDO (DRV_BMI270, VL_S1_OE çıkış-etkin kontrollü) → TR_S1_MISO (TL_S1) → U2_PA6 (RX_STM32) yönündedir.

3) Blok C — SPI2 (STM32 PB13/PB15/PB14/PB12 ↔ MPU-6500 U4, Mod 3, 10.5 MHz): SCK (U2_PB13 → U4_SCLK), MOSI (U2_PB15 → U4_SDI) ve CS (U2_PB12 → U4_nCS, R27=10 kΩ pull-up) hatları DRV_STM32 → RT_S2_* (1 mΩ) → TL_S2 (LEN2=35 mm) → RX_MPU6500 zinciriyle; MISO hattı ise U4_SDO (DRV_MPU6500, VL_S2_OE kontrollü) → TR_S2_MISO (TL_S2) → U2_PB14 (RX_STM32) zinciriyle modellenmiştir.

4) Blok D — SPI3 (STM32 PC10/PC12/PC11/PC2 ↔ microSD J5, Mod 0, 21.0 MHz): 21 MHz hızında çalışan SD kart arayüzünde KiCad şemasındaki seri sönümleme ve pull-up dirençleri doğrudan yer alır: SCK hattında (U2_PC10 → J5_CLK) R24=22 Ω seri direnç; MOSI hattında (U2_PC12 → J5_CMD) R76=22 Ω seri direnç ve R69=10 kΩ (V3V3) pull-up; CS hattında (U2_PC2 → J5_DAT3) R77=22 Ω seri direnç ve R70=10 kΩ (V3V3) pull-up; MISO hattında (J5_DAT0 → U2_PC11) ise SD kart çıkışında R73=10 kΩ (V3V3) pull-up ve R13=10 Ω seri direnç üzerinden TL_S3 (LEN3=45 mm) mikroşerit izi bulunur.

B. Gömülü IBIS-Benzeri Tampon, Çekirdek ve İletim Hattı Modelleri

Dosyaya gömülü sinyal bütünlüğü kütüphanesi aşağıdaki fiziksel alt devreleri içerir [1]:

- **Üç Durumlu Çıkış Tamponu (IOBUF_OUT):** RC ön-sürücü kenar kontrolü (TEDGE), sıcaklığa (+0.4 %/°C RON, -0.3 %/°C IS) ve proses köşesine (KPROC) bağlı hiperbolik tanjant MOSFET kanal modeli (doğrusal

bölgede V/RON, doyumda ISP/ISN; geçiş sırasında doğal *shoot-through* ortak iletim akımı), kalıp kapasitesi (CDIE), paket RLC ağı (RPKG, LPKG, CPKG ve paralel sönümleme Rpkd=60 Ω) ve ESD kelepçe diyotlarını (DESD, CJO=0.3 pF) içerir. Parametreler: DRV_STM32 için RONP=30 Ω, RONN=25 Ω, ISP=50 mA, ISN=60 mA, TEDGE=1.2 ns, CDIE=5 pF, LPKG=4 nH, CPKG=0.6 pF; DRV_BMI270 için RONP=RONN=45 Ω, ISP=ISN=20 mA, TEDGE=2 ns, CDIE=3 pF, LPKG=0.6 nH; DRV_MPU6500 için RONP=RONN=50 Ω, ISP=ISN=15 mA, TEDGE=2 ns, CDIE=4 pF, LPKG=0.8 nH; DRV_SD için RONP=RONN=35 Ω, ISP=ISN=25 mA, TEDGE=1.5 ns, CDIE=6 pF, LPKG=3 nH, CPKG=1 pF.

- **Schmitt Alıcı Giriş Tamponu (IOBUF_IN):** Paket RLC, kalıp kapasitesi (CDIE), giriş sızıntı iletkenliği (ILK), ESD diyotları (RX_STM32 için CLV=0: 5 V toleranslı FT pin yapısı, üst VDD kelepçe diyotu devre dışı) ve besleme gerilimine oransal eşik karar katını içerir. RX_STM32 için VIH = 0.45·VDD + 0.3 V, VIL = 0.35·VDD - 0.04 V, ILK=3 µA; RX_BMI270 ve RX_MPU6500 için VIHK=0.7, VILK=0.3, ILK=1 µA; RX_SD için VIHK=0.625, VILK=0.25, CDIE=7 pF, ILK=10 µA tanımlıdır.
- **STM32F405_CORE Çekirdek ve Paket Modeli:** LQFP64 paketinin 4 paralel VDD pini için eşdeğer Lvdd=1.0 nH, Rvdd=25 mΩ ve 2 paralel VSS pini için Lvss=2.0 nH, Rvss=50 mΩ parazitiklerini, kalıp içi Cdd=3 nF (Rdd=0.3 Ω) dekuplajını, dahili 1.2 V LDO'yu ve FCLK=168 MHz saat darbeleriyle çalışan ICORE=55 mA çekirdek akım kaynağını içerir.
- **8 Hücreli Dağıtık RLC PCB İz Modeli (TRACE_RLC):** Z0 = √(ZL/ZC) = √(330 nH/m / 132 pF/m) = 50 Ω karakteristik empedanslı, ZR=2.5 Ω/m (0.2 mm genişlik, 35 µm Cu) dirençli ve ~6.6 ns/m yayılım gecikmeli mikroşerit hattı 8 kaskad RLC hücresiyle modeller.

C. Analiz Ayarları, Parametreler ve LTspice 26.0.2 Kaydı

Simülasyon LTspice 26.0.2'de .tran 0 3200n 0 20p ve .options method=gear reltol=2e-3 abstol=1e-9 vntol=1e-5 ayarlarıyla (Normal çözücü, 16 iş parçacığı, tnom=27 °C, temp=27 °C) koşturulmuş ve 21.764 saniyede tamamlanmıştır. Temel parametreler TABLE I'de özetlenmiştir. Çalışma kaydında 16 kondansatörün Cpar değeri otomatik olarak 9.5e-14 F ile 6.2e-12 F aralığına artırılmıştır. Başlangıç çalışma noktası (*operating point*) çözümünde xu1:vi düğümü için yüzer düğüm uyarısı alınmış; doğrudan Newton iterasyonu ve *Gmin stepping* adımlarının ardından devreye giren *Source stepping* (srcstepmethod=0) algoritması çalışma noktasını başarıyla bulmuş ve 88 adet .meas ölçümünün tamamı hatasız hesaplanmıştır.

TABLE I
SİMÜLASYON AYARLARI, HAT VE MODEL PARAMETRELERİ

Parametre	Değer	Şema (.asc) Tanımı ve Açıklaması
.tran / method	0 3200n 0 20p	3.2 µs geçici durum analizi, 20 ps azami adım, Gear yöntemi
TAMB, KPROC	25 °C, 1.0	Tipik sıcaklık ve proses köşesi (0.75 yavaş, 1.0 tipik, 1.3 hızlı)
VPLUS5, RFB	4.8 V, 0.25 Ω	Diyot-VEYA sonrası LDO giriş gerilimi; FB5 ferrit DCR direnci
LEN1, LEN2, LEN3	25, 35, 45 mm	.param aktif iz uzunlukları (notlarda 36.6, 19.6, 51.6 mm)
ZL, ZC, ZR	330n, 132p, 2.5	Birim iz parametreleri (H/m, F/m, Ω/m → Z0 = 50 Ω, 6.6 ns/m)
TDO_BMI/MPU/SD	40, 20, 14 ns	SCK düşen kenarından MISO (SDO/DAT0) çıkış gecikmeleri (tODLY)
RS12 / R24,R76,R77,R13	1 mΩ / 22 Ω, 10 Ω	SPI1–SPI2 seri dirençsiz (1 mΩ); SPI3'te 22 Ω (SCK/MOSI/CS) ve 10 Ω (MISO)

III. SİMÜLASYON BULGULARI VE TARTIŞMA

A. STM32 Güç Bütünlüğü, Toprak Sıçraması (SSO) ve Ray Dalgalanması

50 ns–3200 ns aralığında 168 MHz çekirdek darbeleri ve üç SPI veriyolunun eşzamanlı anahtarlaması altında yapılan .meas ölçümlerine göre; STM32 kalıp içi etkin besleme gerilimi V(VDDD,VSSD) en düşük 3.2698 V (vddd_min) değerine inmekte, kalıp içi toprak sıçraması tepeden tepeye vssd_pp = 69.05 mV (0.06905 V) olarak gerçekleşmektedir. PCB üzerindeki ana V3V3 hattında tepeden tepeye dalgalanma v3v3_pp = 5.39 mV (0.00539 V) düzeyinde kalırken, FB5 ferrit boncuğu sonrasındaki V3V3_SD rayında 50 mA çekirdek yükü ve 21 MHz SPI3 anahtarlaması altında vsd_pp = 22.72 mV (0.02272 V) dalgalanma ölçülmüştür (TABLE II).

B. SPI1, SPI2 ve SPI3 Sinyal Bütünlüğü ve Dalga Biçimleri

Fig. 1 (SPI1), Fig. 2 (SPI2) ve Fig. 3 (SPI3), 0–3.2 µs penceresinde hedef cihaz pinlerindeki SCK, MOSI, CS ve MISO dalga biçimlerini göstermektedir. TABLE II'deki .meas tepe değerleri incelendiğinde:

- **SPI1 (BMI270, 10.5 MHz, Mod 3, Fig. 1):** 52.4 ns'de V(s1_cs_d) (mavi) 0 V'a çekilerek işlem başlar ve 2.433 µs'de 3.3 V'a döner. V(s1_sck_d) (camgöbeği) 24 saat darbesi üretir; cihaz pininde azami 3.3167 V (+16.7 mV aşım) ve asgari -0.0536 V (-53.6 mV alt-aşım) görülür. V(s1_mosi_d) (yeşil) 3.3247 V / -0.0463 V, V(s1_miso_m) ise 3.3196 V / -0.0110 V sınırları içindedir.
- **SPI2 (MPU-6500, 10.5 MHz, Mod 3, Fig. 2):** 82.4 ns–1.702 µs arasında V(s2_cs_d) (mavi) aktif düşüktür ve V(s2_sck_d) (macenta) 16 saat darbesi üretir. İz uzunluğu 35 mm olduğundan ve seri sönümleme direnci bulunmadığından (RS12=1 mΩ), S2_SCK_D ve S2_MOSI_D (yeşil) hatlarında 3.3372 V (+37.2 mV aşım) ile -0.0971 V / -0.0942 V alt-aşım oluşur. 1.711 µs'de son bit (B15=1) sonrasında U4_SDO üç-durumlu (*high-Z*) moda geçtiğinde, MISO hattında pull-up/pull-down direnci bulunmadığından V(s2_miso_d) (kırmızı) hat kapasitesi üzerinden yavaşça sönümlenir.
- **SPI3 (microSD, 21.0 MHz, Mod 0, Fig. 3):** 21 MHz saat hızına ve 45 mm iz uzunluğuna rağmen, R24=R76=R77=22 Ω ve R13=10 Ω seri sönümleme dirençleri sayesinde yansımalar bastırılmıştır: V(s3_sck_d) (yeşil) 3.3134 V / -0.0144 V, V(s3_mosi_d) (mavi) 3.3134 V / -0.0034 V ve V(s3_cs_d) (kırmızı) 3.3107 V / -0.0034 V aralığında kalarak en temiz kenar geçişini sağlar.

1.718 µs'de J5_DAT0 yüksek empedansa geçtiğinde, V(s3_miso_d) (camgöbeği) R73=10 kΩ pull-up direnci üzerinden RC şarj eğrisiyle 3.3 V seviyesine yükselir.

TABLE II
GÜÇ/SSO VE SPI1–SPI3 AŞIM / ALT-AŞIM (.MEAS) SONUÇLARI

Ölçüm Adı	Tanım / Düğüm	Birim	Değer
vddd_min	MIN(V(VDDD,VSSD)) kalıp içi min. besleme	V	3.2698
vssd_pp	PP(V(VSSD)) kalıp içi toprak sıçraması	mV	69.05
v3v3_pp / vsd_pp	PP(V(V3V3)) / PP(V(V3V3_SD)) dalgalanma	mV	5.39 / 22.72
s1_sck_d (max/min)	SPI1 SCK cihaz pini V(S1_SCK_D)	V	3.3167 / -0.0536
s1_mosi_d (max/min)	SPI1 MOSI cihaz pini V(S1_MOSI_D)	V	3.3247 / -0.0463
s1_cs_d (max/min)	SPI1 CS cihaz pini V(S1_CS_D)	V	3.3148 / -0.0399
s1_miso_m (max/min)	SPI1 MISO MCU pini V(S1_MISO_M)	V	3.3196 / -0.0110
s2_sck_d (max/min)	SPI2 SCK cihaz pini V(S2_SCK_D)	V	3.3372 / -0.0971
s2_mosi_d (max/min)	SPI2 MOSI cihaz pini V(S2_MOSI_D)	V	3.3372 / -0.0942
s2_cs_d (max/min)	SPI2 CS cihaz pini V(S2_CS_D)	V	3.3295 / -0.0896
s2_miso_m (max/min)	SPI2 MISO MCU pini V(S2_MISO_M)	V	3.3195 / -0.0127
s3_sck_d (max/min)	SPI3 SCK cihaz pini V(S3_SCK_D) (22 Ω)	V	3.3134 / -0.0144
s3_mosi_d (max/min)	SPI3 MOSI cihaz pini V(S3_MOSI_D) (22 Ω)	V	3.3134 / -0.0034
s3_cs_d (max/min)	SPI3 CS cihaz pini V(S3_CS_D) (22 Ω)	V	3.3107 / -0.0034
s3_miso_m (max/min)	SPI3 MISO MCU pini V(S3_MISO_M) (10 Ω)	V	3.3119 / -0.0018

C. MISO Bit Örnekleme ve Zamanlama Doğrulaması

LTspice .meas FIND V(S*_MISO_M) AT=... komutlarıyla her saat yükselen kenarında STM32 giriş pinindeki gerilim örneklenmiş ve EXP1 > 2.0 V, EXP0 < 0.8 V ölçütüyle karşılaştırılmıştır (TABLE III). Üç veriyolundaki toplam 72 bitin tamamı (SPI1: 24/24 bit, SPI2: 16/16 bit, SPI3: 32/32 bit) yüksek gürültü marjıyla doğru okunmuştur.

TABLE III
MISO BİT ÖRNEKLEME (.MEAS FIND AT) SONUÇ ÖZETİ

Veriyolu (Bit Sayısı)	Örnekleme Aralığı	EXP1 (Beklenen '1') Aralığı (Ölçüt > 2.0 V)	EXP0 (Beklenen '0') Aralığı (Ölçüt < 0.8 V)
SPI1 MISO (B00..B23, 24b)	195.2 ns – 2386 ns	10 bit (B00–07, B18, B21): 3.2925 V – 3.2995 V	14 bit (B08–17, B19–20, B22–23): -5.27 mV – +0.42 mV
SPI2 MISO (B00..B15, 16b)	225.2 ns – 1654 ns	12 bit (B00–08, B10, B13, B15): 3.2963 V – 3.3003 V	4 bit (B09, B11, B12, B14): -4.91 mV – +0.79 mV
SPI3 MISO (B00..B31, 32b)	183.8 ns – 1660 ns	27 bit (B00–22, B25, B27–28, B30): 3.2831 V – 3.2883 V	5 bit (B23–24, B26, B29, B31): +9.31 mV – +11.73 mV

IV. SONUÇ

Kapgan uçuş kontrol kartının SPI1, SPI2 ve SPI3 haberleşme ağları ile STM32F405 güç/SSO modelinin LTspice 26.0.2 simülasyonunda yapılan çalışmalar ve elde edilen sayısal sonuçlar aşağıda detaylandırılmıştır:

1. **Simülasyon Metodolojisi ve Fiziksel Modelleme Kapsamı:** Bu simülasyonda yalnızca ideal lojik kapılar yerine; LD39150DT33 LDO regülatörü, LQFP64 paket endüktanslarını (Lvdd=1 nH, Lvss=2 nH), dahili 1.2 V regülatörü, VCAP1/VCAP2 (2×2.2 µF) ağını ve 168 MHz darbeli çekirdek akımını (55 mA) barındıran STM32F405_CORE modeli, sıcaklık/proses bağımlı IBIS-benzeri G/Ç tamponları (IOBUF_OUT, IOBUF_IN) ve 8 hücreli dağıtık RLC mikroşerit PCB izleri (Z0=50 Ω, 6.6 ns/m) bir arada koşturulmuştur. LTspice 26.0.2 Gear çözücüsü *Source stepping* ile çalışma noktasını yakınsamış ve 3.2 µs'lik pencereyi 21.764 s'de çözerek 88 .meas ölçümünün tamamını üretmiştir.
2. **STM32 Kalıp İçi Güç Bütünlüğü ve Toprak Sıçraması (SSO):** Üç SPI veriyolunun ve 168 MHz çekirdeğin eşzamanlı anahtarlaması sırasında kalıp içi toprak düğümü V(VSSD) tepeden tepeye 69.05 mV sıçrama (*ground bounce*) göstermekte, kalıp içi net besleme gerilimi V(VDDD,VSSD) ise en düşük 3.2698 V seviyesine (nominal 3.30 V'tan yalnızca ~30.2 mV düşüş) inmektedir. Kart üzerindeki V3V3 hattı 5.39 mV tepeden tepeye dalgalanma ile son derece kararlı kalmakta; FB5 ferrit boncuğu sonrasındaki V3V3_SD rayı ise 50 mA SD kart yükü altında 22.72 mV tepeden tepeye dalgalanma sergilemektedir (TABLE II).
3. **İletim Hattı Yansımaları ve Seri Sönümleme Dirençlerinin Etkisi:** Seri direnç bulunmayan (RS12=1 mΩ) 10.5 MHz SPI1 (25 mm) ve SPI2 (35 mm) hatlarında azami aşım 3.3372 V (+37.2 mV) ve en derin alt-aşım -97.1 mV (S2_SCK_D) düzeyindedir. Buna karşın iki kat yüksek frekansta (21.0 MHz) ve daha uzun izle (45 mm) çalışan SPI3 (microSD) veriyolunda, KiCad şemasındaki R24=R76=R77=22 Ω (SCK/MOSI/CS) ve R13=10 Ω (MISO) seri dirençleri sayesinde aşım +13.4 mV (3.3134 V) ve alt-aşım -14.4 mV (S3_SCK_D) ile -1.8 mV (S3_MISO_M) seviyesine bastırılmıştır. Tüm hatlardaki tepe değerler ESD kelepçe ve mutlak maksimum pin sınırlarının (-0.3 V / +3.6 V) çok altındadır (Fig. 1–Fig. 3, TABLE II).
4. **MISO Zamanlama Payı ve Bit Okuma Doğruluğu:** Sensör ve SD kart çıkış gecikmeleri (TDO_BMI=40 ns, TDO_MPU=20 ns, TDO_SD=14 ns) ile PCB hat gecikmeleri altında, STM32 MISO girişlerinde örneklenen 72 bitin tamamı doğru lojik seviyede yakalanmıştır. Lojik '1' okumaları SPI1'de 3.2925–3.2995 V, SPI2'de 3.2963–3.3003 V ve SPI3'te 3.2831–3.2883 V (2.0 V eşiğinin ~1.28 V üzerinde); lojik '0' okumaları ise -5.27 mV ile +11.73 mV aralığında (0.8 V eşiğinin ~0.79 V altında) gerçekleşmiştir (TABLE III).
5. **Üç-Durumlu (Tri-State) MISO Hat Davranışı:** Paket bitiminde (CS=1, OE=0) SPI3 MISO hattı R73=10 kΩ pull-up direnci sayesinde hızla 3.3 V seviyesine çekilirken (Fig. 3), SPI2 MISO hattında harici pull-

up/pull-down direnci bulunmadığından son bit 1 kaldığında hat yüksek empedans durumunda kapasitif olarak yavaşça sönümlenmektedir (Fig. 2). Bu davranış veri çerçevesi (`CS=0`) içindeki okumaları etkilememektedir.




Fig. 1. SPI1 (STM32 ↔ BMI270, Mod 3, 10.5 MHz) cihaz pini dalga biçimleri: `V(s1_sck_d)` (camgöbeği), `V(s1_mosi_d)` (yeşil), `V(s1_cs_d)` (mavi) ve `V(s1_miso_d)` (kırmızı), 0–3.2 µs.




Fig. 2. SPI2 (STM32 ↔ MPU-6500, Mod 3, 10.5 MHz) cihaz pini dalga biçimleri: `V(s2_sck_d)` (macenta), `V(s2_mosi_d)` (yeşil), `V(s2_cs_d)` (mavi) ve `V(s2_miso_d)` (kırmızı), 0–3.2 µs.




Fig. 3. SPI3 (STM32 ↔ microSD, Mod 0, 21.0 MHz) cihaz pini dalga biçimleri: `V(s3_sck_d)` (yeşil), `V(s3_mosi_d)` (mavi), `V(s3_cs_d)` (kırmızı) ve `V(s3_miso_d)` (camgöbeği), 0–3.2 µs.

REFERANSLAR

[1] “Kapgan FCU — SPI1/SPI2/SPI3 Sinyal Bütünlüğü + STM32 Güç (SSO) Simülasyonu,” LTspice dosyası `Kapgan_SPI_SI.asc` (*kocapilot Kapgan.kicad_sch*, rev1.0).

Kaynak: [Kapgan_SPI_Sinyal_Bütünlüğü_LTspice_.asc_Dosyası_-_https://github.com/ard4kocabiyik/kocapilot-kapgan-multi-domain-FCU/blob/main/Ltspice/Kapgan_SPI_SI.asc]