سیستم اعداد به صورت fixed-point در نظارت در نظر گرفته شده است. در سیستم اعداد fixed-point اعداد منفی به صورت مکمل ۲ (two's complement) نمایش داده می شوند. برای پیاده سازی ضرب به سادگی می توانید از اپراتور ضرب در Verilog استفاده کنید. برای ضرب مثال زیر را در نظر بگیرید.

x1= 1110000

w = 00000111010010

w*x1 = 000001.11010010 * 1111111111111.0000 = 11111111111111110.0010111100000

مقدار ورودی که به صورت ۷ بیت در نظر گرفته شده است به ۱۴ بیتی تبدیل کنید برای این کار باید عدد باینری گسترش علامت (sign extend) دهید و سپس ضرب کنید. پس از ضرب خروجی ۲۸ بیتی باید تبدیل به عدد ۱۴ بیتی تبدیل شود. برای این کار ۴ بیت از ارقام کم ارزش اعشار و ۷ بیت از اعداد پر ارزش صحیح را در نظر نگیرید. اعداد پس از عملیات ضرب و جمع از بازه تعریف شده خارج نخواهند شد.

همچنین در نظر داشته باشید که برای پیاده سازی هیچ محدودیتی برای تعداد ضرب کننده یا جمع کننده مورد استفاده در پروژه در نظر گرفته نشده است.

شرط پایان مرحله آموزش (training) تغییر نکردن هیچکدام از وزن ها در طول یک فاز از آموزش است بنابراین برای پیاده سازی نیاز به یک رجیستر flag دارید که در طور یک مرحله آموزش تغییر کردن وزن ها را ذخیره می کند.

برای مرحله تست به ازای ورودی های زیر خروجی های مطلوب که در ستون آخر نمایش داده شده است باید تولید شود.

0000010 0010010 01

0001101 0100100 01

1101111 1110011 11

1111010 1111011 **11**