

Gegeben sei ein Rechner mit einem Prozessor, der mit einer Taktrate von 800 MHz arbeitet. Es besteht einerseits die Möglichkeit, die Kommunikation mit der Festplatte Interrupt-getrieben abzuwickeln und andererseits die Möglichkeit, DMA (= Direct Memory Access) zu verwenden. Die Festplatte hat eine Datenübertragungsrate von 8MB/sec.

- a) Nehmen Sie für die Interrupt-getriebene Kommunikation an, dass die Festplatte jeweils acht 32-Bit-Worte auf einmal zum Prozessor überträgt und dass sie dem Prozessor jeweils durch Auslösen eines Interrupts mitteilt, dass die Daten bereit sind. Der Overhead, der bei dem Prozessor für eine Datenübertragung (einschließlich Interrupt) anfällt, betrage 1000 Taktzyklen. Nehmen Sie weiterhin an, dass die Festplatte nur während 5% der Zeit überhaupt aktiv ist. Wie groß ist in diesem Fall der relative Anteil der CPU-Zeit, der für Datentransfers von Festplatte zum Prozessor aufgewendet wird?

$$800 \text{ MHz} = 800.000.000 \text{ Hz}$$

$$8 \text{ MB/sec} = 8.000.000 \text{ B/s}$$

$$8 \text{ 32 Bit - Worte} = 32 \text{ Byte}$$

Festplatte aktiv für 50 Taktzyklen

Festplatte Zeit für $8 \times 32 \text{ Bit}$

$$\hookrightarrow 0,000004 \text{ s}$$

$$\hookrightarrow 0,0004 \text{ ms}$$

1000 Taktzyklen / 800.000.000 Hz

↳ 0,00000125 s für
1000 Taktzyklen

Für 5% der 1000 Taktzyklen
läuft die Festplatte sprich für:

0,000000625 s

Der relative Anteil der CPU-Zeit
die für den Datentransfer benötigt
wird ist:

0,0015625

↳ 1,5625 %

Das ist das Ergebnis, was rauskommt, wenn man statt Mibibyte mit Megabyte rechnet. Die Assisnten haben immer noch nicht dazugeschrieben, dass Mibi gemeint ist.

- b) Nehmen Sie für den DMA-Transfer an, dass jeweils 16KB-Blöcke auf einmal von der Festplatte zum Speicher übertragen werden. Die Übertragung wird begonnen mit einer Aktivierung des DMA-Controllers durch den Prozessor. Danach überträgt die Festplatte gesteuert vom DMA-Controller Daten direkt zum Speicher. Nehmen Sie der Einfachheit halber an, dass während dieser Zeit bei der Arbeit des Prozessors keine Konflikte auf dem Systembus entstehen, so dass der Prozessor ohne Beeinträchtigung durch den DMA-Transfer weiterarbeiten kann. Die Beendigung des Transfers meldet der DMA-Controller dem Prozessor über einen Interrupt. Der Prozessor benötigt 1500 Taktzyklen, um den DMA-Controller vor einer Übertragung eines Blockes zu aktivieren. Außerdem benötigt der Prozessor weitere 500 Taktzyklen zur Bearbeitung des Interrupts, der vom DMA-Controller nach Beendigung der Blockübertragung ausgelöst wird. Berechnen Sie auch hier den relativen Anteil der CPU-Zeit, den der Prozessor für Datentransfers aufwendet, *unter der Annahme, dass die Festplatte ebenfalls nur während 5% der Zeit überhaupt aktiv ist.*

$$800 \text{ MHz} = 800.000.000 \text{ Hz}$$

$$8 \text{ MB/sec} = 8.000.000 \text{ B/s}$$

$$16 \text{ KB} = 16.000 \text{ Byte}$$

$$\frac{16.000 \text{ Byte}}{8.000.000 \text{ B/s}} = 0,002 \text{ s}$$

↳ Zeit für die vollständige Übertragung

CPU für 2000 Takte

$$\rightarrow 0,0000025 \text{ s}$$

$$\frac{0,000\,0025\,s}{0,002\,s} = 0,00125$$

$$0,00125 \cdot \frac{s}{100} = 0,0000625$$

↓ · 100

Die relative CPU-Zeit ist 0,00625%.

b)

nur wo ist die a)?
-3

In a) wurden die Prioritäten der einzelnen Interrupts nicht berücksichtigt, d.h. man hat die laufenden Interrupts nicht mit den neuen Interrupts verglichen.

doch kann man. Das Problem ist, dass ein man die Priorität eines unterbrochenen Interrupts nicht kennt, der wieder aufgenommen wird und nicht weiß, ob er eine höhere oder niedrigere Priorität hat als ein neu eintreffender.

Zähler = 0 → Interrupt wird an Prozessor weitergeleitet

Zähler \neq 0

↳ IVN der einkommenden Interrupts wird im Speicher abgelegt.

Die Priorität des zugehörigen I/O - Geräts entspricht der Speicheradresse.

ist etwas aufwändig, den Speicher immer von oben (hohe Priorität) nach unten (niedrige Priorität) durchgehen, aber da es keine weiteren Angaben gab ist das

Nun wird aus dem Speicher die IVN des aktuell höchst priorisiertesten Interrupts und dessen Prioritäten jeweils in PR und IVN abgelegt. Wenn der erste Interrupt auf die CPU gelegt wird, dann maskieren wir die IVN in der Speicherzelle von diesem Interrupt mit 256 (max. 255 Interrupts, sprich 256 wird nicht verwendet und kann zum

maskieren des Registers verwendet werden).

Interrupt mit Wert 256 in einem Register

↳ Interrupt mit diesem Wert im Stack des Prozessors zur Bearbeitung (noch kein NTA)

Kommt ein NTA zurück setzen wir das Register zurück und da es nur der höchst priorisierte Interrupt sein kann finden wir die Adresse noch im PIR.

Die IVN des h.p. Interrupts befindet sich nun in beiden Registern.


$IVN = 256 \rightarrow$ wurde bearbeitet
kein höheres Interrupt existiert
CPU wird nicht unterbrochen

IVN $\neq 256 \rightarrow$ Interrupt noch nicht
bei der CPU signalisiert

IVN ruft dann CPU auf und
maskiert den Interrupt Controller
mit 256.

Die Methode ermöglicht also,
dass höher priorisierte Interrupts den
Prozessor unterbrechen aber die
niedrigeren nicht.

③



- hs_2 CNTinc → ISR counter wird erhöht
- hs_7 CNTdec → ISR counter wird verringert