Gegeben sei ein Rechner mit einem Prozessor, der mit einer Taktrate von 800 MHz arbeitet. Es besteht einerseits die Möglichkeit, die Kommunikation mit der Festplatte Interrupt-getrieben abzuwickeln und andererseits die Möglichkeit, DMA (= Direct Memory Access) zu verwenden. Die Festplatte hat eine Datenübertragungsrate von 8MB/sec.

a) Nehmen Sie für die Interrupt-getriebene Kommunikation an, dass die Festplatte jeweils acht 32-Bit-Worte auf einmal zum Prozessor überträgt und dass sie dem Prozessor jeweils durch Auslösen eines Interrupts mitteilt, dass die Daten bereit sind. Der Overhead, der bei dem Prozessor für eine Datenübertragung (einschließlich Interrupt) anfällt, betrage 1000 Taktzyklen. Nehmen Sie weiterhin an, dass die Festplatte nur während 5% der Zeit überhaupt aktiv ist. Wie groß ist in diesem Fall der relative Anteil der CPU-Zeit, der für Datentransfers von Festplatte zum Prozessor aufgewendet wird?

800 MHz = 800.000.000 Hz

8 Mb (sec = 8.000.000 B/s

8 32 Bit - Worte = 32 Byte

Fest platte altiv für 50 Takt zylder


Fest platfe Zeit für 8x 32 Bit

4 0,000004 s

Talotzquer / 800.000.000Hz Ly 0,00000125 s 1000 Taloraglilen 5 % des 1000 Talet zylden läuft die Festplatte sprich für: 0,00000006254 relative Anteil der CPU-Zeit Für den Datentransfer benötigt Das ist das Ergebnis, was rauskommt, wenn man statt Mibibtyte mit Megabyte rechnet. Die Assisnten haben immer noch nicht dazugeschrieben, dass Mibi gemeint ist. 0,0015625 -> 1,5625 %

b) Nehmen Sie für den DMA-Transfer an, dass jeweils 16KB-Blöcke auf einmal von der Festplatte zum Speicher übertragen werden. Die Übertragung wird begonnen mit einer Aktivierung des DMA-Controllers durch den Prozessor. Danach überträgt die Festplatte gesteuert vom DMA-Controller Daten direkt zum Speicher. Nehmen Sie der Einfachkeit halber an, dass während dieser Zeit bei der Arbeit des Prozessors keine Konflikte auf dem Systembus entstehen, so dass der Prozessor ohne Beeinträchtigung durch den DMA-Transfer weiterarbeiten kann. Die Beendigung des Transfers meldet der DMA-Controller dem Prozessor über einen Interrupt. Der Prozessor benötige 1500 Taktzyklen, um den DMA-Controller vor einer Übertragung eines Blockes zu aktivieren. Außerdem benötige der Prozessor weitere 500 Taktzyklen zur Bearbeitung des Interrupts, der vom DMA-Controller nach Beendigung der Blockübertragung ausgelöst wird. Berechnen Sie auch hier den relativen Anteil der CPU-Zeit, den der Prozessor für Datentransfers aufwendet, unter der Annahme, dass die Festplatte ebenfalls nur während 5% der Zeit überhaupt aktiv ist.

$$0,0000025s$$
 $0,002s$
 $0,002s$
 $0,00125 \cdot \frac{s}{100} = 0,0000625$
 1.00
Die relative CPU-Zeif ist 0,00625 %



maskieren des Registers verwendet werden).
Intercept mit Werf 256 in einen
Register
Ly Interrupt mit diesem Wert im
Stade des Prozessors zur Bearbeitung (noch hein MTA)
Kommt ein MTA zurück setzen wir das Register zurück und da es mr
der höchst priorisierteste Interrupt sein
kan finder wir die Adresse noch in
PIL
Die IVN des h.p. Interrupts
befindet sich nun in beiden Registern.
IVN = 256 -> worde bearbeitet
Lein höheres (rtesrupt existient CPU wird nicht unterbrochen
CTU wird neutt Utill stoczer

1UN ± 256 -> Interrupt noch nicht bei der CPU signalisiert IVN ruft dans CPU auf und mushiert des Interrupt Controller mit 256. Die Methode ernöglicht also, dass höher priorisierte Interrupts des Prozessor unterbrednen aber die niedrigeren nicht.

