

# 6ピンSOT-23パッケージの 3mW、100kSPS、14ビットADC

**AD7940** 

### 特長

高速スループット・レート:100kSPS

V<sub>DD</sub>仕様:2.5~5.5V

低消費電力

4mW (typ) @100kSPS、3V 17mW (typ) @100kSPS、5V

広い入力帯域幅:

入力周波数10kHzで81dB SINAD

シリアル・クロック速度による柔軟なパワー・マネジメント

パイプライン遅延なし

高速シリアル・インターフェース

SPI®/QSPI™/MICROWIRE™/DSP互換

スタンバイ・モード: $0.5\mu A$  (max)

6ピンSOT-23および8ピンMSOPパッケージ

### アプリケーション

バッテリ駆動システム

携帯情報端末

医療機器

モバイル通信

計測機器および制御システム

リモート・データ・アクイジション・システム

### 機能ブロック図




図1

表1. 16ビットおよび14ビットADC (MSOPおよびSOT-23)

タイプ	100kSPS	250kSPS	500kSPS
16ビット真の差動	AD7684	AD7687	AD7688
16ビット疑似差動	AD7683	AD7685	AD7686
16ビット・ユニポーラ	AD7680		
14ビット真の差動		AD7944	AD7947
14ビット疑似差動		AD7942	AD7946
14ビット・ユニポーラ	AD7940		

#### 概要

AD7940<sup>1</sup>は、低消費電力の高速14ビット逐次比較型A/Dコン バータ (SAR ADC) です。2.50~5.5Vの単電源で動作し、ス ループット・レートは最大100kSPSになります。7MHzを超え る入力周波数に対応できるローノイズ、広帯域幅のトラック& ホールド・アンプを内蔵しています。

CSとシリアル・クロックを使用して変換プロセスとデータ・ア クイジションを制御し、マイクロプロセッサやDSPとのイン ターフェースが可能です。CSの立下がりエッジで入力信号をサ ンプリングし、変換もこの時点で開始します。デバイスに関連 するパイプライン遅延はありません。

AD7940は最新の設計技術を採用し、高速スループット・レート できわめて低い消費電力を実現します。リファレンスを $V_{\mathrm{DD}}$ か ら内部的に得るため、ADCへのダイナミック入力レンジが最大 になり、アナログ入力レンジは $0V \sim V_{DD}$ になります。変換レー トはSCLK周波数によって決まります。

AD7940の標準逐次比較型ADCは、CS入力とワンショット変 換制御によってサンプリングのタイミングを正しく制御します。

### 製品のハイライト

- 1. SOT-23パッケージを採用した最初の14ビットADC
- 2. 低消費電力で高スループット
- 3. シリアル・クロック速度による柔軟なパワー・マネジメン ト。変換レートはシリアル・クロックで決まるため、シリ アル・クロックの速度を上げれば変換時間を短縮できます。 このため、変換していないときにパワーダウン・モードを 使用することによって、平均消費電力を低減できます。ま た、低スループット・レートで電力効率を最大にする シャットダウン・モードもあります。シャットダウン時の 消費電力は、0.5µA (max) です。
- 4. リファレンスは電源から取得
- 5. パイプライン遅延なし

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 属します

- トはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。

© 2004 Analog Devices, Inc. All rights reserved.

REV. 0

社/〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03 (5402) 8200

<sup>1</sup> 米国特許番号6,681,332によって保護されています。

## 目次

仕様3	ノーマル・モード	13
タイミング仕様5	パワーダウン・モード	14
絶対最大定格6	スループット・レートと消費電力の関係	15
ESDに関する注意6	シリアル・インターフェース	16
ピン配置とピン機能の説明7	マイクロプロセッサとのインターフェース	17
用語の説明8	AD7940とTMS320C541とのインターフェース	17
代表的な性能特性9	AD7940とADSP-218xとのインターフェース	17
回路情報	AD7940とDSP563xxとのインターフェース	18
コンバータの動作11	アプリケーション情報	19
アナログ入力11	グラウンディングとレイアウト	19
ADCの伝達関数12	AD7940の性能評価	19
代表的な接続図12	外形寸法	20
動作モード13	オーダー・ガイド	20

## 改訂履歴

6/04-リビジョン0:初版

# 仕様1

特に指定のない限り、 $V_{DD}$ =2.50~5.5V、 $f_{SCLK}$ =2.5MHz、 $f_{SAMPLE}$ =100kSPS、 $T_{A}$ = $T_{MIN}$ ~ $T_{MAX}$ ○

### 表2

パラメータ	Bバージョン	単位	テスト条件/備考
動的性能			f <sub>IN</sub> =10kHz正弦波
信号/ノイズ&歪み (SINAD) <sup>2</sup>	81	dB (min)	
全高調波歪み (THD) <sup>2</sup>	-98	dB (typ)	
ピーク高調波またはスプリアス・ノイズ (SFDR) <sup>2</sup>	-95	dB (typ)	
相互変調歪み(IMD) <sup>2</sup>			
2次項	-94	dB (typ)	
3次項	-100	dB (typ)	
アパーチャ遅延	20	ns (max)	
アパーチャ・ジッタ	30	ps (typ)	
フル・パワー帯域幅	7	MHz (typ)	@-3dB
	2	MHz (typ)	@-0.1dB
DC精度			
分解能	14	ビット (min)	$V_{DD} = 2.5 \sim 4.096 V$
, v / / / / / / / / / / / / / / / / / /	13	ビット (min)	$V_{DD} > 4.096V$
積分非直線性(INL) <sup>2</sup>	±1	LSB (max)	$V_{DD} = 2.5 \sim 4.096 V$
MAN A PERMITE (II (II)	$\pm 2$	LSB (max)	$V_{DD} > 4.096V$
オフセット誤差 <sup>2</sup>	$\pm 6$	LSB (max)	, pp, nese ,
ゲイン誤差 <sup>2</sup>	$\pm 8$	LSB (max)	
アナログ入力		202 (mail)	
入力電圧範囲	$0 \sim V_{DD}$	V	
DCリーク電流	$\pm 0.3$		
	30	μA (max)	
	30	pF (typ)	
ロジック入力		(	
ハイレベル入力電圧 (V <sub>INH</sub> )	2.4	V (min)	
ローレベル入力電圧(V <sub>INL</sub> )	0.4	V (max)	$V_{DD}=3V$
- 1 1 (c. )	0.8	V (max)	$V_{DD}=5V$
入力電流(I <sub>IN</sub> )	$\pm 0.3$	μA (max)	$10$ nA(typ)、 $V_{IN}$ =0Vまたは $V_{DD}$
入力容量 (C <sub>IN</sub> ) <sup>2, 3</sup>	10	pF (max)	
ロジック出力			
ハイレベル出力電圧( $ m V_{OH}$ )	$V_{DD}$ $-0.2$	V (min)	$I_{SOURCE} = 200 \mu A$ , $V_{DD} = 2.50 \sim 5.25 V$
ローレベル出力電圧( ${ m V}_{ m OL}$ )	0.4	V (max)	$I_{SINK} = 200 \mu A$
フローティング状態リーク電流	$\pm 0.3$	μA (max)	
フローティング状態出力容量 <sup>2、3</sup>	10	pF (max)	
出力コーディング	ストレート (	自然)バイナリ	
変換レート			
変換時間	8	μs (max)	16 SCLKサイクル
トラック&ホールド・アクイジション時間	500	ns (max)	フルスケール・ステップ入力
	400	ns (max)	正弦波入力≤10kHz
スループット・レート	100	kSPS (max)	「シリアル・インターフェース」を
			参照
電源条件			
$V_{ m DD}$	2.50/5.5	V (min/max)	
I <sub>DD</sub>	2.30/3.3	(minimumax)	デジタルI/P=0VまたはV <sub>DD</sub>
プDD ノーマル・モード(静止時)	5.2	mA (max)	$V_{DD} = 5.5V$ , SCLK $\dagger v_{DD}$
` '\\ ⊂   (H1.TT-4A)	2	mA (max)	$V_{DD} = 3.6V$ , SCLK $4 > 4 / 64 / 7$ $V_{DD} = 3.6V$ , SCLK $4 > 4 / 64 / 7$
ノーマル・モード(動作時)	4.8	mA (max)	$V_{DD} = 5.5V$ , $f_{SAMPLE} = 100 \text{ kSPS}$ ,
/	7.0	IIII (IIIAA)	3.3mA (typ)
	1.9	mA (max)	$V_{DD}$ =3.6V, $f_{SAMPLE}$ =100kSPS,
	1.7	IIII (IIIax)	1.29mA (typ)
フル・パワーダウン・モード	0.5	μA (max)	$SCLK$ $\forall z$ $t$
//- /·/ // / C	0.3	μA (max)	SCLK $4 > 4 \approx 1.04 \times 10^{-3.5}$ V SCLK $4 > 4 \approx 1.04 \times 10^{-3.5}$ V SCLK $4 > 4 \approx 1.04 \times 10^{-3.5}$ V
	0.5	μπ (IIIax)	DCLIX4 > &/C/&4 / 0 VDD = 3.0 V

REV. 0 — 3 —

パラメータ	Bバージョン	単位	テスト条件/備考
消費電力4		(	$V_{DD}=5.5V$
ノーマル・モード (動作時)	26.4 6.84		$V_{DD}$ =5.5V, $f_{SAMPLE}$ =100kSPS $V_{DD}$ =3.6V, $f_{SAMPLE}$ =100kSPS
フル・パワーダウン	2.5	μW (max)	$V_{DD} = 5.5 V$ , $I_{SAMPLE} = 100 KSFS$ $V_{DD} = 5.5 V$
	1.08	μW (max)	$V_{DD} = 3.6V$

<sup>&</sup>lt;sup>1</sup> Bバージョンの温度範囲は-40~+85℃です。

<sup>2「</sup>用語の説明」を参照。

<sup>3</sup> 量産開始時のサンプル・テストにより適合性を保証。

<sup>4「</sup>スループット・レートと消費電力の関係」を参照。

## タイミング仕様

量産開始時のサンプル・テストにより適合性を保証しています。tr=tf=5ns( $V_{DD}$ の $10\sim90\%$ )ですべての入力信号を規定し、1.6Vの 電圧レベルから時間を測定しています。

 $V_{DD}$ =2.50~5.5 $V_{\circ}$  特に指定のない限り、 $T_{A}$ = $T_{MIN}$ ~ $T_{MAX\circ}$ 

### 表3

	T <sub>MIN</sub> , T <sub>M</sub>	<sub>AX</sub> の限界値		
パラメータ	3V	5V	単位	説明
$f_{SCLK}^{-1}$	250	250	kHz (min)	
	2.5	2.5	MHz (max)	
$t_{CONVERT}$	$16 \times t_{SCLK}$	$16 \times t_{SCLK}$	min	
$t_{QUIET}$	50	50	ns (min)	バス開放から次の変換開始までに必要な最小静止時間
$t_1$	10	10	ns (min)	最小 <del>CS</del> パルス幅
$t_2$	10	10	ns (min)	でSからSCLKまでのセットアップ・タイム
$t_3^2$	48	35	ns (max)	<b>CS</b> から <b>SDATA</b> のスリーステートがディスエーブルになる
				までの遅延
$t_4^2$	120	80	ns (max)	SCLK立下がりエッジ後のデータ・アクセス時間
$t_5$	0.4 t <sub>SCLK</sub>	$0.4 t_{SCLK}$	ns (min)	SCLKロー・パルス幅
$t_6$	0.4 t <sub>SCLK</sub>	$0.4 t_{SCLK}$	ns (min)	SCLKハイ・パルス幅
$t_7$	10	10	ns (min)	SCLKからデータ有効までのホールド・タイム
$t_8^{3}$	45	35	ns (max)	SCLK立下がりエッジからSDATAハイ・インピーダンス
t <sub>POWER-UP</sub> <sup>4</sup>	1	1	μs (typ)	フル・パワーダウンからのパワーアップ時間




図2. デジタル出力タイミング仕様の負荷回路

REV. 0 -5-

<sup>&</sup>lt;sup>1</sup> SCLK入力のマーク/スペース比は40/60~60/40です。

<sup>2</sup> 図2の負荷回路で測定し、出力が0.8Vまたは2.0Vを超えるまでに必要な時間と定義されます。

<sup>3</sup> t<sub>8</sub>は、図2の回路を接続したときに、データ出力が0.5V変化するために要する時間の測定値から導出。この値は50pFコンデンサの充放電の影響を受けない値として推測されているため、タイミング特性で使用する時間t<sub>8</sub>はデバイスの真のバス開放時間であり、外部バスの負荷容量とは無関係です。

<sup>4</sup> 「スループット・レートと消費電力の関係」を参照してください。

## 絶対最大定格

特に指定のない限り、T<sub>A</sub>=25℃。

#### 表4

パラメータ	定格
GNDに対するV <sub>DD</sub>	$-0.3 \sim +7V$
GNDに対するアナログ入力電圧	$-0.3V \sim V_{DD} + 0.3V$
GNDに対するデジタル入力電圧	$-0.3 \sim +7V$
GNDに対するデジタル出力電圧	$-0.3V \sim V_{DD} + 0.3V$
電源以外のピンへの入力電流」	$\pm 10$ mA
動作温度範囲	
商用 (Bバージョン)	-40~+85°C
保存温度範囲	-65~+150°C
ジャンクション温度	150℃
SOT-23パッケージ、消費電力	450mW
$ heta_{JA}$ 熱抵抗	229.6℃/W
$ heta_{ m IC}$ 熱抵抗	91.99℃/W
MSOPパッケージ、消費電力	450mW
$ heta_{JA}$ 熱抵抗	205.9℃/W
$ heta_{ m IC}$ 熱抵抗	43.74℃/W
リード温度、ハンダ付け時	
ベーキング時間(60秒)	215℃
赤外線(15秒)	220℃
ESD	4kV

絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作に関するセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

#### 注意

ESD (静電放電)の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。



¹ 100mAまでの過渡電流では、SCRラッチアップは発生しません。

# ピン配置とピン機能の説明






図4. MSOPのピン配置

表5. ピン機能の説明

ピン番号 SOT-23	ピン番号 MSOP	記号	機能
1	1	$V_{DD}$	電源入力。AD7940のV <sub>DD</sub> 範囲は2.5~5.5Vです。
2	2, 3	GND	アナログ・グラウンド。AD7940のすべての回路のグラウンド基準ポイント。すべてのアナログ入力信号は、このGND電圧を基準にします。
3	4	V <sub>IN</sub>	アナログ入力。シングルエンド・アナログ入力チャンネル。入力レンジは $0V \sim V_{ m DD}$ です。
4	5	SCLK	シリアル・クロック。ロジック入力です。SCLKは、デバイスのデータを読み出すため のシリアル・クロックです。このクロック入力は、AD7940の変換プロセスのクロック 源にも使用します。
5	7	SDATA	データ出力。ロジック出力です。AD7940からの変換結果は、シリアル・データ・ストリームとしてこのピンに出力されます。ビットは、SCLK入力の立下がりエッジでクロック出力されます。AD7940からのデータ・ストリームは、2つの先行ゼロと、それに続く $14$ ビットの変換データ(MSBファースト)で構成されています。合計 $24$ SCLKサイクルの間 $\overline{CS}$ がローレベルに保持された場合は、この後に $4$ つの末尾 $0$ が続きます。「シリアル・インターフェース」を参照してください。
6	8	CS	チップ・セレクト。アクティブ・ローのロジック入力です。この入力には、AD7940での変換開始とシリアル・データ転送のフレーミングという2つの機能があります。
N/A	6	NC	接続なし。このピンは開放にしておきます。

REV. 0 —7—

### 用語の説明

#### 積分非直線性(INL)

ADC伝達関数の両端を結ぶ直線からの最大偏差です。伝達関数の両端は、最初のコード遷移より1/2LSB下のゼロ・スケールと、最後のコード遷移より1/2LSB上のフル・スケールになります。

#### 微分非直線性(DNL)

ADCの2つの隣接コード間における1LSB変化の測定値と理想値との差です。

#### オフセット誤差

最初のコード遷移(00 ... 000から00 ... 001)と理想的な遷移(AGND+1LSB)との偏差です。

#### ゲイン誤差

オフセット誤差を調整した後の、最後のコード遷移(111 ... 110から111 ... 111)と理想的な遷移( $\mathbf{V}_{\text{REF}}$ -1LSB)との偏差です。

#### トラック&ホールド・アクイジション時間

トラック&ホールド・アンプは、変換の最後にトラック・モードに戻ります。トラック&ホールド・アクイジション時間とは、トラック&ホールド・アンプの出力が、変換の終了後に±1LSB以内で、その最終値に到達するために必要な時間です。詳細については「シリアル・インターフェース」を参照してください。

#### 信号/ノイズ&歪み比(SINAD)

ADCの出力でのSINADの測定値です。信号は基本波のrms振幅です。ノイズは、DC成分を除くサンプリング周波数の半分  $(f_s/2)$  までのすべての非基本波信号の合計です。この比はデジタル化プロセスの量子化レベル数に依存し、レベル数が大きいほど量子化ノイズが小さくなります。正弦波を入力した場合の理想のNビット・コンバータに対するSINADの理論値は、次式のようになります。

SINAD = (6.02N + 1.76) dB

これにより、14ビット·コンバータの場合は86.04dBになります。

#### 全高調波歪み(THD)

THDは、高調波のrms値総和と基本波の比です。AD7940の場合、THDは次のようになります。

$$THD(dB) = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2}}{V_1}$$

ここで、 $V_1$ は基本波のrms振幅、 $V_2$ 、 $V_3$ 、 $V_4$ 、 $V_5$ 、 $V_6$ は2次~6 次高調波のrms振幅です。

#### ピーク高調波(スプリアス・ノイズ)

ADCの出力スペクトル内で2番目に大きい成分のrms値(DC成分を除く $f_S$ /2まで)と基本波のrms値との比です。通常、この仕様値はスペクトル内の最大の高調波によって決まりますが、高調波がノイズ・フロアに埋もれているADCの場合は、ノイズ・ピークになります。

### 相互変調歪み (IMD)

非直線性のアクティブ・デバイスは、2つの周波数faとfbの正弦 波を入力すると、 $mfa\pm nfb$ という和と差の周波数で歪み成分を発生させます。ここで、m、n=0、1、2、3です。相互変調歪 み項とは、mとnが非ゼロの項をいいます。たとえば、2次項には(fa+fb)と(fa-fb)、3次項には(2fa+fb)、(2fa-fb)、(fa-2fb)があります。

AD7940は、入力帯域幅の上限に近い2つの入力周波数を使う CCIF規格を使ってテストされています。この場合、2次項は通常、元の正弦波の周波数から離れ、3次項は通常、入力周波数に近い周波数になります。その結果、2次項と3次項は別々に規定されています。相互変調歪みは、THDの仕様に従って計算しますが、これは個々の歪み成分のrms総和と基本波の和のrms振幅との比であり、dB単位で表します。

\_8\_ REV. 0

## 代表的な性能特性

図5に、サンプル・レートが100kSPS、入力周波数が10kHzのときの代表的なFFTプロットを示します。図6は、2.5MHzのSCLKにより100kSPSでサンプリングした場合の、さまざまな電源電圧に対する入力周波数とSINADの関係を示します。

図7には、さまざまな電源電圧に対するアナログ入力周波数と 全高調波歪みの関係を示します。図8には、さまざまな信号源 インピーダンスに対するアナログ入力周波数と全高調波歪みの 関係を示します(「アナログ入力」を参照)。図9と図10には、 代表的なINLとDNLのプロットを示します。




図5. 動的性能 (100kSPS)




図6. さまざまな電源電圧に対するアナログ入 カ周波数とSINADとの関係(100kSPS)




図7. さまざまな電源電圧に対するアナログ入 カ周波数とTHDとの関係(100kSPS)





図8. さまざまな信号源インピーダンスに対する アナログ入力周波数とTHDとの関係

REV. 0 — 9 —






図10. 代表的なDNL

## 回路情報

AD7940は高速、低消費電力、14ビットのADCで、 $2.50 \sim 5.5$ Vの単電源で動作します。5V電源または3V電源の動作時に、2.5MHzのクロックを使用し、100kSPSのスループット・レートを実現できます。

トラック&ホールドADCとシリアル・インターフェースが小型の6ピンSOT-23パッケージまたは8ピンMSOPパッケージに内蔵されているため、AD7940では他のソリューションに比べ大幅なスペース削減が可能です。シリアル・クロック入力によってデバイスのデータを読み出すほか、逐次比較型ADCのクロック源にもなります。AD7940のアナログ入力レンジは0V $\sim$ V<sub>DD</sub>です。ADCに外部リファレンスは不要であり、内部リファレンスもありません。AD7940のリファレンスは電源から取るため、最大限に広いダイナミック入力レンジが得られます。

AD7940には、変換と変換の間で消費電力を節約するパワーダウン・オプションもあります。「動作モード」で説明するように、このパワーダウン機能は、標準のシリアル・インターフェースを介して実行できます。

#### コンバータの動作

AD7940は、容量性D/Aコンバータ(DAC)をベースにした14 ビットの逐次比較型ADCです。AD7940は、 $0V \sim V_{DD}$ のアナログ入力信号を変換できます。図11と図12に、ADCの簡略回路図を示します。ADCは、コントロール・ロジック、SAR、容量性DACで構成されています。図11に、アクイジション動作中のADCを示します。SW2は閉じ、SW1はAにあります。コンパレータが平衡状態に維持され、サンプリング・コンデンサは選択された $V_{\rm IN}$ チャンネルで信号を取得します。




図11. アクイジション動作中のADC

ADCが変換を開始すると、SW2が開き、SW1がBに移動して、コンパレータが平衡を失った状態になります(図12)。コントロール・ロジックと容量性DACを使用し、サンプリング・コンデンサから一定量の電荷を加算または減算して、コンパレータを平衡状態に戻します。コンパレータが平衡状態に戻ると、変換は完了します。コントロール・ロジックは、ADCの出力コードを生成します(「ADCの伝達関数」を参照)。




図12. 変換動作中のADC

#### アナログ入力

図13に、AD7940のアナログ入力構造の等価回路を示します。 2個のダイオード(D1とD2)が、アナログ入力をESDから保護 します。アナログ入力信号が300mV以上電源レールを超えない ように注意してください。この値を超えると、ダイオードが順 方向にバイアスされ、サブストレート内に電流が流れ始めます。 デバイスに修復不能な損傷を与えることなく、ダイオードが許 容できる最大電流は10mAです。図13のコンデンサC1は一般に 約5pFであり、主にピン容量に帰因します。抵抗R1は、スイッ チ (トラック&ホールド・スイッチ) のオン抵抗を含みます。 この抵抗は一般に約25Ωです。コンデンサC2はADCのサンプ リング・コンデンサで、一般に25pFの容量があります。ACア プリケーションの場合、該当するアナログ入力ピンにRCロー パス・フィルタを使用して、アナログ入力信号から高周波成分 を除去することを推奨します。高調波歪みやS/N比が重要なア プリケーションでは、アナログ入力を低インピーダンス・ソー スから駆動してください。ソース・インピーダンスが大きいと、 ADCのAC性能に大きな影響を及ぼします。このため、入力 バッファ・アンプが必要になることもあります。オペアンプの 選択は、アプリケーションによって異なります。アンプを使用 せずにアナログ入力を駆動するときは、ソース・インピーダン スを低い値に制限する必要があります。最大ソース・インピー ダンス値は、許容できる全高調波歪み (THD) の大きさによっ て異なります。ソース・インピーダンスが増加するとTHDが大 きくなるため、性能が低下します(図8を参照)。




図13. アナログ入力等価回路

REV. 0 — 11 —

### ADCの伝達関数

AD7940の出力コーディングは、ストレート・バイナリです。 設計によるコード遷移は、連続した整数LSB値(ILSB、2LSB など)で発生します。LSBサイズは、 $V_{DD}/16384$ です。図14に、AD7940の理想的な伝達特性を示します。




図14. AD7940の伝達特性

### 代表的な接続図

図15に、AD7940の代表的な接続図を示します。 $V_{REF}$ は、内部で $V_{DD}$ から取得するため、十分にデカップリングしてください。これによって、 $0V\sim V_{DD}$ のアナログ入力レンジが得られます。変換結果は、16ビット・ワードで出力されます。この16ビットのデータ・ストリームは、2つの先行ゼロ、それに続く14ビットの変換データ(MSBファースト)で構成されています。低消費電力が重要なアプリケーションでは、変換と変換の間、または変換バーストの間でパワーダウン・モードを使用し、電力消費性能を向上させることができます(「動作モード」を参照)。

AD7940で必要とする電源電流はきわめて小さいため、電源には高精度リファレンスも使用できます。たとえば、REF19x電圧リファレンス(5V用のREF195または3V用のREF193)やAD780を使用して、ADCに必要な電圧を供給できます(図15を参照)。この構成は、使用できる電源にノイズが非常に多い場合や、システム電源電圧がAD7940で必要な動作電圧とは異なる場合(たとえば、15V)、特に便利です。REF19xやAD780は、AD7940に一定の電圧を出力します。推奨するデカップリング・コンデンサは、100nFの低ESRセラミック(Farnell 335-1816)と10 $\mu$ Fの低ESRタンタル(Farnell 197-130)です。




図15. 代表的な接続図

#### デジタル入力

AD7940のデジタル入力は、アナログ入力を制限する最大定格によって制限されることはありません。デジタル入力のほうは 7Vまで可能であり、アナログ入力のように $V_{DD}$ +0.3Vまでという制限はありません。たとえば、AD7940が3Vの $V_{DD}$ で動作する場合、デジタル入力では5Vのロジック・レベルを使用できます。ただし、 $V_{DD}$ =3Vの場合は、SDATAでのデータ出力のロジック・レベルが3Vになることに注意してください。

SCLKと $\overline{\text{CS}}$ が $V_{\text{DD}}$ +0.3Vまでに制限されないことから得られるもう1つの利点は、電源シーケンスの問題を回避できることです。デジタル入力の1つが $V_{\text{DD}}$ より前に印加されても、ラッチアップの心配はありません。他方、アナログ入力では、0.3Vを超える信号が $V_{\text{DD}}$ より前に印加されると、ラッチアップが生じる可能性があります。

## 動作モード


AD7940の動作モードは、変換時に $\overline{\mathbf{CS}}$ 信号の(ロジック)状態を制御して選択します。動作モードには、ノーマル・モードとパワーダウン・モードの2つがあります。AD7940がパワーダウン・モードに入るかどうかは、変換開始後、 $\overline{\mathbf{CS}}$ がハイレベルになるポイントで決まります。また、すでにパワーダウン状態にある場合も、ノーマル・モードに戻るかパワーダウン・モードにとどまるかは $\overline{\mathbf{CS}}$ によって制御します。これらの動作モードは、柔軟なパワーマネジメント・オプションを提供することを目的としています。これによって、さまざまなアプリケーションの条件に合わせて消費電力/スループット・レート比を最適化できます。

### ノーマル・モード

このモードでは、最速のスループット・レート性能が得られます。AD7940は常時フルパワー状態にあるため、パワーアップ時間を心配する必要はありません。図16に、このモードにおけるAD7940の動作図を示します。

「シリアル・インターフェース」で説明するように、変換は $\overline{CS}$ の立下がりエッジで開始されます。AD7940を常時フルパワー状態にしておくには、 $\overline{CS}$ の立下がりエッジの後、少なくとも 10個のSCLKの立下がりエッジが経過するまで $\overline{CS}$ をローレベルに保つ必要があります。10番目のSCLKの立下がりエッジから 16番目のSCLKの立下がりエッジまでの間に $\overline{CS}$ をハイレベルにすると、AD7940はパワーアップ状態のままですが、変換は終了し、SDATAがスリーステートに戻ります。変換を完了して完全な変換結果にアクセスするには、シリアル・クロックで少なくとも16サイクルが必要です。 $\overline{CS}$ は、次の変換までアイドル・ハイにしてもよいし、あるいはアイドル・ローにしておき、次の変換の前にハイレベルに戻すこともできます( $\overline{CS}$ は実質的にアイドル・ロー)。

データ転送が完了すれば(SDATAはスリーステート状態に戻る)、静止時間 $t_{QUIET}$ が経過した後、 $\overline{CS}$ を再度ローレベルにし、次の変換を開始できます。



REV. 0 — 13 —

### パワーダウン・モード

このモードは、低スループット・レートが必要なアプリケーションでの使用を目的としています。変換と変換の間にADCをパワーダウン状態にするか、何回かの変換を高スループット・レートで実行し、このような変換バーストの間にADCを比較的長時間パワーダウン状態にすることができます。AD7940がパワーダウン・モードに入ると、全アナログ回路がパワーダウン状態になります。

パワーダウン・モードに入るには、図17に示すように、SCLK の2番目の立下がりエッジからSCLKの10番目の立下がりエッジまでの間に $\overline{CS}$ をハイレベルにし、変換プロセスを中断させる必要があります。SCLKのこの期間中に $\overline{CS}$ をハイレベルにすると、AD7940がパワーダウン状態に入り、 $\overline{CS}$ の立下がりエッジで開始した変換が終了して、SDATAはスリーステート状態に戻ります。SCLKの2番目の立下がりエッジの前に $\overline{CS}$ がハイレベルになると、AD7940はノーマル・モードにとどまり、パワーダウンされません。これによって、 $\overline{CS}$ ライン上のグリッチによって予期しないパワーダウンが発生するのを防止します。

この動作モードを終了してAD7940を再度パワーアップするには、ダミー変換を実行します。 $\overline{CS}$ の立下がりエッジでAD7940がパワーアップを開始し、 $\overline{CS}$ がローレベルに維持されている間パワーアップを続け、SCLKの10番目の立下がりエッジでこれを終了します。図18に示すように、少なくとも16 SCLK(約6 $\mu$ s)が経過するとデバイスは完全にパワーアップされ、次の変換から有効なデータが得られます。SCLKの10番目の立下がりエッジの前に $\overline{CS}$ がハイレベルになると、SCLK周波数とは無関係に、AD7940は再びパワーダウン・モードに戻ります。これにより、 $\overline{CS}$ ラインのグリッチによる予期しないパワーアップや、 $\overline{CS}$ がローレベルのときの偶発的な8サイクルのSCLKによるパワーアップを防止します。デバイスは $\overline{CS}$ の立下がりエッジでパワーアップを開始できますが、SCLKの10番目の立下がりエッジの前に $\overline{CS}$ の立上がりエッジが発生すると、再度パワーダウンします。




図17. パワーダウン・モードの開始




図18. パワーダウン・モードの終了

## スループット・レートと消費電力の関係

変換を行わないときにAD7940をパワーダウン・モードにすれば、スループット・レートが低下し、平均消費電力を低減できます。図19に、スループット・レートを減少させると、デバイスがシャットダウン状態にとどまる時間が長くなり、時間の経過とともに平均消費電力が低下する様子を示します。

たとえば、AD7940が連続サンプリング・モードで動作し、スループット・レート=10kSPS、SCLK=2.5MHz( $V_{DD}$ =3.6V)で、変換と変換の間にパワーダウン・モードにする場合、消費電力を次のように計算します。ノーマル・モードでの最大消費電力は6.84mW( $V_{DD}$ =3.6V)です。パワーダウンからのパワーアップ時間が1 $\mu$ s、残りの変換時間が6.4 $\mu$ s(16 SCLK転送を使用)とすると、各変換サイクル中に、AD7940は7.4 $\mu$ sの間に6.84mWを消費することになります。スループット・レートが10kSPSの場合、サイクル時間は100 $\mu$ sです。残りの92.6 $\mu$ sの変換サイクルの間、AD7940はパワーダウン・モードにとどまります。変換サイクルの残りの92.6 $\mu$ sの間、AD7940は1.08 $\mu$ Wを消費します。したがって、10kSPSのスループット・レートで、各サイクルで消費する平均電力は次のようになります。

 $(7.4/100) \times (6.84 \text{mW}) + (92.6/100) \times (1.08 \mu\text{W}) = 0.51 \text{mW}$ 

図19に、3.6V電源と2.5MHzのSCLKでパワーダウン・モードを使用するときの、スループット・レートと消費電力の関係を示します。




図19. パワーダウン・モードを使用する場合の スループットと消費電力の関係 (3.6V)

REV. 0 — 15 —

## シリアル・インターフェース

図20に、AD7940のシリアル・インターフェースの詳細なタイミング図を示します。シリアル・クロックが変換クロックを提供し、変換中はAD7940からのデータ転送も制御します。

 $\overline{\mathbf{CS}}$ 信号で、データ転送と変換プロセスを開始します。 $\overline{\mathbf{CS}}$ の立下がりエッジで、トラック&ホールドがホールド・モードに入り、バスがスリーステートから抜け出し、アナログ入力をサンプリングします。変換もこの時点で開始され、完了までに少なくともSCLKで16サイクルが必要です。15番目のSCLK立下がりエッジが経過すると、図20の位置Bに示すように、トラック&ホールドが次のSCLK立上がりエッジでトラック・モードに戻ります。16番目のSCLK立下がりエッジで、SDATAラインがスリーステートに戻ります。SCLKで16サイクルが経過する前に $\overline{\mathbf{CS}}$ の立上がりエッジが発生すると、変換が中止され、SDATAラインはスリーステートに戻ります。これ以外の場合は、図20に示すように、16番目のSCLK立下がりエッジでSDATAがスリーステートに戻ります。

変換プロセスを実行し、AD7940からデータ読み出すには、シリアル・クロックで16サイクルが必要です。 CSがローレベルになると、マイクロコントローラまたはDSPが最初の先行ゼロを読み出せるようになります。残りのデータは、これに続く

SCLK立下がりエッジで2番目の先行ゼロからクロック出力されます。このように、シリアル・クロックの最初の立下がりエッジで最初の先行ゼロが読み出され、2番目の先行ゼロもクロック出力されます。データ転送は、2つの先行ゼロと、それに続く14ビットのデータで構成されることになります。前の(15番目の)立下がりエッジでクロック出力されたデータ転送の最終ビットは、16番目の立下がりエッジで有効になります。

SCLKの立下がりエッジではなく、各立上がりエッジで有効データを得ることも可能です。これは、SCLKのサイクル時間が長いため、SCLKの立上がりエッジでデータを準備できるからです。ただし、最初の先行ゼロはやはり $\overline{CS}$ の立下がりエッジで駆動されるため、SCLKの最初の立下がりエッジでなければ取れません。これを無視することも可能です。その場合、 $\overline{CS}$ の立下がりエッジ後のSCLKの最初の立上がりエッジで2番目の先行ゼロが読み出され、15番目のSCLK立上がりエッジでDB0が読み出されることになります。この方法は大部分のマイクロコントローラ/DSPには使えませんが、FPGAとASICでは使用できることがあります。




図20. AD7940のシリアル・インターフェース・タイミング図

## マイクロプロセッサとのインターフェース

AD7940は、シリアル・インターフェースを使って、さまざまなマイクロプロセッサに直接接続できます。ここでは、AD7940をいくつかの一般的なマイクロコントローラやDSPのシリアル・インターフェース・プロトコルと接続する方法について説明します。

### AD7940とTMS320C541とのインターフェース

TMS320C541のシリアル・インターフェースでは、連続シリアル・クロックとフレーム同期信号を使って、データ転送動作をAD7940のような周辺デバイスに同期化します。 $\overline{CS}$ 入力を使えば、調整のためのロジックなしでTMS320C541とAD7940とを簡単に接続できます。TMS320C541のシリアル・ポートは、内部CLKX(TXシリアル・クロック)とFSX(TXフレーム同期)によるバースト・モードで動作するように設定されます。シリアル・ポート・コントロール・レジスタ(SPC)は、次のような設定にする必要があります。


FO = 0

FSM=1

MCM = 1

TXM = 1

AD7940でパワーダウン・モードを実行するために、フォーマット・ビットFOを1に設定し、ワード長を8ビットにする必要があります。接続図を図21に示します。信号処理アプリケーションの場合は、TMS320C541からのフレーム同期化信号によって等間隔サンプリングを行う必要があります。



\*わかりやすくするためにその他のピンを省略しています。

図21. TMS320C541とのインターフェース

### AD7940とADSP-218xとのインターフェース

ADSP-218xファミリーのDSPも、調整のためのロジックを使用せずに、AD7940と直接接続できます。SPORTコントロール・レジスタを次のように設定してください。

TFSW=RFSW=1、オルタネート・フレーミング

INVRFS=INVTFS=1、アクティブ・ロー・フレーム信号

DTYPE=00、右揃えデータ

SLEN=1111、16ビット・データワード

ISCLK=1、内部シリアル・クロック


TFSR=RFSR=0、フレーム先頭ワード

IRFS = 0

ITFS = 1

パワーダウン・モードを実行するには、SLENを0111に設定して8ビットSCLKバーストを発行してください。

接続図を図22に示します。ADSP-218xではSPORTのTFSとRFSを互いに接続し、TFSを出力に、RFSを入力に設定します。DSPはオルタネート・フレーミング・モードで動作し、SPORTコントロール・レジスタが上記のように設定されます。TFS上で生成されるフレーム同期化信号は $\overline{CS}$ に接続され、どの信号処理アプリケーションの場合でもそうですが、等間隔サンプリングが必要になります。この例では、タイマ割込みを使ってADCのサンプリング・レートを制御します。



\*わかりやすくするためにその他のピンを省略しています。

図22. ADSP-218xとのインターフェース

タイマ・レジスタには、必要なサンプル間隔で割込みを発生させる値が書き込まれます。割込みを受け付けると、送信自動バッファ内の値の送信が開始され、TFSが生成されます。TFSを使ってRFSとデータの読出しを制御します。データは受信自動バッファに格納され、後で処理したりシフトしたりします。シリアル・クロックの周波数はSCLKDIVレジスタで設定します。TFSと一緒に送信する命令が与えられると(TX0=AX0)、SCLKの状態がチェックされます。SCLKがハイレベル、ローレベル、ハイレベルに変化するのを待ってから、DSPが送信を開始します。送信命令がSCLKの立上がりエッジまたはその近くで発生するようにタイマとSCLKの値を設定すると、データの送信を行うか、次のクロック・エッジまで待機します。


REV. 0 — 17 —

たとえば、ADSP-2189に20MHzの水晶発振器があり、40MHzのマスター・クロック周波数が可能であれば、マスター・サイクル時間は25nsになります。SCLKDIVレジスタに値7を書き込むと、2.5MHzのSCLKが得られ、各1 SCLK周期は16マスター・クロック周期に等しくなります。選択したスループット・レートに応じて、タイマ・レジスタに値803を書き込んだ場合(803+1=804)、割込みの間とその後の送信命令の間に50.25サイクルのSCLKが経過します。この場合、送信命令はSCLKのエッジで発生するため、不等間隔のサンプリングになります。割込みの間のSCLKの数が整数Nになる場合は、DSPによって等間隔サンプリングが行われます。

### AD7940とDSP563xxとのインターフェース

図23の接続図に、モトローラ社のDSP-563xxファミリーの ESSI (同期シリアル・インターフェース) とAD7940との接続 方法を示します。各ESSI (ボード当たり2個) は同期モードで 動作し (CRBレジスタのSYNビット=1)、TxとRxの両方に1 ビット・クロック周期のフレーム同期を内部で発生します (CRBのFSL1ビット=1、FSL0ビット=0)。ESSIの通常動作は、CRBでMOD=0に設定して選択します。CRAでWL1ビット=1、WL0ビット=0に設定し、ワード長を16に設定します。フレーム同期が負となるように、CRBのFSPビットを1に設定してください。信号処理アプリケーションの場合は、DSP-563xxからのフレーム同期化信号によって等間隔サンプリングを行う必要があります。

図23に示す例では、シリアル・クロックをESSIから取るため、 SCK0ピンを出力に設定する必要があります (SCKD=1)。



\*わかりやすくするためにその他のピンを省略しています。

図23. DSP-563xxとのインターフェース

## アプリケーション情報

### グラウンディングとレイアウト

AD7940を実装するPCボードは、アナログ部とデジタル部を分離して、ボード内でそれぞれをまとめて配置するように設計してください。これにより、簡単に分離できるグラウンド・プレーンを使用できるようになります。一般にグラウンド・プレーンのエッチング部分を最小化すると、最適なシールド効果が得られるため一番よい方法といえます。デジタル・グラウンド・プレーンとアナログ・グラウンド・プレーンは1点で接続してください。複数のデバイスがAGNDとDGNDの接続を必要とするシステム内でAD7940を使用する場合も、接続は1点で行い、AD7940のできるだけ近くにスター結線してください。

ノイズのカップリングを防ぐために、デバイスの下にデジタル・ラインを配置しないようにしてください。アナログ・グラウンド・プレーンは、ノイズのカップリングを防止するためにAD7940の下を通します。AD7940の電源ラインはできるだけ太いパターンにしてインピーダンスを下げ、電源ライン上のグリッチによる影響を小さくします。クロックなどの高速スイッチング信号は、デジタル・グラウンドでシールドしてボードの他の部分にノイズが拡散しないようにし、クロック信号がアナログ入力の近くを通らないようにします。デジタル信号とアナログ信号は、交差しないようにしてください。ボードの両面のパターンは互いに直角になるように配置し、ボードを貫通するフィードスルーの影響を抑えます。マイクロストリップ技術は非常に優れていますが、両面ボードでは使用できないこともあります。この方法では、ボードの部品面をグラウンド・プレーン専用にし、信号をハンダ面に配置します。

デカップリングを正しく行うことも非常に大切です。「代表的な接続図」で説明したように、すべてのアナログ電源とAGNDの間に $10\mu$ Fのタンタル・コンデンサと $0.1\mu$ Fのコンデンサを並列接続してデカップリングします。デカップリング部品から最大の性能を引き出すには、デカップリング・コンデンサと $V_{DD}$ およびGNDピンとをできるだけ近づけ、各ピンはできるだけ短いトラックで接続してください。


### AD7940の性能評価

AD7940の推奨レイアウトの概要は、AD7940の評価用ボードにあります。評価用ボードのパッケージには、すべて組立ておよびテスト済みの評価用ボード、付属文書、評価用ボード・コントローラを介してPCからボードを制御するためのソフトウェアが入っています。評価用ボード・コントローラは、AD7940評価用ボードのほか、末尾番号CBが付くその他多くのアナログ・デバイセズの評価用ボードと組み合わせて使うことができます。これによって、AD7940のAC性能とDC性能のデモンストレーションと評価ができます。

このソフトウェアを使用し、AD7940のACテスト(高速フーリエ変換)とDCテスト(コードのヒストグラム)ができます。ソフトウェアとドキュメントは、評価用ボードに付属のCDに入っています。

REV. 0 — 19 —

## 外形寸法



#### JEDEC規格MO-178ABに準拠

図24. 6ピンSOT-23 (RJ-6) 寸法単位:mm




図25. 8ピンMSOP (RM-8)

寸法単位: mm

### オーダー・ガイド

製品	温度範囲	直線性誤差 (LSB) <sup>1</sup>	パッケージ	パッケージ・ オプション	マーキング
AD7940BRJ-R2 AD7940BRJ-REEL7 AD7940BRM AD7940BRM-REEL7 EVAL-AD7940CB <sup>2</sup> EVAL-CONTROL BRD2 <sup>3</sup>	-40~+85℃ -40~+85℃ -40~+85℃ -40~+85℃	14ビット(min) 14ビット(min) 14ビット(min) 14ビット(min)	SOT-23 SOT-23 MSOP MSOP 評価用ボード コントローラ・ボード	RJ-6 RJ-6 RM-8 RM-8	CRB CRB CRB CRB

<sup>2</sup> この直線性誤差はノー・ミスコードを意味します。
2 この評価用ボードは単独で使用することも、あるいは評価用コントローラ・ボードと組み合わせて評価/デモ用に使用することもできます。
3 このボードはフル機能のユニットであり、PCで制御でき、末尾にCBが付くすべてのアナログ・デバイセズ評価用ボードとの通信が可能です。完全な評価用キットを注文される場合は、EVAL→AD7940CB、EVAL→CONTROL BRD2、12V ACトランスなど、特定のADC評価用ボードを注文する必要があります。詳細については、評価用ボードのアプリ ケーション・ノートを参照してください。