אוניברסיטת חיפה, החוג למדעי המחשב

מרצה: אלון גלוסקא מתרגלים: מורן לפלר

מבחן סוף סמסטר בקורס מבוא לחומרה מועד א

> המבחן הוא רב ברירתי (אמריקאי). משך המבחן: שעתיים וחצי. אסור שימוש בכל חומר עזר, בפרט מחשבון. יש לרשום את התשובות על דפי הבחינה. יש להשתמש כטיוטה במחברת הבחינה.



שאלה 1: פונקציות בוליאניות

1. כאשר כל המספרים הם בני 6 סיביות בשיטת המשלים ל-2, איזו פעולה תניב תוצאה שאינה נכונה?

2. נתונה מפת קרנו הבאה:


- xy z 00 01 11 10 0 0 w w w w
- 3. אילו מהצירופים הבאים אינו יכול להיות פלט של מכונת המצבים הבאה:
 - -> 11011011 (א
 - -> 01111001 (**그**
 - -> 01001001 (λ
 - -> 01011001 (T

- 0/1 A 1/0 B 1/1 0/0 C C
- סמנו את f(x,y,z) = $\Sigma(0,1,3,4)$. סמנו את .4 המשפט שאינו נכון:
- והקבועים 0,1 והקבועים 1 \leftarrow 0 Mux 2 והקבועים 1,0 בלבד להביע פונקציה זו.
 - וו. פונקציה 0.1 ללא הקבועים 0.1 להביע פונקציה זו Mux 2
 - .וו. פונקציה להביע פונקציה Decoder 2 \rightarrow 4 ניתן בעזרת (ג
 - .ו. פונקציה זו Decoder $1 \rightarrow 2$ ניתן בעזרת $1 \rightarrow 2$



שאלה 2: מכונות מצבים סופיות

נתונה דיאגרמת המעברים הבאה:



- 5. מתי תפיק מכונת המצבים פלט של 1, ומתי 0?
- א) עבור כל שלשת מספרים הפלט יהיה 1 אם מספר ה-1-ים הוא פעמיים או שלוש ואחרת 0.
 - ב) הפלט יהיה 1 כאשר מספר ה-1-ים בכל שלשת מספרים הינו אי זוגי, ואחרת 0
 - .0 או 2, ואחרת מספרים הינו 1 או 2, ואחרת מספרים הינו 1 או 2, ואחרת (x)
 - ד) הפלט יהיה 1 רק כאשר שלשת מספרים מסתיימת ב-11 או 01 ואחרת 0.

נגדיר את המצבים בהתאם לקידוד הבינארי המתאים למספר המצב (כך למשל State6 יקודד כ- (כך למשל Ctate6 יקודד כ- (מדיר את המצבים בהתאם לקידוד הבינארי המתאים למספר המצב (כך למשל O2=1, Q1=1, Q2=0).

- 6. מה תהיה פונקציית ה-Next State של 201
 - D1 = I*Q2+I'*Q1'*Q0+I*Q1'*Q0' (x
 - $D1 = I^*Q1 + I'^*Q2'^*Q1 + I^*Q2' (\Box$
 - $D1 = I'^*Q1'^*Q0 + I^*Q2^*Q1'^*Q0' \quad (\lambda$
 - $D1 = I'^*Q2^*Q1'^*Q0 + I^*Q0'$ (T
 - 7. מה תהיה פונקצית הפלט?
 - Output = I*Q2`*Q1` (x
 - Output = $Q2^*Q1^*Q0^$ (2
 - Output = Q2*Q1 (λ
 - Output = Q2*Q0` (T
- 8. כמה מצבים יהיו למכונה במימוש מסוג Mealy?
 - 4 (א
 - 5 (ユ
 - 6 (λ
 - 7 (T



שאלה 3: מעבד

נתון מעבד forwarding מהסוג שנלמד בהרצאה. המעבד אינו תומך ב-forwarding ובחציית ה- MIPS ובחציית ה- mige stile בעת ביצוע פקודת קפיצה המעבד ממשיך (מניח שהקפיצה אינה נלקחת) ובמידה והקפיצה file נלקחת מפסידים 3 מחזורי שעון בשל הצורך למלא מחדש את ה-pipe.

9. למעבד מתווספות הפקודות הבאות המבצעות הזזה של רגיסטר n סיביות ימינה או שמאלה:

SHRI Rx, Ry, n; Rx = Shift Ry right n bits, sign extendedSHLI Rx, Ry, n; Rx = Shift Ry left n bits, push 0 from right

דוגמא: ערכו של R5 הינו 0b110101001 (המספר חיובי, כל הסיביות הגבוהות הינן 0) הפקודה SHRI R12,R5,3 תגרום לכך שערכו של R12 יהיה 0b110101000 הפקודה SHLI R12,R5,3 תגרום לכך שערכו של R12 יהיה 0b1101010000

מה יהיה ערכו של R6 לאחר ביצוע קטע התכנית הבא?

SHRI R4, R3, 2 SHLI R5, R4, 2 SUB R6, R3, R5

- R3 (x
- ב) שארית החלוקה של R3 ב-4
- ג) זהה לערכו לו נחליף את שתי הפקודות הראשונות
 - ב) R3 חלקי 2
- 10. פקודת הקפיצה BGE זהה לפקודה BEQ שנלמדה בהרצאה, פרק לכך שהקפיצה קורית אם הרגיסטר הראשון גדול או שווה לשני.

פקודת הקפיצה הבאה נמצאת בכתובת 0x25A8 בזיכרון. מה יהיה ערכו של ה-PC לאחר ביצוע הפקודה במקרה ותנאי הקפיצה מתקיים?

BGE R6, R3, -4

- 0x25A4 (x
- 0x25A8 (ユ
- 0x2598 (λ
- 0x259C (T
- .sign extension קוראת בית מהזיכרון תוך כדי ביצוע LB הפקודה

נתון קטע התכנית הבא:

CHECK: LB R3, 0x0(R20)

ADDI R20, R20, 1 BGE R3, R0, CHECK

יש לסמן את <u>הטענה שאינה נכונה</u>:

- א) ביצוע הלולאה ימשיך עד אשר יקרא בית שה-MSB שלו הוא 1
- ב) הלולאה קוראת בתים מהזיכרון עד אשר מזוהה בית שערכו חיובי
 - ג) R20 הינו מצביע לתוך מערך של בתים בזיכרון
 - R3 דרוש על מנת לבצע פעולות אריתמטיות על Sign extension (ד

12. הפקודה LUI טוענת את שדה ה-Immediate אל 16 הסיביות הגבוהות של הרגיסטר ומאפסת את חלקו התחתון.

מה יהיה ערכו של R20 לאחר ביצוע קטע התכנית הבא?

LUI R20, R0, 0x5555 ORI R20, R20, 0x6666

- 0x55556666 (א
- 0x66665555 (ユ
- 0x55550000 (λ
- ד) תלוי בערך ההתחלתי של R20

נתון קטע תכנית ה-Assembler הבא המטפל במערך של 0x100 בתים.

			1 - 2	
1	LUI	R20, R0, 0x21		
2	ADDI	R20, R20, 0x6600		
3	ADDI	R21, R20, 0x10		
	LOOP:			
	CHECK:			
4	LB	R3, 0x0(R20)		
5	ADDI	R20, R20, 1		
6	BGE	R3, R0, CHECK		; Jump to CHECK if R3 >= R0
7	SHRI	R4, R3, 2		
8	SHLI	R5, R4, 2		
9	SUB	R6, R3, R5		
10	SW	R6, 0xFFFF(R20)		
11	BGE	R21, R20, LOOP		; Jump to LOOP if R21 >= R20
12		<u>-</u>		

:13 יש לסמן את הטענה שאינה נכונה:

- א) המספר המקסימלי של כתיבות לזיכרון ע"י קטע התכנית הינו 16.
- ב) השדה 0xFFFF בפקודה 10 יגרום לכתיבה במערך באותו מקום ממנו נקרא הנתון המקורי.
 - ג) התכנית עלולה לגרום לכתיבה מחוץ למערך.
 - ד) התכנית עלולה באופן תיאורטי לגרום לביצוע לולאה אינסופית.
- 14. בין אילו זוגות פקודות קיימות תלויות מסוג RAW הגורמת לעיכוב בביצוע התכנית? יש לסמן את הטענה שאינה נכונה במלואה.
 - א) בין הפקודות 1 ו-2, וגם בין 2 ו-3
 - ב) בין הפקודות 2 ו-4
 - ג) בין הפקודות 4 ו-6
 - ד) בין הפקודות 7 ו-8, וכן בין 8 ו-9
 - 10. בהנחה כי פקודת הקפיצה 6 אינה נלקחת, כמה מחזורי שעון ידרשו להשלמת ביצוע 10 הפקודות הראשונות? יש לסמן את התשובה הקרובה ביותר.
 - א) 14 מחזורי שעון
 - ב) 24 מחזורי שעון
 - ג) 31 מחזורי שעון
 - ד) 36 מחזורי שעון

.register file-ובחציית הforwarding מכאן ואילך יש להניח כי המעבד תומך ב

- 16. בהנחה כי פקודת הקפיצה 6 אינה נלקחת, כמה מחזורי שעון ידרשו להשלמת ביצוע 10 הפקודות הראשונות? יש לסמן את התשובה הקרובה ביותר.
 - א) 10 מחזורי שעון
 - ב) 14 מחזורי שעון
 - ג) 15 מחזורי שעון
 - ד) 16 מחזורי שעון
- 17. בכמה יגדל מספר מחזורי השעון הדרוש להשלמת ביצוע 10 הפקודות הראשונות בתכנית (כלומר עד להשלמת ביצוע פקודת SW) במידה ופקודת הקפיצה 6 תילקח פעמיים?
 - א) 3 מחזורי שעון
 - ב) 6 מחזורי שעון
 - ג) 9 מחזורי שעון
 - ד) 12 מחזורי שעון
 - 18. במידה ונחליף את הסדר של פקודות 4 ו-5 באופן הבא:

4	ADDI	R20, R20, 1	
5	LB	R3, 0xFFFF(R20)	

מה יהיה ההבדל במספר מחזורי השעון הדרוש לביצוע 10 הפקודות הראשונות בתכנית ביחס לתכנית המקורית?

- א) מספר מחזורי השעון בתכנית החדשה יהיה קטן ב-2 מזה של התכנית המקורית
- ב) מספר מחזורי השעון בתכנית החדשה יהיה קטן ב-1 מזה של התכנית המקורית
 - ג) מספר מחזורי השעון בתכנית החדשה יהיה שווה לזה של התכנית המקורית
- ד) מספר מחזורי השעון בתכנית החדשה יהיה גדול ב-1 מזה של התכנית המקורית
 - 19. איזו חומרה יש להוסיף כדי לממש את הפקודה החדשה BGE, בנוסף לפקודה BEQ?
- א) נוסיף שער AND ונחבר לכניסותיו את המשלים של ה-msb של מוצא ה-ALU וקו בקרה חדש עבור BGE.
 - בין קו OR אליו יחוברו קו בקרה חדש עבור BGE אליו יחוברו קו בקרה חדש אליו יחוברו קו בקרה חדש עבור anD וכן מוצא של שער arb. tero
- ג) ה-msb של מוצא ה-LU וקו zero יחוברו באמצעות שער MR שיתווסף ככניסה שלישית לשער ה-AND הקיים
- וקו בקרה ALU- אוני שערי msb- לאחד יחוברו המשלים של ה-AND. לאחד יחוברו המשלים של ה-BEQ אבור AND. לשני יחובר מוצא שער ה-AND הראשון עם מוצא ה-BGE, לשני יחובר מוצא שער ה-AND הראשון עם מוצא ה-BEQ.
 - 20. יש לסמן את הטענה שאינה נכונה:
- של פקודה 4 אל Data Memory-מפקודה 4 לפקודה 6 מעביר את מוצא ה-horwarding של פקודה 4 אל ALU של פקודה 6.
 - ב) אין צורך ב-forwarding מפקודה 4 לפקודה 6 בגלל שפקודת LB קוראת את הערך שייכתב לרגיסטר רק בשלב ה-Data memory.
 - ג) חציית ה-register file אינה מסייעת לשיפור ביצועי התכנית הנתונה.
 - ד) התלות בין פקודות 9 ל-10 אינה גוררת stalls כאשר המעבד תומך ב-forwarding.